KR960032497A - 불휘발성 반도체 기억 장치 - Google Patents

불휘발성 반도체 기억 장치 Download PDF

Info

Publication number
KR960032497A
KR960032497A KR1019960004584A KR19960004584A KR960032497A KR 960032497 A KR960032497 A KR 960032497A KR 1019960004584 A KR1019960004584 A KR 1019960004584A KR 19960004584 A KR19960004584 A KR 19960004584A KR 960032497 A KR960032497 A KR 960032497A
Authority
KR
South Korea
Prior art keywords
switch
bit line
selectively controlling
memory device
line
Prior art date
Application number
KR1019960004584A
Other languages
English (en)
Other versions
KR100387970B1 (ko
Inventor
유스께 죠노
다까유끼 가와하라
가쯔따까 기무라
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960032497A publication Critical patent/KR960032497A/ko
Application granted granted Critical
Publication of KR100387970B1 publication Critical patent/KR100387970B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리의 대용량화에 대응한 고속일괄 리드나 비트선의 협피치화에 적합한 불휘발성 반도체 기억 장치에 관한 것으로, 일괄 리드의 고속화를 실현하기 위해, 여러개의 워드선, 여러개의 비트선, 여러개의 워드선과 여러개의 비트선과의 각 교점에 배치되고 각각 플로팅게이트를 갖는 여러개의 메모리 셀로 이루어지는 메모리 어레이 및 비트선상의 신호를 증폭하고 유지하는 여러개의 증폭ㆍ정보유지수단을 적어도 구비한 불휘발성 반도체 기억 장치에 있어서, 메모리 어레이를 포함하는 메모리 매트가 제1 및 제2뱅크로 분할되어 구성되고, 제1뱅크에 속하는 비트선과 제2뱅크에 속하는 비트선이 각각 쌍으로 되어 센스래회로를 각각 공유함과 동시에 여러개의 비트선쌍 및 비트선쌍과 동일한 수의 증폭ㆍ정보유지수단으로 이루어지는 각 블럭을 선택적으로 제어하는 스위치 수단을 마련한 구성으로 한다.
이러한 구성으로 하는 것에 의해, 메모리 어레이의 정보를 고속으로 또한 연속적으로 리드하는 것을 기능하게 되고, 또 메모리의 대용량화에 의한 메모리 셀의 미세화에 따른 비트선의 협피치화에 대응할 수 있게 된다.
선택도：제1도

Description

불휘발성 반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 불휘발성 반도체 기억 장치의 1실시예를 도시한 주요부의 회로도.
제4도는 본 발명의 불휘발성 반도체 기억 장치의 다른 실시예를 도시한 주요부의 회로도.

Claims (13)

  1. 여러개의 워드선, 여러개의 비트선, 상기 여러개의 워드선과 여러개의 비트선과의 각 교점에 배치되고 각각 플로팅게이트를 갖는 여러개의 메모리 셀로 이루어지는 메모리 어레이 및 비트선상의 신호를 증폭하고 유지하는 여러개의 증폭ㆍ정보유지수단을 적어도 구비한 불휘발성 반도체 기억장치에 있어서, 상기 메모리 어레이를 포함하는 메모리 매트가 제1 및 제2뱅크로 분할되어 구성되고, 제1뱅크에 속하는 비트선과 제2뱅크에 속하는 비트선이 각각 쌍으로 되어 상기 센스래치회로를 각각 공유함과 동시에 여러개의 상기 비트선쌍 및 상기 비트선쌍과 동일한 수의 증폭ㆍ정보유지수단으로 이루어지는 각 블럭을 선택적으로 제어하는 스위치 수단을 마련한 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  2. 제1항에 있어서, 상기 각 블럭을 선택적으로 제어하는 스위치수단은 비트선을 프리차지할 때 전하를 공급하기 위한 전원선과 접속하는 경로를 각 블럭단위로 선택적으로 제어하는 스위치, 비트선을 디스차지할 때 각 블럭단위로 선택적으로 제어하는 스위치 증폭ㆍ정보유지수단의 전원의 온ㆍ오프를 블럭 단위로 선택적으로 제어하기 위한 스위치로 구성되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  3. 제1항 또는 제2항에 있어서, 각 뱅크는 외부 클럭의 배의 주기로 동작하는 스위치수단을 거쳐서 각각 출력용 증폭ㆍ정보유지수단에 병렬 접속되는 제1 및 제2부입출력선을 갖고, 출력용 증폭ㆍ정보유지수단은 외부클럭과 반주기 어긋나게 동작하는 출력용 스위치수단을 거쳐서 각각 각 뱅크의 출력선에 접속되고, 각 뱅크의 제1부입출력선은 외부 클럭과 동기해서 동작하는 각 스위치수단을 거쳐서 상기 각 블럭내의 제1조의 여러개의 증폭ㆍ정보유지수단에 병렬 접속되고, 제2부입출력선은 외부 클럭과 동기해서 동작하는 각 스위치수단을 거쳐서 상기 각 블럭내의 제2조의 여러개의 증폭ㆍ정보유지수단에 병렬접속되어 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  4. 제3항에 있어서, 상기 제1부입출력선과 접속되는 제1조의 증폭ㆍ정보유지수단에 저장된 동일 워드선에 접속되는 메모리 셀의 정보가 상기 출력용 증폭ㆍ정보유지수단을 거쳐서 뱅크의 출력선에서 출력되는 동작과 병행해서, 상기 제2부입출력선에 접속되는 제2조의 증폭ㆍ정보유지수단에서 저장된 상기 동일 워드선에 접속되는 메모리 셀의 정보를 상기 출력용 증폭ㆍ정보유지수단에 저장하도록 동작해서 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  5. 제3항 또는 제4항에 있어서, 상기 제1조의 증폭ㆍ정보유지수단은 각 블록내의 기수번째의 증폭ㆍ정보유지수단으로 이루어지는 조이고, 상기 제2조의 증폭ㆍ정보유지수단은 각 블록내의 우수번째의 증폭ㆍ정보유지수단으로 이루어지는 조인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  6. 제4항 또는 제5항에 있어서, 한쪽의 뱅크의 워드선에 대해서 접속되는 메모리 셀의 정보를 상기 한쪽의 출력선에서 출력을 실행하고 있는 동안, 다른쪽의 뱅크의 워드선을 선택하도록 동작해서 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  7. 제4항∼제6항 중 어느 한 항에 있어서, 상기 동작은 외부 클럭 신호와 동기하여 실행하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  8. 여러개의 워드선, 여러개의 비트선, 상기 여러개의 워드선과 여러개의 비트선과의 각 교점에 배치되고 각각 플로팅게이트를 갖는 여러개의 메모리 셀로 이루어지는 메모리 어레이 및 비트선상의 신호를 증폭하고 유지하는 여러개의 증폭ㆍ정보유지수단을 적어도 구비한 불휘발성 반도체 기억 장치에 있어서, 상기 메모리 어레이를 포함하는 메모리 매트가 리드측 메모리 매트와 기준매트로 분할되어 구성되고, 리드측 메모리 매트에 속하는 비트선과 기준매트에 속하는 비트선이 각각 쌍으로 됨과 동시에 상기 여러개의 비트선쌍과 1개의 증폭ㆍ정보유지수단으로 이루어지는 각 블록을 선택적으로 제어하는 스위치수단을 마련한 것을 특징으로 하는 불휘발성 기억 장치.
  9. 제8항에 있어서, 상기 각 블록을 선택적으로 제어하는 스위치수단은 비트선을 프리차지할 때 전하를 공급하기 위한 전원선과 접속하는 경로를 각 블럭단위로 선택적으로 제어하는 스위치, 비트선을 디스차지할 때 각 블럭단위로 선택적으로 제어하는 스위치 및 증폭ㆍ정보유지수단의 전원의 온ㆍ오프를 블럭 단위로 선택적으로 제어하기 위한 스위치로 구성되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  10. 제1항∼제9항 중 어느 한 항에 있어서, 비트선끼리가 결선불량이나 이물에 의한 도통불량을 발생시킨 경우에, 도통불량을 발생시킨 블록의 상기 블록을 선택적으로 제어하는 스위치수단은 선택적으로 절단하는 제1신호선선택수단을 여러개의 블록마다 또 마련해서 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  11. 제10항에 있어서, 상기 제1 및 제2의 뱅크의 각 워드선에 공통 접속된 각 워드선을 갖는 예비 메모리매트와 예비 메모리매트내의 여러개의 비트선쌍 및 상기 비트선쌍과 동일한 수의 증폭ㆍ정보유지수단으로 이루어지는 각 블럭을 선택적으로 제어하는 스위치수단을 또 선택하는 제2신호선택수단을 마련해서 이루어지는 불휘발성 반도체 기억 장치.
  12. 제10항에 있어서, 상기 리드측 메모리매트와 기준매트의 각 워드선에 공통접속된 각 워드선을 갖는 예비메모리 매트와 예비 메모리 매트내의 여러개의 비트선쌍과 1개의 증폭ㆍ정보유지수단으로 이루어지는 각 블럭을 선택적으로 제어하는 스위치수단을 또 선택하는 제2신호선선택수단을 마련해서 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  13. 제11항 또는 제12항에 있어서, 상기 예비 메모리매트내의 각 블럭을 선택적으로 제어하는 스위치수단은 비트선을 프리차지할 때 전하를 공급하기 위한 전원선과 접속하는 경로를 각 블럭단위로 선택적으로 제어하는 스위치, 비트선을 디스차지할 때 각 블럭 단위로 선택적으로 제어하는 스위치 및 증폭ㆍ정보유지수단은 전원의 온ㆍ오프를 블럭단위로 선택적으로 제어하기 위한 스위치로 구성되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960004584A 1995-02-27 1996-02-26 불휘발성반도체기억장치 KR100387970B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-038576 1995-02-27
JP03857695A JP3739104B2 (ja) 1995-02-27 1995-02-27 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR960032497A true KR960032497A (ko) 1996-09-17
KR100387970B1 KR100387970B1 (ko) 2003-09-26

Family

ID=12529121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004584A KR100387970B1 (ko) 1995-02-27 1996-02-26 불휘발성반도체기억장치

Country Status (4)

Country Link
US (1) US5892713A (ko)
JP (1) JP3739104B2 (ko)
KR (1) KR100387970B1 (ko)
TW (1) TW290689B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6728161B1 (en) * 2000-06-30 2004-04-27 Micron Technology, Inc. Zero latency-zero bus turnaround synchronous flash memory
KR100382614B1 (ko) * 2000-12-29 2003-05-09 주식회사 하이닉스반도체 저전력의 메모리 코아 제어 장치
US6556481B1 (en) 2001-02-21 2003-04-29 Aplus Flash Technology, Inc. 3-step write operation nonvolatile semiconductor one-transistor, nor-type flash EEPROM memory cell
US6620682B1 (en) * 2001-02-27 2003-09-16 Aplus Flash Technology, Inc. Set of three level concurrent word line bias conditions for a nor type flash memory array
TW563879U (en) * 2001-11-02 2003-11-21 Holtek Semiconductor Inc Read only memory unit layout of double read path mask type
US6862223B1 (en) 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
JP2004253115A (ja) * 2003-01-30 2004-09-09 Sharp Corp 半導体記憶装置
JP4196743B2 (ja) * 2003-06-12 2008-12-17 沖電気工業株式会社 半導体記憶装置
KR100526882B1 (ko) * 2003-07-10 2005-11-09 삼성전자주식회사 멀티 블록 구조를 갖는 반도체 메모리 장치에서의리던던시 회로
JP2005056448A (ja) * 2003-08-01 2005-03-03 Toshiba Corp 半導体記憶装置
JP3872062B2 (ja) 2004-02-10 2007-01-24 シャープ株式会社 半導体記憶装置
KR100684876B1 (ko) * 2005-01-03 2007-02-20 삼성전자주식회사 독출 시간을 단축시킬 수 있는 플래시 메모리 장치 및 방법
US7224610B1 (en) 2006-01-03 2007-05-29 Atmel Corporation Layout reduction by sharing a column latch per two bit lines
JP2007200512A (ja) 2006-01-30 2007-08-09 Renesas Technology Corp 半導体記憶装置
US7742351B2 (en) * 2006-06-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN101740125B (zh) * 2006-09-30 2013-04-17 莫塞德技术公司 Nand型快闪存储器的读写方法及其相关页缓冲区
KR100865818B1 (ko) * 2007-02-14 2008-10-28 주식회사 하이닉스반도체 불휘발성 메모리 장치
JP5239939B2 (ja) * 2009-02-25 2013-07-17 凸版印刷株式会社 半導体メモリ
US8995195B2 (en) * 2013-02-12 2015-03-31 Sandisk Technologies Inc. Fast-reading NAND flash memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156497A (ja) * 1988-12-07 1990-06-15 Mitsubishi Electric Corp 半導体記憶装置
JPH03176891A (ja) * 1989-12-04 1991-07-31 Nec Corp 半導体記憶装置
JP2742719B2 (ja) * 1990-02-16 1998-04-22 三菱電機株式会社 半導体記憶装置
KR940008296B1 (ko) * 1991-06-19 1994-09-10 삼성전자 주식회사 고속 센싱동작을 수행하는 센스앰프
JPH05274879A (ja) * 1992-03-26 1993-10-22 Nec Corp 半導体装置
US5280447A (en) * 1992-06-19 1994-01-18 Intel Corporation Floating gate nonvolatile memory with configurable erasure blocks
JP3373632B2 (ja) * 1993-03-31 2003-02-04 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP3739104B2 (ja) 2006-01-25
US5892713A (en) 1999-04-06
TW290689B (ko) 1996-11-11
JPH08235878A (ja) 1996-09-13
KR100387970B1 (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
KR960032497A (ko) 불휘발성 반도체 기억 장치
US5206831A (en) Serial access semiconductor memory device having a redundancy system
EP0300467B1 (en) Semiconductur memory device with redundant memory cell array
KR100284742B1 (ko) 입출력 센스앰프의 개수가 최소화된 메모리장치
KR950024216A (ko) 반도체 기억장치
KR970017611A (ko) 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치
EP1058192A3 (en) EEPROM with redundancy
KR960043187A (ko) 반도체장치
KR970071789A (ko) 반도체 기억 장치
KR960008833A (ko) 반도체 기억 장치
EP0323172A2 (en) Dynamic random access memories having shared sensing amplifiers
KR20010107932A (ko) 반도체집적회로장치
KR890005993A (ko) 프로그래블 로직디바이스
KR950006869A (ko) 반도체 기억장치
KR920020508A (ko) 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
KR960005618A (ko) 반도체 기억장치
US4133049A (en) Memory circuit arrangement utilizing one-transistor-per-bit memory cells
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR870009392A (ko) 반도체 기억장치
KR910019054A (ko) 랜덤 악세스 메모리 소자
KR960026781A (ko) 반도체 기억장치
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR100885009B1 (ko) 반도체 기억 장치
KR950010084A (ko) 반도체 메모리 장치
KR900006977A (ko) 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100525

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee