KR910019054A - 랜덤 악세스 메모리 소자 - Google Patents
랜덤 악세스 메모리 소자 Download PDFInfo
- Publication number
- KR910019054A KR910019054A KR1019910006638A KR910006638A KR910019054A KR 910019054 A KR910019054 A KR 910019054A KR 1019910006638 A KR1019910006638 A KR 1019910006638A KR 910006638 A KR910006638 A KR 910006638A KR 910019054 A KR910019054 A KR 910019054A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- random access
- current
- line section
- sense amplifier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 랜덤 악세스 메모리 소자의 배열을 도시하는 블럭선도, 제5도는 제4도에 도시된 랜덤 악세스 메모리 소자에 합체되는 전력 공급 시스템을 도시하는 분배선도, 제8도는 본 발명에 따른 또다른 랜덤 악세스 메모리 소자에서 발생된 필수적인 신호의 파장을 도시하는 선도.
Claims (2)
- a)행과 열로 배열되고 각각 전하의 형태로 데이타 비트를 기억하는 다수의 다이나믹 메모리 셀(42a/42b;M11내지 Min)과 b)상기 다이나믹 메모리 셀의 열에 각각 결합되고 데이타 비트에 대응하는 전압 레벨에서 소량의 차를 전파하는 다수의 비트 라인쌍(BLP1내지 BLPn)과, c)각각 상기 비트 라인쌍에 결합되고 전류를 충전하기 위한 제1전류 선로와 전류를 방전하기 위한 제2전류 선로를 선택적으로 제공하여 상기 비트 라인상의 전압레벨에 있어서의 상기 소량의 차를 증가시키는 다수의 센스 증폭기 회로(44a/44b;44aa내지 44an)와, d)행 어드레스비트티와 관련하여 제공되고 상기 다이나믹 랜덤 악세스 메모리 셀의 행에 대한 데이타 비트의 전파를 지원하는 제1 제어 유니트(53)와, e)열 어드레스 비트와 관련하여 제공되고 상기 다이나믹 랜덤 악세스 메모리 셀의 상기 행에 대한 상기 데이타 비트 중 하나의 전파를 지원하는 제2 제어 유니트(54)를 포함하되, 상기 제1및 제2제어유니트가 제1전압 레벨을 공급받는 제1 패드(56)와 제2전압 레벨을 공급받는 제2 패드(57)사이에서 병렬 배열되는 랜덤 악세스 메모리 소자에 있어서, 상기 센스 증폭기 회로의 상기 제1전류 선로와 상기 제2 전류 선로를 상기 제1 및 제2 전류 패드에 각각 전기 접속하고 상기 제1 및 제2 제어 유니트에 선택적으로 합체된 다수의 구동회로(52a,52d)를 특징으로 하는 랜덤 악세스 메모리 소자.
- 제1항에 있어서, 상기 랜덤 악세스 메모리 소자는 상기 다수의 비트 라인쌍을 상기 센스 증포기기 회로에 결합된 제1 비트 라인 섹션 BLS11내지 BLSIn과 상기 메모리 셀에 결합된 제2 비트라인 섹션BLS21내지 BLS2n으로 분리하며, 전압 레벨에 있어서의 상기 소량의 차가 상기 각각의 제2 비트라인 섹션에서 발생한 후에 상기 제1비트라인 섹션을 상기 제2 비트라인 섹션을 상기 제2비트라인 섹션으로부터 분리시키는 작동을 하며, 상기 소량의 차가 상기 센스 증폭기 회로에 의해 증가된 후에 상기 제1비트라인 섹션과 상기 제2비트라인 섹션을 상호 접속하는 작동을 더하는 전송 게이트 유니트(43a,43b)를 더 포함하는 랜덤 악세스 메모리 소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP112402 | 1990-04-27 | ||
JP2112402A JP2626160B2 (ja) | 1990-04-27 | 1990-04-27 | 半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910019054A true KR910019054A (ko) | 1991-11-30 |
KR950008446B1 KR950008446B1 (ko) | 1995-07-31 |
Family
ID=14585760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910006638A KR950008446B1 (ko) | 1990-04-27 | 1991-04-25 | 랜덤 액세스 메모리 소자 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5295111A (ko) |
EP (1) | EP0454061B1 (ko) |
JP (1) | JP2626160B2 (ko) |
KR (1) | KR950008446B1 (ko) |
DE (1) | DE69112692T2 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100289623B1 (ko) * | 1996-06-07 | 2001-05-02 | 가네꼬 히사시 | 반도체 메모리 장치 |
KR100334571B1 (ko) * | 1998-11-17 | 2002-06-20 | 곽정소 | 차량용발전기의전압제어장치 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2614514B2 (ja) * | 1989-05-19 | 1997-05-28 | 三菱電機株式会社 | ダイナミック・ランダム・アクセス・メモリ |
EP0593152B1 (en) * | 1992-10-14 | 2000-12-27 | Sun Microsystems, Inc. | Random access memory design |
US5526319A (en) * | 1995-01-31 | 1996-06-11 | International Business Machines Corporation | Memory with adiabatically switched bit lines |
US5818789A (en) * | 1995-10-10 | 1998-10-06 | Holtek Microelectronics, Inc. | Device and method for memory access |
TW318932B (ko) * | 1995-12-28 | 1997-11-01 | Hitachi Ltd | |
US5822262A (en) * | 1996-05-25 | 1998-10-13 | Texas Instruments Incorporated | Apparatus and method for a dynamic random access memory data sensing architecture |
US5767737A (en) * | 1996-08-09 | 1998-06-16 | Mosel Vitelic | Methods and apparatus for charging a sense amplifier |
US7859301B2 (en) * | 2007-04-30 | 2010-12-28 | Altera Corporation | Power regulator circuitry for programmable logic device memory elements |
US8948080B2 (en) * | 2007-07-17 | 2015-02-03 | Overhorizon (Cyprus) Plc | Methods comprising satellites having a regenerative payload, onboard computer, payload interface and interference elimination system |
US20120033509A1 (en) * | 2010-08-09 | 2012-02-09 | Paolo Menegoli | Memory data reading and writing technique |
JP2014038678A (ja) * | 2012-08-17 | 2014-02-27 | Ps4 Luxco S A R L | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5826179B2 (ja) * | 1978-06-14 | 1983-06-01 | 富士通株式会社 | 半導体集積回路装置 |
JPS5819793A (ja) * | 1981-07-27 | 1983-02-04 | Toshiba Corp | 半導体メモリ装置 |
JPH0746500B2 (ja) * | 1984-03-19 | 1995-05-17 | 株式会社日立製作所 | 集積回路メモリ装置 |
JPS61117794A (ja) * | 1984-11-13 | 1986-06-05 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JPS6258492A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | 半導体記憶装置 |
US4918663A (en) * | 1987-09-16 | 1990-04-17 | Motorola, Inc. | Latch-up control for a CMOS memory with a pumped well |
JPH01173390A (ja) * | 1987-12-28 | 1989-07-10 | Toshiba Corp | 半導体記憶装置 |
JPH0724298B2 (ja) * | 1988-08-10 | 1995-03-15 | 日本電気株式会社 | 半導体記憶装置 |
DE69024680T2 (de) * | 1989-03-17 | 1996-08-01 | Matsushita Electronics Corp | Halbleiter-Speichereinrichtung |
JP2614514B2 (ja) * | 1989-05-19 | 1997-05-28 | 三菱電機株式会社 | ダイナミック・ランダム・アクセス・メモリ |
KR920001325B1 (ko) * | 1989-06-10 | 1992-02-10 | 삼성전자 주식회사 | 메모리 소자내의 센스 앰프 드라이버 |
JP2605890B2 (ja) * | 1989-10-18 | 1997-04-30 | 日本電気株式会社 | センス増幅回路 |
JPH0467391A (ja) * | 1990-07-02 | 1992-03-03 | Mitsubishi Electric Corp | シリアルアクセスメモリ |
-
1990
- 1990-04-27 JP JP2112402A patent/JP2626160B2/ja not_active Expired - Fee Related
-
1991
- 1991-04-23 EP EP91106520A patent/EP0454061B1/en not_active Expired - Lifetime
- 1991-04-23 DE DE69112692T patent/DE69112692T2/de not_active Expired - Lifetime
- 1991-04-25 KR KR1019910006638A patent/KR950008446B1/ko not_active IP Right Cessation
- 1991-04-29 US US07/692,832 patent/US5295111A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100289623B1 (ko) * | 1996-06-07 | 2001-05-02 | 가네꼬 히사시 | 반도체 메모리 장치 |
KR100334571B1 (ko) * | 1998-11-17 | 2002-06-20 | 곽정소 | 차량용발전기의전압제어장치 |
Also Published As
Publication number | Publication date |
---|---|
DE69112692T2 (de) | 1996-05-02 |
KR950008446B1 (ko) | 1995-07-31 |
EP0454061A2 (en) | 1991-10-30 |
EP0454061B1 (en) | 1995-09-06 |
DE69112692D1 (de) | 1995-10-12 |
JPH0411379A (ja) | 1992-01-16 |
US5295111A (en) | 1994-03-15 |
EP0454061A3 (en) | 1993-01-27 |
JP2626160B2 (ja) | 1997-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970067772A (ko) | 반도체 기억장치 | |
TW344819B (en) | Semiconductor memory device | |
EP0142127A2 (en) | Redundancy circuit for a semiconductor memory device | |
AU2461597A (en) | Layout for a semiconductor memory device having redundant elements | |
KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
KR910019054A (ko) | 랜덤 악세스 메모리 소자 | |
RU2170955C2 (ru) | Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин | |
KR950006875A (ko) | 2개의 셀을 동시에 액세스할 수 있는 가상 접지형 불휘발성 반도체 메모리 장치 | |
KR960012006A (ko) | 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치 | |
KR960032497A (ko) | 불휘발성 반도체 기억 장치 | |
KR970060236A (ko) | 반도체 기억장치 | |
KR920020508A (ko) | 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치 | |
KR950020732A (ko) | 다이나믹 반도체 기억장치 | |
KR960009946B1 (ko) | 반도체 메모리 디바이스 | |
KR920001545A (ko) | 반도체 기억장치 | |
US5831912A (en) | Semiconductor memory having space-efficient layout | |
JP2865078B2 (ja) | 半導体記憶装置 | |
KR920006983A (ko) | 저잡음 감지 구조를 가진 반도체 메모리 장치 | |
KR950009073B1 (ko) | 반도체 메모리 소자 | |
KR970067366A (ko) | 복수 비트 데이타를 기억하는 메모리 셀을 가진 디램 | |
JPH03123071A (ja) | ダイナミックram | |
KR960038971A (ko) | 트리플 포트 반도체 메모리장치 | |
KR910020450A (ko) | 반도체기억장치를 위한 테스트장치 | |
KR970023432A (ko) | 신속한 랜덤 액세스를 위한 반도체 메모리 소자 | |
KR910019057A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100729 Year of fee payment: 16 |
|
EXPY | Expiration of term |