KR970060236A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR970060236A
KR970060236A KR1019970002382A KR19970002382A KR970060236A KR 970060236 A KR970060236 A KR 970060236A KR 1019970002382 A KR1019970002382 A KR 1019970002382A KR 19970002382 A KR19970002382 A KR 19970002382A KR 970060236 A KR970060236 A KR 970060236A
Authority
KR
South Korea
Prior art keywords
address
memory cells
input address
data stored
sorted
Prior art date
Application number
KR1019970002382A
Other languages
English (en)
Other versions
KR100244932B1 (ko
Inventor
야스히로 호타
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR970060236A publication Critical patent/KR970060236A/ko
Application granted granted Critical
Publication of KR100244932B1 publication Critical patent/KR100244932B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 반도체 기억장치는 다수의 가상 접지선, 다수의 비트선, 및 매트릭스 형태로 배열된 다수의 메모리셀들을 포함하는 메모리셀 어레이; 선택회로; 제1 앰프 회로; 제2 앰프회로; 및 제1 제어회로와 제2 제어회로를 포함한다. 제1 및 제2 제어회로는 입력 어드레스에 따라 하나의 페이지에 대응하는 다수의 가상 접지선들을 선택적으로 충방전하며, 그 충방전을 서로 독립적으로 실행한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 페이지 모드를 갖는 마스크 ROM(100)인 본 발명의 1실시예에 의한 반도체 기억장치를 도시한 블럭도.

Claims (2)

  1. 다수의 가상 접지선들, 다수의 비트선들, 및 매트릭스 형태로 배열된 다수의 메모리셀들을 포함하고, 상기 다수의 가상 접지선들과 다수의 비트선들이 서로 교호적으로 배치되며, 상기 다수의 메모리셀들이 다수의 그룹들로 분류되고, 페이지 모드를 갖는 메모리셀 어레이로서; 상기 다수의 메모리셀들중 하나 이상에 기억된 데이타가 상기 다수의 비트선들중 하나 이상에 독출되며, 상기 페이지 모드는 상기 분류된 다수의 그룹들 중 하나에 기억된 데이타가 입력 어드레스에 따라 독출될 수 있게 하는 메모리셀 어레이; 상기 입력 어드레스에 따라, 그 입력 어드레스의 열 어드레스에 대응하는 상기 분류된 다수의 그룹들중 다른 메모리셀을 선택하여 다른 열 어드레스에 대응하는 다수의 그룹들중 다른 메모리셀을 선택하는 선택회로; 상기 입력 어드레스의 열 어드레스에 대응하는 상기 분류된 다수의 그룹들중 하나에 기억된 데이타를 증폭하기 위한 제1 앰프 회로; 상기 다른 열 어드레스에 대응하는 상기 분류된 다수의 그룹들중 다른 하나에 기억된 데이타를 증폭하기 위한 제2 앰프회로; 및 상기 입력 어드레스에 따라 하나의 페이지에 대응하는 상기 다수의 가상 접지선들을 선택적으로 충방전하며, 그 충방전을 서로 독립적으로 실행하는 제1 및 제2 제어회로를 포함하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 선택회로는 상기 입력 어드레스의 열 어드레스가 최종 어드레스를 나타낼 때 다음행 어드레스에 대응하는 다수의 메모리셀들 중 하나를 선택하는 반도체 기억장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970002382A 1996-01-26 1997-01-25 반도체 기억장치 KR100244932B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01231096A JP3531891B2 (ja) 1996-01-26 1996-01-26 半導体記憶装置
JP96-012310 1996-01-26

Publications (2)

Publication Number Publication Date
KR970060236A true KR970060236A (ko) 1997-08-12
KR100244932B1 KR100244932B1 (ko) 2000-03-02

Family

ID=11801754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002382A KR100244932B1 (ko) 1996-01-26 1997-01-25 반도체 기억장치

Country Status (4)

Country Link
US (1) US5751657A (ko)
JP (1) JP3531891B2 (ko)
KR (1) KR100244932B1 (ko)
TW (1) TW369651B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356769B1 (ko) * 1999-03-30 2002-10-18 샤프 가부시키가이샤 반도체 메모리 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565474B2 (ja) * 1997-11-14 2004-09-15 シャープ株式会社 半導体記憶装置
KR100268420B1 (ko) * 1997-12-31 2000-10-16 윤종용 반도체 메모리 장치 및 그 장치의 독출 방법
JP4467728B2 (ja) * 2000-07-28 2010-05-26 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4808838B2 (ja) * 2000-10-26 2011-11-02 旭化成エレクトロニクス株式会社 半導体記憶装置
US6889304B2 (en) 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
US7500075B1 (en) 2001-04-17 2009-03-03 Rambus Inc. Mechanism for enabling full data bus utilization without increasing data granularity
US6825841B2 (en) * 2001-09-07 2004-11-30 Rambus Inc. Granularity memory column access
JP2003308698A (ja) * 2002-04-12 2003-10-31 Toshiba Corp 不揮発性半導体メモリ装置
JP4257824B2 (ja) * 2002-07-03 2009-04-22 シャープ株式会社 半導体記憶装置
US6754120B1 (en) * 2003-02-11 2004-06-22 Rambus Inc. DRAM output circuitry supporting sequential data capture to reduce core access times
KR100529670B1 (ko) * 2003-10-01 2005-11-17 동부아남반도체 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
US8190808B2 (en) * 2004-08-17 2012-05-29 Rambus Inc. Memory device having staggered memory operations
US7280428B2 (en) * 2004-09-30 2007-10-09 Rambus Inc. Multi-column addressing mode memory system including an integrated circuit memory device
US7254075B2 (en) * 2004-09-30 2007-08-07 Rambus Inc. Integrated circuit memory system having dynamic memory bank count and page size
US8595459B2 (en) 2004-11-29 2013-11-26 Rambus Inc. Micro-threaded memory
CN1870873A (zh) * 2005-05-28 2006-11-29 深圳富泰宏精密工业有限公司 铰链装置及应用该铰链装置的便携式电子装置
US20070260841A1 (en) 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
US20080208982A1 (en) * 2007-02-28 2008-08-28 Morris Robert P Method and system for providing status information relating to a relation between a plurality of participants
US9268719B2 (en) 2011-08-05 2016-02-23 Rambus Inc. Memory signal buffers and modules supporting variable access granularity

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231603A (en) * 1985-07-22 1993-07-27 Microchip Technology Incorporated Variable page ROM
US5257235A (en) * 1989-04-25 1993-10-26 Kabushiki Kaisha Toshiba Semiconductor memory device having serial access mode
JP2582439B2 (ja) * 1989-07-11 1997-02-19 富士通株式会社 書き込み可能な半導体記憶装置
EP0426902B1 (en) * 1989-10-30 1996-01-03 Koninklijke Philips Electronics N.V. Random access memory with page addressing mode
JP2696026B2 (ja) * 1991-11-21 1998-01-14 株式会社東芝 半導体記憶装置
US5357477A (en) * 1992-05-18 1994-10-18 Matsushita Electric Industrial Co., Ltd. Semiconductor memory having multiple data I/O with bit aligned access function
JP2814846B2 (ja) * 1992-07-29 1998-10-27 日本電気株式会社 半導体記憶装置
JP2845414B2 (ja) * 1992-09-18 1999-01-13 シャープ株式会社 半導体読み出し専用メモリ
KR950004854B1 (ko) * 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
JP2894170B2 (ja) * 1993-08-18 1999-05-24 日本電気株式会社 メモリ装置
US5493527A (en) * 1993-08-26 1996-02-20 United Micro Electronics Corporation High density ROM with select lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356769B1 (ko) * 1999-03-30 2002-10-18 샤프 가부시키가이샤 반도체 메모리 장치

Also Published As

Publication number Publication date
JP3531891B2 (ja) 2004-05-31
JPH09204789A (ja) 1997-08-05
US5751657A (en) 1998-05-12
KR100244932B1 (ko) 2000-03-02
TW369651B (en) 1999-09-11

Similar Documents

Publication Publication Date Title
KR970060236A (ko) 반도체 기억장치
KR960008833A (ko) 반도체 기억 장치
USRE32993E (en) Semiconductor memory device
EP1014382B1 (en) Floating gate content addressable memory
KR920013478A (ko) 스태틱형 반도체 기억장치
KR970017611A (ko) 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치
KR890015280A (ko) 마스크 rom
EP0843316A3 (en) Non-volatile semiconductor memory device
TW344819B (en) Semiconductor memory device
EP0908892A3 (en) Semiconductor integrated circuit device
KR970067341A (ko) 프리차지 시간이 개선된 반도체 메모리 장치
KR950015389A (ko) 반도체 메모리 장치
EP0905708A3 (en) Memory circuit
KR960032497A (ko) 불휘발성 반도체 기억 장치
KR930018588A (ko) 불휘발성 반도체 메모리장치
JP2000137981A5 (ja) 半導体記憶装置
KR930003159A (ko) 반도체 기억장치
JPS62237542A (ja) メモリ
KR980004966A (ko) 반도체 기억 장치
KR950027829A (ko) 분할된 메모리 블록을 선택적으로 동작시키는 반도체 기억장치
KR910019054A (ko) 랜덤 악세스 메모리 소자
US5719811A (en) Semiconductor memory device
KR900017171A (ko) 반도체집적회로
KR920020501A (ko) 반도체 기억 장치
JP3655956B2 (ja) 集積回路随時書き込み読み出しメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101123

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee