KR970017611A - 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치 - Google Patents
다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970017611A KR970017611A KR1019960038583A KR19960038583A KR970017611A KR 970017611 A KR970017611 A KR 970017611A KR 1019960038583 A KR1019960038583 A KR 1019960038583A KR 19960038583 A KR19960038583 A KR 19960038583A KR 970017611 A KR970017611 A KR 970017611A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bank
- array
- memory device
- synchronous semiconductor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
한개의 메모리 어레이(1)는 한 열(row)의 메모리 셀들을 공유하는 다수의 뱅크들(banks:#1∼4)로 나누어져 있다. 글로벌(global) 입출력 버스들(Ga∼Gd)은 한개의 메모리 어레이안에 포함된 다수의 뱅크들을 구성하는 메모리 행(column) 블록들을 위해 배치되어 있다. 글로벌 입출력 버스들은 동일한 데이타 입력/출력 단자에 선택적으로 그리고 전기적으로 연결되어 있다.
(대표도) 제1도
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따르는 반도체 장치의 한 주요부분의 구조를 도시한 도면,
제2도는 제1도에 도시된 메모리 세그먼트의 구조를 자세히 도시한 도면,
제6도는 본 발명의 제1실시예에 따르는 반도체 장치내에 메모리 매트릭스(matrix)와 데이타 입력/출력 단자가 어떻게 연결되어 있는지를 도시한 도면,
제7도는 본 발명에 따르는 반도체 메모리 장치의 열 선택과 관련된 회로내의 제어부 구조를 도시한 도면,
제8도는 본 발명에 따르는 동기성 반도체 메모리 장치의 행 선택과 관련된 회로내의 제어부 구조를 도시한 도면,
제9도는 본 발명에 따르는 동기성 반도체 데이타 입력/출력부의 구조를 도시한 도면.
Claims (15)
- 억세스가 되던가 안되던가 하는 것에는 상관없이 반복적으로 인가된 클락 신호와 동기가 되어 동작하는 동기성 반도체 메모리 장치에 있어서, 최소한 한개의 비트로 된 외부 데이타의 입력과 출력의 최소한 한개에 대한 최소한 한개 데이타 단자와, 상기 데이타 단자에 대응하여 제공되고, 매트릭스 안에 배열된 다수의 메모리 셀들을 포함하고 있는 최소한 한개의 메모리 어레이로 구성되어 있으며, 상기 메모리 어레이는 서로 가까이 배열되어 있는 다수의 뱅크들로 나누어지며, 상기 메모리 셀들의 열과 관련하여 정렬되어 있으며, 서로 독립적으로 구동되는 동기성 반도체 메모리 장치.
- 제1항에 있어서, 최소한 1비트의 상기 외부 데이타는 멀티 비트 데이타이며, 상기 최소한 한개의 데이타 단자는 상기 멀티 비트 데이타의 각 데이타에 대응하여 제공된 다수의 데이타 단자들을 포함하며, 상기 최소한 한개의 메모리 어레이는 상기 다수의 데이타 단자들의 각각에 대응하여 제공된 다수의 메모리 어레이들을 포함하고 있으며, 각 메모리 어레이는 상기 다수의 뱅크들로 나누어져 있으며, 상기 다수의 메모리 어레이들의 각각에 있는 선택된 메모리 셀은 선택된 메모리 셀을 포함하고 있는 관련 메모리 어레이에 대응하는 데이타 단자와 데이타 통신을 하는 동기성 반도체 메모리 장치.
- 상기 클락 신호와 동기가 되어 인가된 뱅크 지정 신호에 따라서 지정된 뱅크를 동작시키는 뱅크 선택 수단을 추가로 포함하고 있으며, 상기 뱅크 선택 수단은 상기 다수의 뱅크들을 서로 독립적으로 동작상태로 구동시킴으로써, 한 뱅크가 동작 상태가 되어 있는 동안에, 다른 뱅크는 독립적으로 인가된 뱅크 지정 신호에 따라 동작 상태가 될 수 있는 수단을 포함하는 동기성 반도체 메모리 장치.
- 제1항에 있어서, 상기 메모리 어레이들의 각각에 있는 각 뱅크는 상기 메모리 셀들의 행이 배열되어 있는 방향에서 다수의 세그먼트 블록들로 나누어지는 상기 동기성 반도체 메모리 장치는, 상기 세그먼트 블록들의 각각에 대응하여 배열되어 있으며, 대응하는 세그먼트 블록들의 선택된 메모리 셀들과 데이타 통신을 하기 위해 서로 독립적으로 되어 있는 다수의 로컬 입출력 버스들과, 각 뱅크에 대응하며, 다수의 대응하는 뱅크들의 로컬 입출력 버스들에 공통적으로 배열되어 있고, 선택된 메모리 셀을 포함하는 세그먼트 블록에 대한 로컬 입출력 버스와 데이타 통신을 하는 다수의 글로벌 입출력 버스들과, 상기 다수의 글로벌 입출력 버스들의 각각에 대해 제공되어 있고 대응하는 데이타 단자와 지정된 뱅크에 대응하여 제공된 글로벌 입출력 버스 사이에서 데이타 전달을 위한 뱅크 지정 신호에 응답하는 입력/출력 수단을 추가로 포함하고 있는 동기성 반도체 메모리 장치.
- 제1항에 있어서, 상기 최소한 한개의 메모리 어레이의 각각의 상기 메모리 셀들의 열이 확장되어 있는 방향에서 많은 상기 뱅크들의 어레이 블록들로 나누어지며, 상기 최소한 한개의 메모리 어레이의 각각은 열 어드레스에 의해 지정된 열을 선택하는 열 선택 신호를 전달하기 위해서 메모리 셀들의 각 열에 대응하여 정렬된 다수의 주요 단어 라인들과, 상기 각 어레이 블록들의 메모리 셀들의 열에 대응하여 배열되어 있고, 대응하는 어레이 블록의 대응하는 열 내의 메모리 셀들에 연결되어 있으며, 서로 다른 어레이 블록들의 서브 단어 라인들은 서로 분리되어 있는 다수의 서브 단어 라인들과, 상기 서브 단어 라인들의 각각에 대응하여 배열되어 있으며, 대응하는 주요 단어 라인상의 열 선택 신호가 동작할 때 대응하는 서브 단어 라인을 동작 상태로 구동시키기 위해 상기 뱅크 지정 신호에 응답하여 동작되는 다수의 서브 단어 라인 구동 수단을 포함하고 있는 동기성 반도체 메모리 장치.
- 제4항에 있어서, 상기 로컬 입출력 버스들은 상기 세그먼트 블록들의 각각에 대해 많이 제공된 동기성 반도체 메모리 장치.
- 제4항에 있어서, 상기 글로벌 입출력 버스들은 각 메모리 어레이의 상기 각각의 뱅크들에 대해 많이 제공된 동기성 반도체 메모리 장치.
- 제5항에 있어서 최소한 한개의 상기 글로벌 입출력 버스가 상기 어레이 블록들의 각각에 대해 제공된 동기성 반도체 메모리 장치.
- 제5항에 있어서, 상기 뱅크 지정 신호는 뱅크내에 포함된 모든 어레이 블록들을 지정하는 동기성 반도체 메모리 장치.
- 제5항에 있어서, 상기 뱅크 지정 신호는 뱅크내에 포함된 어레이 블록들 중 한개를 지정하는 동기성 반도체 메모리 장치.
- 제5항에 있어서, 최소한 한개의 상기 로컬 입출력 버스가 상기 어레이 블록들의 각각에 대해 제공되어 있으며, 상기 동기성 반도체 메모리 장치는 어레이 블록 지정 신호에 따라 지정된 어레이 블록의 로컬 입출력 버스를 대응하는 글로벌 입출력 버스에 연결하는 접속 수단을 추가로 포함하고 있는 동기성 반도체 메모리 장치.
- 제4항에 있어서, 상기 최소한 한개의 데이타 단자의 각각에 대응하여 제공되어졌으며 상기 클락 신호와 동기가 되어 대응하는 데이타 단자와 데이타 통신을 하기 위해 소정의 데이타 비트 수를 저장하는 용량을 갖는 데이타 레지스터를 추가로 포함하고 있으며, 상기 글로벌 입출력 버스들의 상기 소정의 수가 상기 최소한 한개의 메모리 어레이의 각각에 있는 각 뱅크에 제공되어 있는 동기성 반도체 메모리 장치.
- 제4항에 있어서, 대응하는 행에 있는 선택된 메모리 셀의 데이타를 감지하고 증폭시키기 위해 메모리 셀들의 각 행에 대해 정렬되어 있으며, 상기 최소한 한개의 메모리 어레이의 각 세그먼트 블록내의 대응하는 로컬 입출력 버스와 병렬로 배치되어 있는 다수의 감지 증폭기들을 추가로 포함하고 있는 동기성 반도체 메모리 장치.
- 제12항에 있어서, 상기 데이타 레지스터는 각각의 글로벌 입출력 버스에 대해 한개씩 제공되는 동기성 반도체 메모리 장치.
- 제14항에 있어서, 데이타의 지정된 뱅크에 대한 데이타 레지스터를 데이타 단자에 선택적으로 연결하기 위해 뱅크 지정 신호에 응답하는 멀티플렉서 수단을 추가로 포함하고 있는 동기성 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-230250 | 1995-09-07 | ||
JP7230250A JPH0973776A (ja) | 1995-09-07 | 1995-09-07 | 同期型半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970017611A true KR970017611A (ko) | 1997-04-30 |
KR100227561B1 KR100227561B1 (ko) | 1999-11-01 |
Family
ID=16904872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960038583A KR100227561B1 (ko) | 1995-09-07 | 1996-09-06 | 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5831924A (ko) |
JP (1) | JPH0973776A (ko) |
KR (1) | KR100227561B1 (ko) |
TW (1) | TW353166B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762867B1 (ko) * | 2001-06-28 | 2007-10-08 | 주식회사 하이닉스반도체 | 글로벌 입출력 라인을 갖는 반도체 메모리 장치 |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07334985A (ja) * | 1994-06-08 | 1995-12-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5526320A (en) | 1994-12-23 | 1996-06-11 | Micron Technology Inc. | Burst EDO memory device |
US6804760B2 (en) | 1994-12-23 | 2004-10-12 | Micron Technology, Inc. | Method for determining a type of memory present in a system |
US6525971B2 (en) * | 1995-06-30 | 2003-02-25 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
US5610864A (en) | 1994-12-23 | 1997-03-11 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
KR100203145B1 (ko) * | 1996-06-29 | 1999-06-15 | 김영환 | 반도체 메모리 소자의 뱅크 분산 방법 |
US6401186B1 (en) | 1996-07-03 | 2002-06-04 | Micron Technology, Inc. | Continuous burst memory which anticipates a next requested start address |
KR100272161B1 (ko) * | 1997-02-05 | 2000-12-01 | 윤종용 | 반도체메모리장치의고립게이트제어방법및회로 |
US5801996A (en) * | 1997-02-26 | 1998-09-01 | Micron Technology, Inc. | Data path for high speed high bandwidth DRAM |
JP3938803B2 (ja) * | 1997-03-31 | 2007-06-27 | 株式会社日立製作所 | ダイナミック型ram |
JP3749347B2 (ja) * | 1997-04-24 | 2006-02-22 | 富士通株式会社 | データ取り込み方法、データ取り込み回路、及び、ieee1394用プロトコルコントローラ |
US6023428A (en) * | 1997-07-28 | 2000-02-08 | Texas Instruments Incorporated | Integrated circuit device having a memory array with segmented bit lines and method of operation |
JP3209265B2 (ja) * | 1997-08-01 | 2001-09-17 | 日本電気株式会社 | 半導体回路 |
CA2217375C (en) * | 1997-09-30 | 2001-09-11 | Valerie Lines | Bi-directional data bus scheme with optimized read and write characteristics |
US5999482A (en) * | 1997-10-24 | 1999-12-07 | Artisan Components, Inc. | High speed memory self-timing circuitry and methods for implementing the same |
WO1999022377A1 (en) * | 1997-10-25 | 1999-05-06 | Artisan Components, Inc. | Low power differential signal transition techniques for use in memory devices |
JP3252895B2 (ja) * | 1997-11-07 | 2002-02-04 | 日本電気株式会社 | 半導体記憶装置及びその駆動方法 |
US5959929A (en) * | 1997-12-29 | 1999-09-28 | Micron Technology, Inc. | Method for writing to multiple banks of a memory device |
US5936877A (en) | 1998-02-13 | 1999-08-10 | Micron Technology, Inc. | Die architecture accommodating high-speed semiconductor devices |
KR100280468B1 (ko) * | 1998-04-16 | 2001-03-02 | 김영환 | 반도체 메모리장치의 워드라인 드라이버 |
JP2000021169A (ja) | 1998-04-28 | 2000-01-21 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US6041417A (en) * | 1998-06-04 | 2000-03-21 | Hewlett-Packard Company | Method and apparatus for synchronizing data received in an accelerated graphics port of a graphics memory system |
JP2000067577A (ja) * | 1998-06-10 | 2000-03-03 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2000011639A (ja) * | 1998-06-19 | 2000-01-14 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000048566A (ja) * | 1998-07-29 | 2000-02-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
KR100480902B1 (ko) * | 1998-09-02 | 2005-06-08 | 주식회사 하이닉스반도체 | 반도체 메모리장치의 레이아웃 |
JP3871469B2 (ja) * | 1998-11-27 | 2007-01-24 | 松下電器産業株式会社 | 半導体メモリ装置および信号線切替回路 |
JP2001094069A (ja) * | 1999-09-21 | 2001-04-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001126475A (ja) * | 1999-10-25 | 2001-05-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001229670A (ja) * | 2000-02-15 | 2001-08-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6862654B1 (en) * | 2000-08-17 | 2005-03-01 | Micron Technology, Inc. | Method and system for using dynamic random access memory as cache memory |
US6469954B1 (en) | 2000-08-21 | 2002-10-22 | Micron Technology, Inc. | Device and method for reducing idle cycles in a semiconductor memory device |
JP2002093159A (ja) * | 2000-09-08 | 2002-03-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002109884A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | メモリ装置 |
US6779076B1 (en) | 2000-10-05 | 2004-08-17 | Micron Technology, Inc. | Method and system for using dynamic random access memory as cache memory |
DE10110274B4 (de) * | 2001-03-02 | 2006-06-29 | Infineon Technologies Ag | Integrierter Speicher mit mehreren Speicherzellenfeldern |
US6515914B2 (en) * | 2001-03-21 | 2003-02-04 | Micron Technology, Inc. | Memory device and method having data path with multiple prefetch I/O configurations |
KR100401508B1 (ko) | 2001-05-25 | 2003-10-17 | 주식회사 하이닉스반도체 | 램버스 디램의 뱅크 제어회로 |
JP2003132681A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
TW594743B (en) | 2001-11-07 | 2004-06-21 | Fujitsu Ltd | Memory device and internal control method therefor |
DE10159798A1 (de) * | 2001-12-05 | 2003-07-17 | Infineon Technologies Ag | Verfahren zur Ansteuerung von Speicherzellen eines dynamischen Halbleiterspeichers sowie Schaltungsanordnung |
US6728150B2 (en) * | 2002-02-11 | 2004-04-27 | Micron Technology, Inc. | Method and apparatus for supplementary command bus |
KR100486260B1 (ko) * | 2002-09-11 | 2005-05-03 | 삼성전자주식회사 | 동기식 디램의 고주파수 동작을 위한 비트라인 센스앰프구동 제어회로 및 그 구동 제어방법 |
US7480189B2 (en) * | 2002-09-20 | 2009-01-20 | Intel Corporation | Cross-coupled write circuit |
KR100518543B1 (ko) * | 2002-12-04 | 2005-10-04 | 삼성전자주식회사 | 프리차지 회로를 제어하는 프리차지 제어회로, 이를구비하는 반도체 메모리장치 및 프리차지 회로를제어하는 프리차지 제어신호를 생성하는 방법 |
KR100492907B1 (ko) * | 2003-05-30 | 2005-06-02 | 주식회사 하이닉스반도체 | 글로벌 입출력 스킴을 변경한 메모리 소자 |
US6891774B1 (en) | 2003-09-03 | 2005-05-10 | T-Ram, Inc. | Delay line and output clock generator using same |
US7089439B1 (en) | 2003-09-03 | 2006-08-08 | T-Ram, Inc. | Architecture and method for output clock generation on a high speed memory device |
US6947349B1 (en) | 2003-09-03 | 2005-09-20 | T-Ram, Inc. | Apparatus and method for producing an output clock pulse and output clock generator using same |
US7464282B1 (en) | 2003-09-03 | 2008-12-09 | T-Ram Semiconductor, Inc. | Apparatus and method for producing dummy data and output clock generator using same |
US7227805B2 (en) * | 2004-05-10 | 2007-06-05 | Hynix Semiconductor Inc. | Semiconductor memory device having a global data bus |
US7161823B2 (en) * | 2004-06-03 | 2007-01-09 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of arranging signal and power lines thereof |
JP4534132B2 (ja) * | 2004-06-29 | 2010-09-01 | エルピーダメモリ株式会社 | 積層型半導体メモリ装置 |
JP4421957B2 (ja) * | 2004-06-29 | 2010-02-24 | 日本電気株式会社 | 3次元半導体装置 |
US7477570B2 (en) * | 2004-08-20 | 2009-01-13 | Micron Technology, Inc. | Sequential access memory with system and method |
JP4632121B2 (ja) | 2004-12-14 | 2011-02-16 | エルピーダメモリ株式会社 | 半導体記憶装置 |
US7088638B1 (en) * | 2005-02-09 | 2006-08-08 | International Business Machines Corporation | Global and local read control synchronization method and system for a memory array configured with multiple memory subarrays |
JP4836487B2 (ja) * | 2005-04-28 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US7428168B2 (en) * | 2005-09-28 | 2008-09-23 | Hynix Semiconductor Inc. | Semiconductor memory device sharing a data line sense amplifier and a write driver in order to reduce a chip size |
KR100697832B1 (ko) * | 2006-03-06 | 2007-03-20 | 엠텍비젼 주식회사 | 복수개의 포트를 가진 메모리 장치와 그 테스트 방법 |
US7570523B2 (en) * | 2006-07-31 | 2009-08-04 | Sandisk 3D Llc | Method for using two data busses for memory array block selection |
TWI345791B (en) * | 2006-07-31 | 2011-07-21 | Sandisk 3D Llc | Method and apparatus for memory array incorporating two data busses for memory array block selection |
US8279704B2 (en) * | 2006-07-31 | 2012-10-02 | Sandisk 3D Llc | Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same |
US7463536B2 (en) * | 2006-07-31 | 2008-12-09 | Sandisk 3D Llc | Memory array incorporating two data busses for memory array block selection |
US7499366B2 (en) | 2006-07-31 | 2009-03-03 | Sandisk 3D Llc | Method for using dual data-dependent busses for coupling read/write circuits to a memory array |
CN100444369C (zh) * | 2006-10-13 | 2008-12-17 | 无锡江南计算技术研究所 | 大功率集成电路芯片冷却装置 |
KR100990140B1 (ko) * | 2007-09-28 | 2010-10-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
US7898875B2 (en) * | 2008-05-14 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Write assist circuit for improving write margins of SRAM cells |
US20110047318A1 (en) * | 2009-08-19 | 2011-02-24 | Dmitroca Robert W | Reducing capacitive load in a large memory array |
JP2011165298A (ja) * | 2010-01-18 | 2011-08-25 | Elpida Memory Inc | 半導体記憶装置及びこれを備えた情報処理システム |
US20110310680A1 (en) * | 2010-06-22 | 2011-12-22 | International Business Machines Corporation | Interleave Memory Array Arrangement |
KR20140113117A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 비대칭 액세스 타임을 가진 반도체 메모리 장치 |
KR20150037055A (ko) * | 2013-09-30 | 2015-04-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US9135982B2 (en) * | 2013-12-18 | 2015-09-15 | Intel Corporation | Techniques for accessing a dynamic random access memory array |
US9965415B2 (en) * | 2015-12-18 | 2018-05-08 | Intel Corporation | DRAM data path sharing via a split local data bus and a segmented global data bus |
US10083140B2 (en) | 2015-12-18 | 2018-09-25 | Intel Corporation | DRAM data path sharing via a segmented global data bus |
US9934827B2 (en) | 2015-12-18 | 2018-04-03 | Intel Corporation | DRAM data path sharing via a split local data bus |
KR102550685B1 (ko) * | 2016-07-25 | 2023-07-04 | 에스케이하이닉스 주식회사 | 반도체장치 |
US10068636B2 (en) * | 2016-12-30 | 2018-09-04 | Intel Corporation | Apparatuses and methods for accessing and scheduling between a plurality of row buffers |
US10217494B2 (en) * | 2017-06-28 | 2019-02-26 | Apple Inc. | Global bit line pre-charging and data latching in multi-banked memories using a delayed reset latch |
US10607692B2 (en) * | 2017-06-29 | 2020-03-31 | SK Hynix Inc. | Serializer and memory device including the same |
US10431291B1 (en) * | 2018-08-08 | 2019-10-01 | Micron Technology, Inc. | Systems and methods for dynamic random access memory (DRAM) cell voltage boosting |
US11670349B2 (en) * | 2021-03-31 | 2023-06-06 | Changxin Memory Technologies, Inc. | Memory circuit, memory precharge control method and device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0606653A1 (en) * | 1993-01-04 | 1994-07-20 | Texas Instruments Incorporated | Field programmable distributed processing memory |
JP3476231B2 (ja) * | 1993-01-29 | 2003-12-10 | 三菱電機エンジニアリング株式会社 | 同期型半導体記憶装置および半導体記憶装置 |
JPH07201191A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 不揮発性半導体メモリ装置 |
-
1995
- 1995-09-07 JP JP7230250A patent/JPH0973776A/ja not_active Withdrawn
- 1995-09-25 TW TW084110081A patent/TW353166B/zh not_active IP Right Cessation
-
1996
- 1996-09-06 KR KR1019960038583A patent/KR100227561B1/ko not_active IP Right Cessation
- 1996-09-06 US US08/711,331 patent/US5831924A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762867B1 (ko) * | 2001-06-28 | 2007-10-08 | 주식회사 하이닉스반도체 | 글로벌 입출력 라인을 갖는 반도체 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
JPH0973776A (ja) | 1997-03-18 |
US5831924A (en) | 1998-11-03 |
KR100227561B1 (ko) | 1999-11-01 |
TW353166B (en) | 1999-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970017611A (ko) | 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치 | |
KR970071789A (ko) | 반도체 기억 장치 | |
US5463591A (en) | Dual port memory having a plurality of memory cell arrays for a high-speed operation | |
US5619473A (en) | Semiconductor memory device with dual address memory read amplifiers | |
KR940000148B1 (ko) | 듀얼포트 반도체 기억장치 | |
JP3361825B2 (ja) | メモリ・アレイ・アーキテクチャ | |
KR930018594A (ko) | 반도체 기억 장치 | |
EP0843316A3 (en) | Non-volatile semiconductor memory device | |
KR920013475A (ko) | 용장 기억 소자를 포함하는 메모리를 가진 집적회로 및 메모리의 동작 방법 | |
KR970051296A (ko) | 다수의 뱅크를 갖는 반도체 메모리 장치 | |
KR890012312A (ko) | 반도체 기억장치 | |
KR860003608A (ko) | 직렬데이타 입력회로 및 직렬데이타 출력회로를 갖춘 반도체 메모리 장치 | |
EP0905708A3 (en) | Memory circuit | |
US4796224A (en) | Layout for stable high speed semiconductor memory device | |
KR860002874A (ko) | 반도체 메모리 장치 | |
KR900000904A (ko) | 반도체기억장치와 이것을 이용한 데이터패스(data path) | |
EP0188134A2 (en) | Semiconductor memory device having serial data input and output circuit | |
US5150328A (en) | Memory organization with arrays having an alternate data port facility | |
KR880000968A (ko) | 반도체 기억장치 | |
KR920001545A (ko) | 반도체 기억장치 | |
US5650977A (en) | Integrated circuit memory device including banks of memory cells and related methods | |
KR100390615B1 (ko) | 반도체 메모리 장치 | |
TW333645B (en) | The semiconductor memory device | |
US4723228A (en) | Memory decoding circuit | |
KR960026781A (ko) | 반도체 기억장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080721 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |