KR950006875A

KR950006875A - 2개의 셀을 동시에 액세스할 수 있는 가상 접지형 불휘발성 반도체 메모리 장치

Info

Publication number: KR950006875A
Application number: KR1019940020018A
Authority: KR
Inventors: 도시까쯔 진보
Original assignee: 가네꼬 히사시; 닛본덴기 가부시끼가이샤
Priority date: 1993-08-13
Filing date: 1994-08-13
Publication date: 1995-03-21
Also published as: KR970004073B1; JPH0757487A; JP2565104B2; US5448518A

Abstract

다수의 행 라인(X1,X2,…), 다수의 열 라인(C1,C2,…) 및 각각 상기 열 라인 중 2개의 인접하는 라인 사이에 접속되고 상기 행 라인 중 하나에 접속되는 부동형 불휘발성 메모리 셀(M₁₁,M₁₂,M₁₁′,M₁₂′…)를 포함하는 가상 접지형 불휘발성 반도체 메모리 장치에 있어서, 판독 모드 동안, 행 라인 중의 하나가 고레벨(＝Vcc)로 되고, 2개의 인접 열 라인이 데이터에 판독 동작이 행해진다. 이 때, 2개의 인접 열 라인의 각각의 한 측면 바로 옆에 있는 2개의 열 라인은 저레벨(＝GND)로 된다. 기입 동작 동안, 행 라인 중의 하나는 고레벨(V_PP)로 되고, 2개의 인접 열 라인은 저레벨로 된다. 이때, 2개의 인접 열 라인 각각의 바로 옆에 있는 2개의 열 라인에 기입 동작이 행해진다.

Description

2개의 셀을 동시에 액세스할 수 있는 가상 접지형 불휘발성 반도체 메모리 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명에 따른 동작의 원리를 보여주기 위해 가상 접지형 불휘발성 반도체 메모리 장치를 도시하는 회로도.

제4도는 본 발명에 따른 기입 동작의 원리를 보여주기 위해 가상 접지형 불휘발성 반도체 메모리 장치를 도시하는 회로도.

제5도는 본 발명에 따른 가상 접지형 불휘발성 반도체 메모리 장치의 실시예를 도시하는 회로도.

Claims

다수의 행 라인들(X1,X2,…), 다수의 열 라인들(C1,C2,…), 각각 상기 열 라인들 중 2개의 인접하는 라인 사이에 접속되고 상기 행 라인 중 하나에 접속되는 부동형 불휘발성 메모리 셀(M₁₁,M₁₂,M₁₁′,M₁₂′…), 상기 행 라인들에 접속되고, 판독 모드 동안 제1규정 전압(Vcc)를 인가하고 기입 모드 동안 기입 전원 전압(V_PP)을 인가하기 위해 상기 행 라인 중하나를 선택하기 위한 행 선택 수단(XDEC), 상기 열 라인들에 접속되고, 데이터를 전송하기 위해 상기 열 라인 중 인접하는 2개의 라인을 선택하고 판독 모드 동안 상기 2개의 인접 열 라인 각각의 한 쪽 측면 바로 옆에 있는 상기 열 라인 중 2개의 열 라인에 제2규정 전압(GND)을 인가하기 위한 판독모드 열 선택수단(YDEC1,YDEC2,AMP_A,AMP_B), 및 상기 열 라인들에 접속되고, 제2규정 전압을 인가하기 위해 상기 열 라인 중 인접하는 라인을 선택하고 기입 모드 동안 상기 2개의 인접 열 라인 각각의 바로 옆에있는 상기 열 라인 중 2개의 열 라인에 제1 및 제2기입 전압을 인가하기 위한 기입 모드 열 선택 수단(YDEC1,YDEC2,Q1,Q2,WC_A,WC_B)을 포함하는 것을 특징으로 하는 가상 접지형 불휘발성 반도체 메모리 장치.
제1항에 있어서, 상기 판독 모드 열 선택 수단이 상기 2개의 인접 열 라인을 제외한 상기 열 라인 모두에 제2규정 전압을 인가하는 것을 특징으로 하는 가상 접지형 불휘발성 반도체 메모리 장치.
제1항에 있어서, 상기 기입 모드 열 선택 수단이 상기 2개의 인접 열 라인의 한 측면 상에 배치된 상기 열 라인 모두에 제1기입 전압을 인가하고 상기 2개의 인접 열 라인을 다른 측면 상에 배치된 상기 열 라인 모두에 제2기입 전압을 인가하는 것을 특징으로 하는 가상 접지형 불휘발성 반도체 메모리 장치.
다수의 행 라인들(X1,X2,…), 다수의 열 라인들(C1,C2,…), 각각 상기 열 라인들 중 2개의 인접하는 라인 사이에 접속되고 상기 행 라인 중 하나에 접속되는 부동형 불휘발성 메모리(M₁₁,M₁₂,M₁₁′,M₁₂′…), 상기 행 라인들에 접속되고, 판독 모드 동안 제1규정 전압(Vcc)를 인가하기 위해 상기 행 라인 중 하나를 선택하기 위한 행 선택 수단(XDEC), 및 상기 열 라인들에 접속되고 데이터를 전송하기 위해 상기 열 라인 중 인접하는 2개의 라인을 선택하고 판독 모드 동안 상기 2개의 인접 열 라인 각각의 한쪽 측면 바로 옆에 있는 상기 열 라인 중 2개의 열라인에 제2규정 전압(GND)을 인가하기 위한 판독 모드 열 선택 수단(YDEC1,YDEC2,AMP_A,AMP_B),을 포함하는 것을 특징으로 하는 가상 접지형 불휘발성 반도체 메모리 장치.
제4항에 있어서, 상기 판독 모드 열 선택 수단이 상기 2개의 인접 열 라인을 제외한 상기 열 라인 모두에 제2규정 전압을 인가하는 것을 특징으로 하는 가상 접지형 불휘발성 반도체 메모리 장치.
다수의 행 라인들(X1,X2,…), 다수의 열 라인들(C1,C2,…), 각각 상기 열 라인들 중 2개의 인접하는 라인 사이에 접속되고 상기 행 라인 중 하나에 접속되는 부동형 불휘발성 메모리 셀(M₁₁,M₁₂,M₁₁′,M₁₂′…), 상기 행 라인들에 접속되고, 기입 모드 동안 기입 전원 전압(V_PP)을 인가하기 위해 상기 행 라인 중 하나를 선택하기 위한 행 선택 수단(XDEC), 및 상기 열 라인들에 접속되고, 제2규정 전압을 인가하기 위해 상기 열 라인 중 인접하는 2개의 라인을 선택하고 기입 모드 동안 상기 2개의 인접 열 라인 각각의 한쪽 측면 바로 옆에 있는 상기 열 라인 중 2개의 라인을 선택하고 기입 모드 동안 상기 2개의 인접 열라인 각각의 한쪽 측면 바로 옆에 있는 상기 열 라인 중 2개의 열 라인에 제1 및 제2기입 전압을 인가하기 위한 기입 모드 열 선택 수단(YDEC1,YDEC2,Q1,Q2,WC_A,WC_B)을 포함하는 것을 특징으로 하는 가상 접지형 불휘발성 반도체 메모리 장치.
제6항에 있어서, 상기 기입 모드 열 선택 수단이 상기 2개의 인접 열 라인의 측면에 한 배치된 상기 열 라인 모두에 제1기입 전압을 인가하고 상기 2개의 인접 열 라인의 다른 측면 상에 배치된 상기 열 라인 모두에 제2기입 전압을 인가하는 것을 특징으로 하는 가상 접지형 불휘발성 반도체 메모리 장치.
다수의 행 라인들(X1,X2,…), 다수의 열 라인들(C1,C2,…), 각각 상기 열 라인들 중 2개의 인접하는 라인 사이에 접속되고 상기 행 라인 중 하나에 접속되는 부동형 불휘발성 메모리 셀(M₁₁,M₁₂,M₁₁′,M₁₂′…), 제1 및 제2데이타 판독 회로(AMP_A, AMP_B), 상기 제1 및 제2데이타 판독 회로에 접속되고, 판독 모드 동안 상기 제1 및 제2데이타 판독 회로를 활성화시키고 기입 모드 동안 입력에 제1규정 전압(GND)을 인가하기 위해 상기 제1 및 제2데이타 판독 회로를 불활성화시키기 위한 활성/불활성 회로(Q1,Q2), 상기 행 라인들에 접속되고 판독 모드 동안 제2규정 전압(Vcc)을 인가하고 기입 모드 동안 기입 전원 전압(V_PP)을 인가하기 위해 상기 행 라인들 중 하나를 선택하기 위한 행 선택 수단(XDEC), 판독 모드 동안 제1규정 전압을 발생시키고 기입 모드 동안 기입 데이터(DA,DB)에 따라서 제1 및 제2기입 전압(DI_A,DI_B)를 발생시키기 위한 제1 및 제2기입 제어 회로(WC_A,WC_B), 상기 열 라인들 및 상기 데이터 판독 회로에 접속되고, 상기 제1 및 제2데이타 판독 회로에 상기 2개의 인접 열 라인을 각각 접속시키기 위해 상기 열 라인 중 2개의 인접 라인을 선택하기 위한 제1열 선택 수단(YDEC1,SEL1), 및 상기 열 라인들 및 상기 제1 및 제2기입 제어회로에 접속되고, 상기 제1선택 열 라인에 의해 선택된 상기 2개의 인접 열 라인의 한 측면 상에 배치된 상기 열 라인 모두를 상기 제1기입 제어회로에 접속시키고 상기 제1선택 열 라인에 의해 선택된 상기 2개의 인접 열 라인의 다른 측면 상에 배치된 상기 열 라인 모두를 상기 제2기입 제어 회로에 접속시키기 위한 제2열 선택 수단(YDEC2,SEL2)을 포함하는 것을 특징으로 하는 가상 접지형 불휘발성 반도체 메모리 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.