KR920020508A - 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치 - Google Patents

다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치 Download PDF

Info

Publication number
KR920020508A
KR920020508A KR1019920006337A KR920006337A KR920020508A KR 920020508 A KR920020508 A KR 920020508A KR 1019920006337 A KR1019920006337 A KR 1019920006337A KR 920006337 A KR920006337 A KR 920006337A KR 920020508 A KR920020508 A KR 920020508A
Authority
KR
South Korea
Prior art keywords
random access
memory device
dynamic random
access memory
coupled
Prior art date
Application number
KR1019920006337A
Other languages
English (en)
Other versions
KR950014247B1 (ko
Inventor
미쯔오끼 후지따
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920020508A publication Critical patent/KR920020508A/ko
Application granted granted Critical
Publication of KR950014247B1 publication Critical patent/KR950014247B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 다이내믹 랜덤 억세스 메모리 장치의 회로 배치를 도시한 회로선도,
제2도는 본 발명에 따른 다른 다이내믹 랜덤 억세스 메모리 장치의 회로 배치를 도시한 회로선도,
제3도는 제2도에서 도시된 다이내믹 랜덤 억세스의 메모리 장치에 인가되는 클럭 신호의 파형선도.

Claims (4)

  1. 표준 동작 모드 및 진단 동작 모드로 단일 반도체 칩(1, 21)상에서 a)행렬로 배열되어 있는 다수의 메모리셀(M11내지 Mmn)과, b)데이타 비트를 보급하기 위해 상기 다수의 메모리 셀의 열에 각각 결합되어 있는 다수의 비트 라인쌍(BL1 내지 BLn)과, c)상기 다수의 메모리 셀의 행에 각각 결합되어 있는 다수의 워드 라인(W1 내지 Wm)을 구비하며, 상기 다수의 워드라인은 상기 데이터 비트를 상기 다수의 비트 라인쌍과 상기워드라인중 한라인간에서 상기 표준 동작 모드로 전달하도록 허용하기 위해 활성 레벨로 선택적으로 구동되어 제조된 다이내믹랜덤 억세스 메모리 장치에 있어서, d)상기 다수의 워드 라인과 제1외부 클럭 신호(CLK1)가 인가되어진 소정의 제1핀(6)간에 결합되며, 상기 제1외부 클럭 신호를 상기 다수의 워드 라인에 상기 진단 동작 모드로 공급하도록 동작하는 보조 워드 라인 구동 유닛(5)을 구비하는 것을 특징으로 하는 다이내믹 랜덤 억세스 메모리 장치.
  2. 제1항에 있어서, 상기 보조 워드 라인 구동 유닛(5)은 상기 다수의 워드 라인과 상기 소정의 제1핀간에 결합된 다수의 스위칭 트랜지스터(Q1/Q2/Q3/Qm)와, 상기 제1외부 클럭 신호로부터 게이트 전압을 생성하기위해 상기 보조 워드 라인 구동 유닛으로 관련하여 제공된 전압 제어 회로(7)를 구비하며, 상기 게이트 전압은 상기 다수의 스위칭 트랜지스터를 동시에 턴온시키기 위해 상기 다수의 스위칭 트랜지스터의 게이트 전극에 공급되어 지는 것을 특징으로 하는 다이내맥 랜덤 억세스 메모리 장치.
  3. 제1항에 있어서, 상기 다이내믹 랜덤 억세스 메모리 장치는, e)상기 다수의 비트 라인쌍과 제1논리 레벨원간에 결합되며, 상기 제1외부 클럭신호(CLK1)와 동기를 이루고 활성 레벨로 교대로 구동되어지는 제2 및 제3외부 클럭신호(CLK2/CLK3)에 응답하여 상기 제1논리레벨을 상기 다수의 비트 라인쌍의 비트라인에 교대로 공급하는 스위칭회로(23)를 또한 구비하는 것을 특징으로 하는 다이내믹 랜덤 억세스 메모리 장치.
  4. 제3항에 있어서, 상기 스위칭 회로(23)는, e-1)상기 제1논리 레벨원과 각 비트 라인쌍의 비트라인간에 각각 결합되며, 상기 제2 및 제3외부 출력신호중 상기 신호에 응답하는 다수의 제1스위칭 트랜지스터(Q21/Q23/Q25)와, e-2)상기 제1논리 레벨원과 상기 각 비트 라인쌍의 나머지 비트 라인간에 각각 결합되며 상기 제2 및 제3외부 클럭 신호중 나머지 다른 신호에 응답하는 다수의 제2스위칭 트랜지스터(Q22/Q24/Q26)를 구비하는 것을 특징으로 하는 다이내믹 랜덤 억세스 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920006337A 1991-04-19 1992-04-16 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치 KR950014247B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11556391A JP3237127B2 (ja) 1991-04-19 1991-04-19 ダイナミックランダムアクセスメモリ装置
JP91-115563 1995-11-23

Publications (2)

Publication Number Publication Date
KR920020508A true KR920020508A (ko) 1992-11-21
KR950014247B1 KR950014247B1 (ko) 1995-11-23

Family

ID=14665646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006337A KR950014247B1 (ko) 1991-04-19 1992-04-16 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치

Country Status (5)

Country Link
US (1) US5293340A (ko)
EP (1) EP0509360B1 (ko)
JP (1) JP3237127B2 (ko)
KR (1) KR950014247B1 (ko)
DE (1) DE69221005T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793427B2 (ja) * 1992-04-08 1998-09-03 株式会社東芝 半導体装置
JPH0628861A (ja) * 1992-07-07 1994-02-04 Oki Electric Ind Co Ltd 半導体記憶装置
DE4223532A1 (de) * 1992-07-17 1994-01-20 Philips Patentverwaltung Schaltungsanordnung zum Prüfen der Adressierung wenigstens einer Matrix
KR970010658B1 (ko) * 1993-11-26 1997-06-30 삼성전자 주식회사 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법
JPH08510080A (ja) * 1994-03-09 1996-10-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 漸増的なワードラインの活性化によるｉ▲下ｄｄｑ▼試験可能なメモリ
US5440517A (en) * 1994-08-15 1995-08-08 Micron Technology, Inc. DRAMs having on-chip row copy circuits for use in testing and video imaging and method for operating same
JP3734853B2 (ja) * 1995-06-27 2006-01-11 株式会社ルネサステクノロジ 半導体記憶装置
US6209071B1 (en) 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
US5751848A (en) * 1996-11-21 1998-05-12 Xerox Corporation System and method for generating and utilizing histogram data from a scanned image
US5881166A (en) * 1996-11-21 1999-03-09 Xerox Corporation Method and system for generating a histogram of a scanned image
US5848183A (en) * 1996-11-21 1998-12-08 Xerox Corporation System and method for generating and utilizing histogram data from a scanned image
US5835628A (en) * 1996-11-21 1998-11-10 Xerox Corporation Method and system for generating histograms from a scanned image
AU9798798A (en) 1997-10-10 1999-05-03 Rambus Incorporated Power control system for synchronous memory device
JP3938229B2 (ja) * 1997-10-13 2007-06-27 沖電気工業株式会社 半導体記憶装置
JPH11154103A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体集積回路装置
US6453258B1 (en) 1999-12-17 2002-09-17 International Business Machines Corporation Optimized burn-in for fixed time dynamic logic circuitry
US6618171B1 (en) 2000-02-25 2003-09-09 Xerox Corporation Black point adjustment based on image background
US7106644B2 (en) * 2003-12-01 2006-09-12 Elite Semiconductor Memory Technology, Inc. Memory device and method for burn-in test
CN100421184C (zh) * 2004-03-03 2008-09-24 晶豪科技股份有限公司 用于预烧测试的存储器装置以及方法
FR3059114B1 (fr) 2016-11-23 2019-01-25 Continental Automotive France Procede de diagnostic d'une alimentation de polarisation pour un systeme d'acquisition comprenant un dispositif matriciel d'interface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD137504A1 (de) * 1978-07-03 1979-09-05 Gunther Schneegass Schaltungsanordnung zur pruefung von halbleiterspeichern
US4380805A (en) * 1980-09-08 1983-04-19 Mostek Corporation Tape burn-in circuit
JPS61289600A (ja) * 1985-06-17 1986-12-19 Fujitsu Ltd 半導体記憶装置
JPS62177799A (ja) * 1986-01-30 1987-08-04 Toshiba Corp 半導体記憶装置
EP0264893B1 (en) * 1986-10-20 1995-01-18 Nippon Telegraph And Telephone Corporation Semiconductor memory
US4751679A (en) * 1986-12-22 1988-06-14 Motorola, Inc. Gate stress test of a MOS memory
JPH01113999A (ja) * 1987-10-28 1989-05-02 Toshiba Corp 不揮発性メモリのストレステスト回路
JPH01208795A (ja) * 1988-02-16 1989-08-22 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
DE69221005D1 (de) 1997-08-28
JPH04321252A (ja) 1992-11-11
US5293340A (en) 1994-03-08
JP3237127B2 (ja) 2001-12-10
EP0509360A1 (en) 1992-10-21
EP0509360B1 (en) 1997-07-23
DE69221005T2 (de) 1998-02-26
KR950014247B1 (ko) 1995-11-23

Similar Documents

Publication Publication Date Title
KR920020508A (ko) 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
KR950009877B1 (ko) 복수의 셀블록으로 분할된 셀어레이를 구비한 반도체 기억장치
US6522163B1 (en) Apparatus and method for coupling a first node to a second node using switches which are selectively clocked for fast switching times
US5155705A (en) Semiconductor memory device having flash write function
KR890017706A (ko) 다이나믹형 반도체 기억장치
US4817057A (en) Semiconductor memory device having improved precharge scheme
KR890012312A (ko) 반도체 기억장치
KR920013478A (ko) 스태틱형 반도체 기억장치
US4951259A (en) Semiconductor memory device with first and second word line drivers
KR950024216A (ko) 반도체 기억장치
KR0135085B1 (ko) 메모리장치
KR950006869A (ko) 반도체 기억장치
KR920013653A (ko) 반도체 기억장치
US5418749A (en) Semiconductor memory device
US6137711A (en) Ferroelectric random access memory device including shared bit lines and fragmented plate lines
KR19980069694A (ko) 낮은 전원공급전압에서 고속동작을 하는 반도체 메모리장치
US5453950A (en) Five transistor memory cell with shared power line
EP0259862A1 (en) Semiconductor memory with improved write function
US4354259A (en) Semiconductor memory device having improved column selection structure
EP0276852B1 (en) Random access memory device with nibble mode operation
KR950020734A (ko) 반도체 기억장치
US6166952A (en) Read-only memory having specially output circuits and word line connected to a group of memory cells
KR930001230A (ko) 반도체 기억장치 및 반도체 집적회로 장치
JPH0434234B2 (ko)
KR900006977A (ko) 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 17

EXPY Expiration of term