KR950020734A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR950020734A
KR950020734A KR1019940035896A KR19940035896A KR950020734A KR 950020734 A KR950020734 A KR 950020734A KR 1019940035896 A KR1019940035896 A KR 1019940035896A KR 19940035896 A KR19940035896 A KR 19940035896A KR 950020734 A KR950020734 A KR 950020734A
Authority
KR
South Korea
Prior art keywords
transistor
semiconductor memory
memory device
read
bit line
Prior art date
Application number
KR1019940035896A
Other languages
English (en)
Inventor
아키히로 우다
아키히코 하시구찌
아키라 나카가와라
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5328340A external-priority patent/JPH07182865A/ja
Priority claimed from JP6137315A external-priority patent/JPH087564A/ja
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR950020734A publication Critical patent/KR950020734A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

센스증폭기와 데이터버스사이 또는 메모리블록사이에 접속스위치회로가 제공된 다이나믹 램덤 억세스 메모리(DRAM)에서 그 회로는 비트선신호를 고속으로 읽을 수 있고 IC의 레이아웃면적이 줄어들도록 데이터의 기입/독출 제어신호에 따라서 제어된다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시예에 따른 반도체 기억장치의 주요부의 구성을 나타내는 회로도이고,
제6도는 본 발명의 제2실시예에 따른 반도체 기억장치의 회로도이다.

Claims (10)

  1. 비트선과 데이터버스사이에 독출게이트구조를 가지는 트랜지스터가 접속된 반도체 기억장치에 있어서, 독출게이트구조를 가지는 트랜지스터의 소스 또는 드레인과 접지와의 사이에 설치되고, 데이터의 기입동작시에 오프로 되는 제어트랜지스터와, 독출게이트구조를 가지는 트랜지스터와 데이터버스사이에 설치되고 독출동작시 및 기입동작시에 독출요구신호에 의해 온되는 독출용 트랜지스터와, 독출게이트구조를 가지는 트랜지스터의 전단에 설치되고 기입요구 신호에 의해 온되어 비트선과 독출용 트랜지스터사이의 스위칭을 행하는 기입용 트랜지스터를 포함하여 구성된 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 비트선 및 반전비트선과 데이터버스사이에 접속된 독출게이트구조를 가지는 트랜지스터와 소스 또는 드레인과 접지와의 사이에 설치되고 데이터의 기입동작시에 오프가 되는 제어트랜지스터와, 독출게이트구조를 가지는 트랜지스터와 데이터버스사이에 설치되고 독출동작시 및 기입동작시에 독출요구신호에 의해 온되는 독출용 트랜지스터와, 상기의 독출게이트구조를 가지는 트랜지스터의 전단에 설치되고 기입요구신호에 의해 온되고 비트선 및 반전비트선과 독출용 트랜지스터사이의 스위칭을 행하는 기입용 트랜지스터를 포함하여 구성된 것을 특징으로 하는 반도체 기억장치.
  3. 비트선이 분할되어 블록안에 복수의 메모리어레이로 연결된 반도체 기억장치에 있어서, 각 메모리어레이마다 설치된 센스증폭기와, 인접하는 메모리어레이에 속하는 비트선을 상호 접속하는 스위치수단과, 비트선에 대하여 스위치수단과 병렬로 접속된 게이트수단과를 가지도록 구성된 것을 특징으로 하는 반도체 기억장치.
  4. 제3항에 있어서, 인접하는 메모리어레이는 인접하는 2개의 메모리어레이마다 센스증폭기를 공유하도록 구성된 것을 특징으로 하는 반도체 기억장치.
  5. 제3항에 있어서, 게이트수단은 출력포트에서 먼측에서부터 순서대로 활성화되도록 구성된 것을 특징으로 하는 반도체 기억장치.
  6. 제3항에 있어서, 센스증폭기는 동작전압을 인가하기 위한 2개의 단자를 가지며 이들 2개의 단자사이에 고정의 전압이 인가되도록 구성된 것을 특징으로 하는 반도체 기억장치.
  7. 제3항에 있어서, 비트선의 전위를 제1전위로 설정한 후에 선택적으로 제2전위로 방전하기 위해 각 비트선과 제2전위사이에 트랜지스터가 설치되고 이 트랜지스터의 게이트단자가 센스증폭기의 출력에 의해 제어되도록 구성된 것을 특징으로 하는 반도체 기억장치.
  8. 제4항에 있어서, 게이트수단은 출력포트에서 먼측에서부터 순서대로 활성화되도록 구성된 것을 특징으로 하는 반도체 기억장치.
  9. 제4항에 있어서, 센스증폭기는 동작전압을 인가하기 위한 2개의 단자를 가지며 이들 2개의 단자사이에 고정 전압이 인가되도록 구성된 것을 특징으로 하는 반도체 기억장치.
  10. 제4항에 있어서, 비트선의 전위를 제1전위로 설정한 후에 선택적으로 제2전위로 방전하기 위해 각 비트선과 제2전위사이에 트랜지스터가 설치되고 이 트랜지스터의 게이트단자가 센스증폭기의 출력에 의해 제어되도록 구성된 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035896A 1993-12-24 1994-12-22 반도체 기억장치 KR950020734A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5328340A JPH07182865A (ja) 1993-12-24 1993-12-24 半導体記憶装置
JP93-328340 1993-12-24
JP6137315A JPH087564A (ja) 1994-06-20 1994-06-20 半導体記憶装置
JP94-137315 1994-06-20

Publications (1)

Publication Number Publication Date
KR950020734A true KR950020734A (ko) 1995-07-24

Family

ID=26470668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035896A KR950020734A (ko) 1993-12-24 1994-12-22 반도체 기억장치

Country Status (3)

Country Link
US (1) US5515315A (ko)
KR (1) KR950020734A (ko)
CN (2) CN1055346C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383986B1 (ko) * 2009-08-10 2014-04-10 세이코 인스트루 가부시키가이샤 메모리 회로 및 이것을 구비하는 전압 검출 회로

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244247B1 (ko) * 1997-04-09 2000-02-01 김영환 센싱회로
JP3360717B2 (ja) * 1997-09-29 2002-12-24 日本電気株式会社 ダイナミック型半導体記憶装置
KR100301822B1 (ko) * 1999-07-21 2001-11-01 김영환 불휘발성 강유전체 메모리 장치의 센싱앰프
US7349266B2 (en) * 2004-06-10 2008-03-25 Freescale Semiconductor, Inc. Memory device with a data hold latch
TW201142869A (en) * 2010-02-09 2011-12-01 Samsung Electronics Co Ltd Memory device from which dummy edge memory block is removed
US11145923B2 (en) * 2016-10-13 2021-10-12 Prologium Technology Co., Ltd. Battery structure
US11145924B2 (en) * 2017-10-09 2021-10-12 Prologium Technology Co., Ltd. Battery structure
CN112018118B (zh) * 2020-07-21 2024-08-06 长江存储科技有限责任公司 3d存储器件及其存储结构和存储结构的控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3039997A1 (de) * 1980-10-23 1982-06-03 Bayer Ag, 5090 Leverkusen Phosphonohydroxyacetonitril, ein verfahren zu seiner herstellung und seine verwendung als zwischenprodukt fuer die herstellung von arzneimitteln
US4730280A (en) * 1984-11-20 1988-03-08 Fujitsu Limited Semiconductor memory device having sense amplifiers with different driving abilities
JPS62123093A (ja) * 1985-11-22 1987-06-04 Nec Corp 分子線エピタキシヤル成長装置の基板装着方法
JPH06215564A (ja) * 1993-01-13 1994-08-05 Nec Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383986B1 (ko) * 2009-08-10 2014-04-10 세이코 인스트루 가부시키가이샤 메모리 회로 및 이것을 구비하는 전압 검출 회로

Also Published As

Publication number Publication date
CN1115100A (zh) 1996-01-17
US5515315A (en) 1996-05-07
CN1149580C (zh) 2004-05-12
CN1185006A (zh) 1998-06-17
CN1055346C (zh) 2000-08-09

Similar Documents

Publication Publication Date Title
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR950030360A (ko) 반도체 기억장치
KR970067772A (ko) 반도체 기억장치
KR0135085B1 (ko) 메모리장치
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR850008569A (ko) 반도체 메모리장치
KR950006850A (ko) 선택기 회로
KR920013653A (ko) 반도체 기억장치
KR920020508A (ko) 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
KR950020749A (ko) 반도체 불휘발성 기억장치
KR870004450A (ko) 반도체 기억장치
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR930005017A (ko) 반도체 dram 장치
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
KR950020734A (ko) 반도체 기억장치
KR910020731A (ko) 반도체장치 및 그 번인방법
KR900019040A (ko) 다이나믹형 랜덤억세스메모리
KR970003270A (ko) 반도체메모리소자의 테스트를 위한 고속 기록회로
KR970017638A (ko) 전원선 공유 센스 앰프
KR920013654A (ko) 반도체 장치
KR940018985A (ko) 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit)
KR930018584A (ko) 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치
KR930022370A (ko) 반도체 메모리 장치
KR930003250B1 (ko) 반도체 메모리

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid