KR920013653A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920013653A
KR920013653A KR1019910023955A KR910023955A KR920013653A KR 920013653 A KR920013653 A KR 920013653A KR 1019910023955 A KR1019910023955 A KR 1019910023955A KR 910023955 A KR910023955 A KR 910023955A KR 920013653 A KR920013653 A KR 920013653A
Authority
KR
South Korea
Prior art keywords
groups
word line
group
stress
word
Prior art date
Application number
KR1019910023955A
Other languages
English (en)
Other versions
KR960000721B1 (ko
Inventor
도루 후루야마
히로유키 노지
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
다카다이 마사다카
도시바 마이크로 일렉트로닉스 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바, 다카다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시기가이샤 filed Critical 아오이 죠이치
Publication of KR920013653A publication Critical patent/KR920013653A/ko
Application granted granted Critical
Publication of KR960000721B1 publication Critical patent/KR960000721B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 의한 반도체 기억장치의 일부를 나타낸 회로도, 제2도는 본 발명의 제2실시예에 의한 반도체 기억장치의 일부를 나타낸 회로도.

Claims (10)

  1. 행렬 형상으로 배치된 복수개의 메모리셀(15)과, 동일행의 메모리셀에 접속되는 워드선(WL1~WL4, WLoi~WLok, WLLi~ WLlk)과, 동일렬의 메모리셀에 접속되는 비트선(BL1)과, 상기 워드선의 일단에 접속되는 워드선 구동회로(1~8)와, 어드레스 신호에 따라서 상기 워드선 구동회로를 구동제어하는 워드선 선택회로(20, 21)와, 전압스트레스 시험시에 전체 워드선을 소정의 기준에 따라 그룹으로 나눈 복수 그룹중의 임의의 그룹의 워드선군을 동시에 선택하고, 이 선택된 워드선군에 일제히 소망의 전압 스트레스를 인가하는 선택적 스트레스인가수단을 구비하며, 상기 각 그룹의 워드선군은 각기 통상 동작시에 선택되는 개수 이상의 워드선을 포함하며, 또한 각각의 배열 영역내에는 다른 그룹의 워드선과 물리적으로 인접하는 영역을 복수개 포함하는 것을 특징으로하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 각 그룹의 워드선군의 배열 영역내에는 어떤 그룹의 어드선 양측에 다른 그룹의 워드선이 존재하는 영역을 최소한 1개 포함하는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 각 그룹의 워드선군의 배열 영역내에서 어떤 그룹의 워드선과 다른 그룹의 워드선이 교대로 인접하는 영역을 복수개 포함하는 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서, 전체 워드선을 워드선의 배열에 있어서의 홀수번째의 워드선군(WLoi~WLok)과 짝수 번째의 워드선군(WLli~WLlk)으로 그룹 나누기 하는 것을 상기 소정의 기준으로 한 것을 특징으로 하는 반도체기억장치.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 선택된 스트레스 인가수단은 각 워드선의 타단에 각 드레인이 접속된 복수개의 MOS 트랜지스터 (23~28)와, 이 각 MOS 트랜지스터의 각 게이트에 공통으로 접속된 게이트전압인가용의 제1의 패드 (29)와, 상기 각 워드선을 물리적으로 인접하는 워드선이 서로 다른 그룹에 속하도록 그룹으로 나눈 복수 그룹에 대응해서 복수개 설치되며, 각 그룹의 워드선 군에 대응하는 상기 MOS 트랜지스터군의 각 소스에 공통으로 접속된 스트레스 전압인가용의 제2의 패드 (31, 32)을 구비하는 것을 특징으로 하는 반도체기억장치.
  6. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 선택적 스트레스 인가 수단은 각 워드선의 타단에 각 드레인이 접속된 복수개의 MOS 트랜지스터 (23~28)와, 상기 각 워드선을 물리적으로 인접하는 워드선이 서로 다른 그룹에 속하도록 그룹나누기 한 복수 그룹에 대응하여 복수개 설치되며, 각 그룹의 워드선군에 대응하는 상기 MOS 트랜지스터군의 각 게이트에 공통으로 접속된 게이트 전압 인가용의 제1의 패드 (29, 30)와, 상기 각 MOS 트랜지스터의 각 소스에 공통으로 접속된 스트레스 전압인가용의 제2의 패드 (31)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  7. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 선택적 스트레스 인가수단은, 각 워드선의 타단에 각 드레인이 접속된 복수개의 MOS 트랜지스터 (23~28)와, 상기 각 워드선을 물리적으로 인접하는 워드선이 서로 다른 그룹에 속하도록 그룹나누기 한 복수 그룹에 대응하여 복수개 설치되며, 각 그룹의 워드선군에 대응하는 상기 MOS 트랜지스터군의 각 게이트에 공통으로 접속된 게이트 전압 인가용의 제1의 패드 (29, 30)와, 복수 그룹에 대응하여 복수개 설치되며, 각 그룹의 워드선군에 대응하는 상기 MOS 트랜지스터군으 각 소스에 공통으로 접속된 스트레스 전압인가용의 제2의 패드 (31, 32)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  8. 제1항 내지 제4항 어느 한 항에 있어서, 상기 선택적 스트레스 인가수단은 상기 워드선 선택회로의 입력또는 출력을 제어하는 제어수단과, 상기 워드선 구동회로를 통해 상기 워드선에 전압 스트레스를 인가하기 위한 스트레스 인가수단(18)을 구비하는 것을 특징으로 하는 반도체 기억장치.
  9. 제1항 내지 제4항중 어느 한 항에 있어서, 전압 스트레스 시험시에 상기 비트서에 소망의 전압이 인가가능한 비트선 전압인가수단(19)을 구비한 것을 특징으로 하는 반도체 기억장치.
  10. 제9항에 있어서, 상기 비트선 전압 인가 수단은 통상 동작시에는 상기 비트선에 전원 전위와 접지 전위와의 중간의 전위를 출력하고, 전압 스트레스 시험시에는 상기 비트선에 접지 전위를 출력하는 회로인 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910023955A 1990-12-26 1991-12-23 반도체 기억장치 KR960000721B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-418374 1990-12-26
JP2418374A JPH0770620B2 (ja) 1990-12-26 1990-12-26 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920013653A true KR920013653A (ko) 1992-07-29
KR960000721B1 KR960000721B1 (ko) 1996-01-11

Family

ID=18526219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023955A KR960000721B1 (ko) 1990-12-26 1991-12-23 반도체 기억장치

Country Status (3)

Country Link
US (1) US5265057A (ko)
JP (1) JPH0770620B2 (ko)
KR (1) KR960000721B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533221B2 (ja) * 1990-05-11 1996-09-11 株式会社東芝 ダイナミック型ランダムアクセスメモリ
JPH04225182A (ja) 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
US6105152A (en) 1993-04-13 2000-08-15 Micron Technology, Inc. Devices and methods for testing cell margin of memory devices
KR950015768A (ko) * 1993-11-17 1995-06-17 김광호 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법
JP3015652B2 (ja) * 1994-03-03 2000-03-06 株式会社東芝 半導体メモリ装置
KR0122100B1 (ko) * 1994-03-10 1997-11-26 김광호 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법
KR0146544B1 (ko) * 1995-05-25 1998-11-02 김광호 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
JP3734853B2 (ja) * 1995-06-27 2006-01-11 株式会社ルネサステクノロジ 半導体記憶装置
KR0172344B1 (ko) * 1995-09-15 1999-03-30 김광호 웨이퍼 번인 테스트회로 및 그 방법
KR100206710B1 (ko) * 1996-09-23 1999-07-01 윤종용 반도체 메모리 장치의 웨이퍼 번인 테스트 회로
KR100220950B1 (ko) * 1996-11-06 1999-09-15 김영환 웨이퍼 번인회로
US6753568B1 (en) * 1996-11-15 2004-06-22 Hitachi, Ltd. Memory device
US5898706A (en) * 1997-04-30 1999-04-27 International Business Machines Corporation Structure and method for reliability stressing of dielectrics
US5923609A (en) * 1997-09-18 1999-07-13 American Microsystems, Inc. Strobed wordline driver for fast memories
FR2769744B1 (fr) * 1997-10-15 2001-03-30 Sgs Thomson Microelectronics Circuit integre a memoire comprenant un circuit interne de generation d'une haute tension de programmation
US6112322A (en) 1997-11-04 2000-08-29 Xilinx, Inc. Circuit and method for stress testing EEPROMS
KR100269322B1 (ko) * 1998-01-16 2000-10-16 윤종용 스트레스용전압을이용하여메모리를테스팅하는기능을갖는집적회로및그의메모리테스트방법
JPH11204742A (ja) * 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
US6055199A (en) * 1998-10-21 2000-04-25 Mitsubishi Denki Kabushiki Kaisha Test circuit for a semiconductor memory device and method for burn-in test
US7106644B2 (en) * 2003-12-01 2006-09-12 Elite Semiconductor Memory Technology, Inc. Memory device and method for burn-in test
CN101147264B (zh) * 2005-07-04 2012-06-20 国立大学法人东北大学 测试电路、晶圆、测量装置、元件制造方法以及显示装置
JP2007157282A (ja) * 2005-12-07 2007-06-21 Elpida Memory Inc ウェハ・バーンイン・テスト方法、ウェハ・バーンイン・テスト装置及び半導体記憶装置
KR20100125099A (ko) * 2009-05-20 2010-11-30 삼성전자주식회사 반도체 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146680A (en) * 1979-04-26 1980-11-15 Fujitsu Ltd Decoding circuit
JP2560020B2 (ja) * 1987-02-18 1996-12-04 株式会社日立製作所 半導体記憶装置
JPS6425399A (en) * 1987-07-21 1989-01-27 Fujitsu Ltd Programmable device and its test method
US5161121A (en) * 1988-06-27 1992-11-03 Oki Electric Industry Co., Ltd. Random access memory including word line clamping circuits
JPH03137900A (ja) * 1989-07-27 1991-06-12 Nec Corp 不揮発性半導体メモリ

Also Published As

Publication number Publication date
KR960000721B1 (ko) 1996-01-11
JPH0770620B2 (ja) 1995-07-31
US5265057A (en) 1993-11-23
JPH04225277A (ja) 1992-08-14

Similar Documents

Publication Publication Date Title
KR920013653A (ko) 반도체 기억장치
US5282175A (en) Semiconductor memory device of divided word line
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR920013478A (ko) 스태틱형 반도체 기억장치
KR960042756A (ko) 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로
KR950034686A (ko) 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이
KR980004972A (ko) 반도체 기억 장치
KR920013456A (ko) 반도체 기억장치
KR0135085B1 (ko) 메모리장치
KR920006988A (ko) 불휘발성 반도체메모리
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR950014247B1 (ko) 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
KR880011797A (ko) 반도체 기억장치
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
KR960039014A (ko) 블럭 단위로 스트레스 가능한 회로
JPH0697391A (ja) 半導体記憶装置
KR930018588A (ko) 불휘발성 반도체 메모리장치
KR890015270A (ko) 반도체메모리장치
KR930015355A (ko) 이중전압 아이솔레이션을 갖춘 고속 3단 디코더
US4730133A (en) Decoder circuit of a semiconductor memory device
KR900003894A (ko) 집적 반도체회로
KR920013654A (ko) 반도체 장치
KR970003270A (ko) 반도체메모리소자의 테스트를 위한 고속 기록회로
US4757218A (en) Semiconductor IC device with word lines shielded from voltage changes in adjacent lines
KR920020501A (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee