KR20100125099A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20100125099A
KR20100125099A KR1020090044133A KR20090044133A KR20100125099A KR 20100125099 A KR20100125099 A KR 20100125099A KR 1020090044133 A KR1020090044133 A KR 1020090044133A KR 20090044133 A KR20090044133 A KR 20090044133A KR 20100125099 A KR20100125099 A KR 20100125099A
Authority
KR
South Korea
Prior art keywords
pad
internal
test
voltage
semiconductor device
Prior art date
Application number
KR1020090044133A
Other languages
English (en)
Inventor
홍희일
조강용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090044133A priority Critical patent/KR20100125099A/ko
Priority to US12/698,672 priority patent/US8149637B2/en
Publication of KR20100125099A publication Critical patent/KR20100125099A/ko
Priority to US13/437,282 priority patent/US8675432B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리 셀 및 메모리 셀 어레이의 불량을 효과적으로 테스트할 수 있는 반도체 장치가 개시된다. 상기 반도체 장치는 복수의 메모리 셀을 포함하는 메모리 셀 어레이 및 상기 메모리 셀의 불량 여부를 테스트하는 테스트 모드인 경우, 테스트 전압을 상기 메모리 셀과 연결된 워드라인의 디스에이블 전압으로서 상기 워드라인에 공급하기 위하여 외부에서 상기 테스트 전압이 인가되는 외부 테스트 패드를 구비할 수 있다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 특히 메모리 셀 및 메모리 셀 어레이의 불량을 효과적으로 테스트할 수 있는 반도체 장치에 관한 것이다.
반도체 장치는 제조 공정상에서 다양한 테스트를 수행하여 불량을 검출한다. 예를 들어, 웨이퍼 상태에서 메모리 셀의 불량을 테스트하거나 패키징된 상태에서 메모리 셀의 불량을 테스트 할 수도 있다.
본 발명이 해결하고자 하는 과제는 테스트 동작을 수행하는 경우 테스트 목적에 따라 임의의 레벨을 가지는 워드라인의 디스에이블 전압을 공급할 수 있는 반도체 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 상기 반도체 장치를 포함하는 메모리 시스템 장치를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는 복수의 메모리 셀을 포함하는 메모리 셀 어레이 및 상기 메모리 셀의 불량 여부를 테스트하는 테스트 모드인 경우, 테스트 전압을 상기 메모리 셀과 연결된 워드라인의 디스에이블 전압으로서 상기 워드라인에 공급하기 위하여 외부에서 상기 테스트 전압이 인가되는 외부 테스트 패드를 구비할 수 있다.
상기 테스트 전압은 음(negative)의 전압 레벨을 가질 수 있다.
상기 반도체 장치는 상기 외부 테스트 패드에 인가된 상기 테스트 전압을 상기 워드라인의 디스에이블 전압으로서 상기 워드라인에 공급하는 내부 테스트 패드, 상기 반도체 장치에 접지 전압을 공급하는 내부 패드 및 제어 신호에 응답하여 상기 내부 테스트 패드와 상기 내부 패드의 연결 여부를 제어하는 연결부를 구비할 수 있다.
상기 연결부는 상기 제어 신호에 응답하여, 상기 테스트 모드에서 상기 내부 테스트 패드와 상기 내부 패드의 연결을 차단하고 노말 모드에서 상기 내부 테스트 패드와 상기 내부 패드를 연결할 수 있다.
상기 반도체 장치는 상기 외부 테스트 패드에 인가된 상기 테스트 전압을 상기 워드라인의 디스에이블 전압으로서 상기 워드라인에 공급하는 내부 테스트 패드, 소정의 전압을 발생하여 상기 워드라인의 디스에이블 전압으로서 상기 워드라인에 인가하는 전압 발생부 및 제 1 제어 신호에 응답하여 상기 내부 테스트 패드와 상기 전압 발생부의 출력단의 연결 여부를 제어하는 제 1 연결부를 구비할 수 있다.
상기 반도체 장치는 상기 반도체 장치에 접지 전압을 공급하는 내부 패드 및 제 2 제어 신호에 응답하여 상기 내부 테스트 패드와 상기 내부 패드의 연결 여부를 제어하는 제 2 연결부를 더 구비할 수 있다.
상기 제 1 연결부는 상기 제 1 제어 신호에 응답하여, 상기 테스트 모드에서 상기 내부 테스트 패드와 상기 전압 발생부의 출력단을 연결하고 노말 모드에서 상기 내부 테스트 패드와 상기 전압 발생부의 출력단의 연결을 차단하며, 상기 제 2 연결부는 상기 제 2 제어 신호에 응답하여, 상기 테스트 모드에서 상기 내부 테스트 패드와 상기 내부 패드의 연결을 차단하고 상기 노말 모드에서 상기 내부 테스트 패드와 상기 내부 패드를 연결할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 메모리 시스템 장치는 상기 반도체 장치를 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 구비할 수 있다.
본 발명에 따른 반도체 장치는 테스트 동작을 수행하는 경우 테스트 목적에 따라 임의의 레벨을 가지는 워드라인의 디스에이블 전압을 공급함으로써 메모리 셀 및 메모리 셀 어레이의 불량 검출 효과를 증대할 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치(100)의 블록도이다.
도 1을 참조하면, 반도체 장치(100)는 메모리 셀 어레이(110), 외부 테스트 패드(120), 내부 테스트 패드(130), 외부 패드(140) 및 내부 패드(150)를 구비할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀들(미도시)을 포함할 수 있다. 상기 각각의 메모리 셀에는 워드라인 및 비트라인이 연결된다. 상기 메모리 셀의 구성에 관하여는 당해 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이므로 이하 상세한 설명은 생략한다.
외부 테스트 패드(120)는 상기 메모리 셀의 불량 여부를 테스트하는 테스트 모드인 경우 테스트 전압(V_TEST)이 인가된다. 내부 테스트 패드(130)는 외부 테스트 패드(120)에 인가된 테스트 전압(V_TEST)을 상기 메모리 셀 및 메모리 셀 어레이에 연결된 워드라인의 디스에이블 전압으로서 상기 워드라인에 공급한다. 일반적으로 상기 반도체 장치는 접지 전압(VSS)이 인가되는 복수의 외부 패드들을 구비한다. 외부 테스트 패드(120)는 상기 접지 전압(VSS)이 인가되는 복수의 외부 패드들 중 하나일 수 있다. 또는, 외부 테스트 패드(120)는 일반적인 상기 반도체 장치에서 사용하지 않고 있는 외부 패드일 수도 있다.
테스트 전압(V_TEST)은 필요에 따라 다른 전압 레벨을 가질 수 있다. 예를 들어, 테스트 전압(V_TEST)은 음(negative)의 전압을 가질 수 있다. 종래에는 상기 반도체 장치가 패키징된 상태에서 테스트하는 경우 상기 워드라인의 디스에이블 전압으로서 워드라인에 소정의 전압 레벨을 가지는 전압을 인가할 수 있는 방법이 없었다. 그러나, 본 발명에서는 외부 테스트 패드(120)를 이용하여 반도체 장치가 패키징된 상태에서도 상기 워드라인에 소정의 전압을 인가하여 테스트를 수행할 수 있다.
외부 패드(140)에는 반도체 장치(100)의 동작에 필요한 접지 전압(VSS)이 인가된다. 내부 패드(150)는 외부 패드(140)에 인가된 접지 전압(VSS)을 반도체 장치(100)의 메모리 셀 및 메모리 셀 어레이로 공급한다.
반도체 장치(100)는 연결부(160)를 더 구비할 수 있다. 연결부(160)는 제어 신호(CON)에 응답하여 내부 테스트 패드(130)와 내부 패드(150)의 연결 여부를 제어한다. 즉, 연결부(160)는 내부 테스트 패드(130)의 전압 레벨과 내부 패드(150) 의 전압 레벨을 동일하게 하거나 상이하게 할 수 있다. 연결부(160)는 내부 테스트 패드(130)와 내부 패드(150)의 연결 여부를 제어하는 스위치로 구현할 수 있다. 제어 신호(CON)는 MRS(Mode Register Set) 신호일 수 있다. 다만, 연결부(160)가 스위치인 경우와 제어 신호(CON)가 상기 MRS 신호인 경우로 본 발명이 한정되는 것은 아니다.
이하에서는 접지 전압(VSS)이 인가되는 상기 복수의 외부 패드들 중 하나의 외부 패드를 외부 테스트 패드(120)로 사용하는 경우를 가정하여 반도체 장치(100)의 동작을 설명한다.
상기 테스트 모드인 경우, 연결부(160)는 제어 신호(CON)에 응답하여 내부 테스트 패드(130)와 내부 패드(150)의 연결을 차단할 수 있다. 그러므로, 외부 패드(140)에 인가된 접지 전압(VSS)은 반도체 장치(100)의 내부로 공급되고, 외부 테스트 패드(120)에 인가된 테스트 전압(V_TEST)은 상기 워드라인 디스에이블 전압으로서 상기 워드라인으로 인가된다.
상기 테스트를 수행하지 않고 반도체 장치(100)가 일반적인 동작을 수행하는 노말 모드인 경우, 연결부(160)는 내부 테스트 패드(130)와 내부 패드(150)를 연결할 수 있다. 상기 노말 모드에서 연결부(160)는 내부 테스트 패드(130)와 내부 패드(150)를 연결하므로, 내부 테스트 패드(130)와 내부 패드(150)는 동일한 전압 레벨을 가지게 된다. 즉, 상기 노말 모드에서 외부 테스트 패드(120) 및 외부 패드(140)에는 접지 전압(VSS)이 인가되고 내부 테스트 패드(130)와 내부 패드(150)가 연결되어 있으므로 안정적인 전압레벨을 가지는 접지 전압(VSS)이 반도체 장 치(100)에 인가될 수 있다.
만약, 상기 노말 모드에서 외부 테스트 패드(120)와 외부 패드(140)에 동일한 전압이 인가되는 경우가 아니라면 연결부(160)를 포함하지 않아도 반도체 장치(100)는 정상적으로 테스트 동작 및 노말 동작을 수행할 수 있다. 예를 들어, 종래에 상기 반도체 장치에서 사용하지 않았던 외부 패드를 외부 테스트 패드(120)로 이용하는 경우, 반도체 장치(100)는 연결부(160)를 포함하지 않을 수 있다.
도 2는 본 발명의 다른 일 실시예에 따른 반도체 장치(200)의 블록도이다.
도 2를 참조하면, 반도체 장치(200)는 메모리 셀 어레이(210), 외부 테스트 패드(220), 내부 테스트 패드(230), 외부 패드(240), 내부 패드(250) 및 전압 발생부(260)를 구비할 수 있다.
도 2의 메모리 셀 어레이(210), 외부 테스트 패드(220), 내부 테스트 패드(230), 외부 패드(240) 및 내부 패드(250) 각각은 도 1의 메모리 셀 어레이(110), 외부 테스트 패드(120), 내부 테스트 패드(130), 외부 패드(140) 및 내부 패드(150)와 동일하므로 이하 상세한 설명은 생략한다.
도 2의 반도체 장치(200)는 도 1의 반도체 장치(100)에 전압 발생부(260) 및 제 1 연결부(270)를 더 구비할 수 있다. 전압 발생부(260)는 소정의 전압을 발생하여 상기 워드라인 디스에이블 전압으로서 상기 워드라인에 인가한다. 상기 소정의 전압은 음(negative)의 전압 레벨을 가질 수 있다. 제 1 연결부(270)는 제 1 제어 신호(CON1)에 응답하여 내부 테스트 패드(230)와 전압 발생부(260)의 출력단의 연결 여부를 제어한다. 제 1 연결부(270)는 내부 테스트 패드(230)와 전압 발생 부(260)의 출력단의 연결 여부를 제어하는 스위치로 구현할 수 있다. 제 1 제어 신호(CON)는 MRS(Mode Register Set) 신호일 수 있다. 다만, 제 1 연결부(270)가 스위치인 경우와 제 1 제어 신호(CON1)가 상기 MRS 신호인 경우로 본 발명이 한정되는 것은 아니다.
상기 테스트 모드인 경우, 제 1 연결부(270)는 제 1 제어 신호(CON1)에 응답하여 내부 테스트 패드(230)와 전압 발생부(260)의 출력단을 연결할 수 있다. 그러므로, 외부 패드(240)에 인가된 접지 전압(VSS)은 반도체 장치(200)의 내부로 공급되고, 외부 테스트 패드(220)에 인가된 테스트 전압(V_TEST)은 상기 워드라인 디스에이블 전압으로서 상기 워드라인으로 인가된다. 상기 테스트 모드에서 전압 발생부(260)는 인에이블될 수도 있고 디스에이블될 수도 있다. 만약, 전압 발생부(260)가 디스에이블되어 있다면 외부 테스트 패드(220)에 인가된 테스트 전압(V_TEST)은 상기 워드라인 디스에이블 전압으로서 상기 워드라인으로 인가된다. 만약, 전압 발생부(260)가 인에이블되어 있다면 전압 발생부(260)의 출력 신호와 테스트 전압(V_TEST) 중 하나가 상기 워드라인 디스에이블 전압으로서 상기 워드라인으로 인가된다.
상기 노말 모드인 경우, 제 1 연결부(270)는 내부 테스트 패드(230)와 전압 발생부(260)의 출력단의 연결을 차단할 수 있다. 그러므로, 외부 패드(240)에 인가된 접지 전압(VSS)은 반도체 장치(200)의 내부로 공급되고, 상기 워드라인에는 전압 발생부(260)의 출력 신호가 인가된다.
도 2의 반도체 장치(200)는 제 2 연결부(280)를 더 구비할 수 있다. 제 2 연 결부(280)는 도 1의 연결부(160)와 동일한 기능을 수행한다. 즉, 제 2 연결부(280)는 제 2 제어 신호(CON2)에 응답하여 내부 테스트 패드(230)와 내부 패드(250)의 연결 여부를 제어한다. 제 2 연결부(280)는 내부 테스트 패드(230)의 전압 레벨과 내부 패드(250)의 전압 레벨을 동일하게 하거나 상이하게 할 수 있다. 제 2 연결부(280)는 내부 테스트 패드(230)와 내부 패드(250)의 연결 여부를 제어하는 스위치로 구현할 수 있다. 제 2 제어 신호(CON2)는 MRS(Mode Register Set) 신호일 수 있다. 다만, 제 2 연결부(280)가 스위치인 경우와 제 2 제어 신호(CON2)가 상기 MRS 신호인 경우로 본 발명이 한정되는 것은 아니다.
이하에서는 접지 전압(VSS)이 인가되는 상기 복수의 외부 패드들 중 하나의 외부 패드가 외부 테스트 패드(220)인 경우를 가정하여 반도체 장치(200)의 동작을 설명한다.
상기 테스트 모드인 경우, 제 2 연결부(280)는 제 2 제어 신호(CON2)에 응답하여 내부 테스트 패드(230)와 내부 패드(250)의 연결을 차단할 수 있다. 또한, 제 1 연결부(270)는 앞서 설명한 것과 같이 제 1 제어 신호(CON1)에 응답하여 내부 테스트 패드(230)와 전압 발생부(260)의 출력단을 연결할 수 있다. 그러므로, 외부 패드(240)에 인가된 접지 전압(VSS)은 반도체 장치(200)의 내부로 공급되고, 외부 테스트 패드(220)에 인가된 테스트 전압(V_TEST)은 상기 워드라인 디스에이블 전압으로서 상기 워드라인으로 인가된다.
상기 노말 모드인 경우, 제 2 연결부(260)는 내부 테스트 패드(230)와 내부 패드(250)를 연결할 수 있다. 상기 노말 모드에서 제 2 연결부(280)는 내부 테스트 패드(230)와 내부 패드(250)를 연결하므로, 내부 테스트 패드(230)와 내부 패드(250)는 동일한 전압 레벨을 가지게 된다. 즉, 상기 노말 모드에서 외부 테스트 패드(220) 및 외부 패드(240)에는 접지 전압(VSS)이 인가되고 내부 테스트 패드(230)와 내부 패드(250)가 연결되어 있으므로 안정적인 전압레벨을 가지는 접지 전압(VSS)이 반도체 장치(200)에 인가될 수 있다. 또한, 제 1 연결부(270)는 앞서 설명한 것과 같이 제 1 제어 신호(CON1)에 응답하여 내부 테스트 패드(230)와 전압 발생부(260)의 출력단의 연결을 차단할 수 있다. 그러므로, 상기 워드라인에는 전압 발생부(260)의 출력 신호가 상기 워드라인 디스에이블 전압으로서 인가된다.
도 1의 실시예와 마찬가지로, 상기 노말 모드에서 외부 테스트 패드(220)와 외부 패드(240)에 동일한 전압이 인가되는 경우가 아니라면 제 2 연결부(260)를 포함하지 않아도 반도체 장치(200)는 정상적으로 테스트 동작 및 노말 동작을 수행할 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치를 포함하는 컴퓨팅 시스템 장치(300)를 나타내는 블록도이다.
도 3을 참조하면, 본 발명에 따른 컴퓨팅 시스템 장치(300)는 버스(360)에 전기적으로 연결된 마이크로프로세서(330), 사용자 인터페이스(350), 그리고 메모리 컨트롤러(312) 및 메모리 장치(311)를 구비하는 메모리 시스템 장치(310)를 포함할 수 있다. 메모리 장치(311)는 도 1 및 도 2의 반도체 장치들(100, 200) 중 하나를 포함할 수 있다. 메모리 컨트롤러(312)는 메모리 장치(311)를 제어할 수 있다. 본 발명의 일 실시예에 따른 컴퓨팅 시스템 장치(300)는 램(340) 및 파워 공급 장치(320)를 더 구비할 수 있다.
본 발명의 일 실시예에 따른 컴퓨팅 시스템 장치(300)가 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리 및 베이스밴드 칩셋(baseband chipset)과 같은 모뎀이 추가적으로 제공될 수 있다. 또한, 본 발명에 따른 컴퓨팅 시스템 장치(300)에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명한 사항인 바, 더 자세한 설명은 생략한다.
메모리 컨트롤러(312)와 메모리 장치(311)는, 예를 들면, 데이터를 저장하는 데 불휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치를 포함하는 메모리 카드(400)를 나타내는 블럭도이다.
도 4를 참조하면, 메모리 카드(400)는 메모리 장치(410) 및 메모리 컨트롤러(420)를 구비할 수 있다. 메모리 장치(411)는 도 1 및 도 2의 반도체 장치들(100, 200) 중 하나를 포함할 수 있다. 메모리 컨트롤러(420)는 메모리 장치(411)를 제어할 수 있다. 메모리 컨트롤러(420)는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다. 도 4의 메모리 컨트롤러(420)에 구비되고 있는 CPU(422), SRAM(421), HOST I/F(423), ECC(424), MEMORY I/F(425) 및 버스(426)의 구조 및 동작은 이 분야의 통상적인 지식을 습득한 자들 에게 자명한 사항인 바, 더 자세한 설명은 생략한다.
상기에서 설명된 본 발명의 일 실시예에 따른 메모리 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 메모리 장치는PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 블록도이다.
도 2는 본 발명의 다른 일 실시예에 따른 반도체 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치를 포함하는 컴퓨팅 시스템 장치를 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치를 포함하는 메모리 카드를 나타내는 블럭도이다.

Claims (10)

  1. 복수의 메모리 셀을 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀의 불량 여부를 테스트하는 테스트 모드인 경우, 테스트 전압을 상기 메모리 셀과 연결된 워드라인의 디스에이블 전압으로서 상기 워드라인에 공급하기 위하여 외부에서 상기 테스트 전압이 인가되는 외부 테스트 패드를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 테스트 전압은,
    음(negative)의 전압 레벨을 가지는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 반도체 장치는,
    상기 외부 테스트 패드에 인가된 상기 테스트 전압을 상기 워드라인 디스에이블 전압으로서 상기 워드라인에 공급하는 내부 테스트 패드;
    상기 반도체 장치에 접지 전압을 공급하는 내부 패드; 및
    제어 신호에 응답하여 상기 내부 테스트 패드와 상기 내부 패드의 연결 여부를 제어하는 연결부를 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 연결부는,
    상기 제어 신호에 응답하여, 상기 테스트 모드에서 상기 내부 테스트 패드와 상기 내부 패드의 연결을 차단하고 노말 모드에서 상기 내부 테스트 패드와 상기 내부 패드를 연결하는 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 제어 신호는,
    MRS(Mode Register Set) 신호인 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 반도체 장치는,
    상기 외부 테스트 패드에 인가된 상기 테스트 전압을 상기 워드라인 디스에이블 전압으로서 상기 워드라인에 공급하는 내부 테스트 패드;
    소정의 전압을 발생하여 상기 워드라인 디스에이블 전압으로서 상기 워드라인에 인가하는 전압 발생부; 및
    제 1 제어 신호에 응답하여 상기 내부 테스트 패드와 상기 전압 발생부의 출력단의 연결 여부를 제어하는 제 1 연결부를 구비하는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 제 1 연결부는,
    상기 제 1 제어 신호에 응답하여, 상기 테스트 모드에서 상기 내부 테스트 패드와 상기 전압 발생부의 출력단을 연결하고 노말 모드에서 상기 내부 테스트 패드와 상기 전압 발생부의 출력단의 연결을 차단하는 것을 특징으로 하는 반도체 장치.
  8. 제6항에 있어서, 상기 반도체 장치는,
    상기 반도체 장치에 접지 전압을 공급하는 내부 패드; 및
    제 2 제어 신호에 응답하여 상기 내부 테스트 패드와 상기 내부 패드의 연결 여부를 제어하는 제 2 연결부를 구비하는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 상기 제 1 연결부는,
    상기 제 1 제어 신호에 응답하여, 상기 테스트 모드에서 상기 내부 테스트 패드와 상기 전압 발생부의 출력단을 연결하고 노말 모드에서 상기 내부 테스트 패드와 상기 전압 발생부의 출력단의 연결을 차단하며,
    상기 제 2 연결부는,
    상기 제 2 제어 신호에 응답하여, 상기 테스트 모드에서 상기 내부 테스트 패드와 상기 내부 패드의 연결을 차단하고 상기 노말 모드에서 상기 내부 테스트 패드와 상기 내부 패드를 연결하는 것을 특징으로 하는 반도체 장치.
  10. 제1항의 반도체 장치를 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러를 구비하는 것을 특징으로 하는 메모리 시스템 장치.
KR1020090044133A 2009-05-20 2009-05-20 반도체 장치 KR20100125099A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090044133A KR20100125099A (ko) 2009-05-20 2009-05-20 반도체 장치
US12/698,672 US8149637B2 (en) 2009-05-20 2010-02-02 Semiconductor device capable of being tested after packaging
US13/437,282 US8675432B2 (en) 2009-05-20 2012-04-02 Semiconductor device capable of being tested after packaging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090044133A KR20100125099A (ko) 2009-05-20 2009-05-20 반도체 장치

Publications (1)

Publication Number Publication Date
KR20100125099A true KR20100125099A (ko) 2010-11-30

Family

ID=43124485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090044133A KR20100125099A (ko) 2009-05-20 2009-05-20 반도체 장치

Country Status (2)

Country Link
US (2) US8149637B2 (ko)
KR (1) KR20100125099A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100125099A (ko) * 2009-05-20 2010-11-30 삼성전자주식회사 반도체 장치
US9003255B2 (en) * 2011-07-01 2015-04-07 Stmicroelectronics International N.V. Automatic test-pattern generation for memory-shadow-logic testing
KR101903520B1 (ko) * 2012-01-06 2018-10-04 에스케이하이닉스 주식회사 반도체 장치
US9330849B2 (en) * 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement
US9613715B2 (en) 2014-06-16 2017-04-04 Sandisk Technologies Llc Low-test memory stack for non-volatile storage
US9653184B2 (en) * 2014-06-16 2017-05-16 Sandisk Technologies Llc Non-volatile memory module with physical-to-physical address remapping
US9606882B2 (en) 2014-07-17 2017-03-28 Sandisk Technologies Llc Methods and systems for die failure testing
KR20170029927A (ko) * 2015-09-08 2017-03-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20170071828A (ko) * 2015-12-16 2017-06-26 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 테스트 시스템

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
JPH04225182A (ja) * 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
JP3381929B2 (ja) * 1990-12-27 2003-03-04 株式会社東芝 半導体装置
JP2793427B2 (ja) * 1992-04-08 1998-09-03 株式会社東芝 半導体装置
JP3734853B2 (ja) * 1995-06-27 2006-01-11 株式会社ルネサステクノロジ 半導体記憶装置
KR100206710B1 (ko) * 1996-09-23 1999-07-01 윤종용 반도체 메모리 장치의 웨이퍼 번인 테스트 회로
US6016281A (en) * 1997-12-17 2000-01-18 Siemens Aktiengesellschaft Memory with word line voltage control
US6031773A (en) 1998-12-18 2000-02-29 Stmicroelectronics, Inc. Method for stress testing the memory cell oxide of a DRAM capacitor
KR100305032B1 (ko) * 1999-06-22 2001-11-01 윤종용 반도체 메모리 장치
JP3678117B2 (ja) * 2000-06-01 2005-08-03 松下電器産業株式会社 半導体記憶装置およびその検査方法
US6812726B1 (en) * 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
JP2002245795A (ja) 2001-02-19 2002-08-30 Fujitsu Ltd 半導体装置
JP4541385B2 (ja) 2007-07-19 2010-09-08 富士通セミコンダクター株式会社 半導体装置
KR101471554B1 (ko) * 2007-07-23 2014-12-11 삼성전자주식회사 파워 업시 피크 전류를 줄이는 멀티칩 패키지
JP2009130310A (ja) * 2007-11-28 2009-06-11 Elpida Memory Inc 半導体集積回路
US8437213B2 (en) * 2008-01-03 2013-05-07 Texas Instruments Incorporated Characterization of bits in a functional memory
KR20100125099A (ko) * 2009-05-20 2010-11-30 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US20120187977A1 (en) 2012-07-26
US8675432B2 (en) 2014-03-18
US8149637B2 (en) 2012-04-03
US20100296353A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
KR20100125099A (ko) 반도체 장치
US9804794B2 (en) Techniques for providing data redundancy after reducing memory writes
US11119838B2 (en) Techniques for handling errors in persistent memory
US8090980B2 (en) System, method, and computer program product for providing data redundancy in a plurality of storage devices
TWI666554B (zh) 具有多工命令/位址匯流排之記憶體設備及記憶體模組，及操作一記憶體裝置之方法
TWI437427B (zh) 在多個儲存裝置中提供資料冗餘之系統、方法及電腦程式產品
TW201712551A (zh) 高效能持續記憶體
US10055321B2 (en) Storage device, main board in which the storage device is embedded, and self-diagnosis method thereof
CN107886997B (zh) 一种emmc测试装置及方法
KR101141487B1 (ko) 집적 메모리 제어기의 결함 메모리 디바이스들과의 투과성 동작 인에이블링
KR20160143985A (ko) I2c 통신 모듈을 포함하는 컴퓨팅 장치 및 그것의 통신 에러 복구 방법
KR20190127387A (ko) 전자 장치, 이를 위한 전원 공급 장치 및 그 제어 방법
US8883521B2 (en) Control method of multi-chip package memory device
US8782444B2 (en) Circuit protection system and method for a circuit utilizing chip type power supply
KR20130042334A (ko) 집적회로 칩 및 반도체 메모리 장치
CN114121138B (zh) 内存电压测试方法、装置、计算设备及系统
US11782827B2 (en) Electronic device, vehicle, and control method for controlling a non-volatile memory based on a detected voltage drop
TW201928981A (zh) 記憶體整體測試之系統及其方法
EP4286987A1 (en) Storage system including battery module and method for operating the same
JP2009258789A (ja) バックアップ装置及び半導体試験装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid