KR20130042334A - 집적회로 칩 및 반도체 메모리 장치 - Google Patents

집적회로 칩 및 반도체 메모리 장치 Download PDF

Info

Publication number
KR20130042334A
KR20130042334A KR1020110106580A KR20110106580A KR20130042334A KR 20130042334 A KR20130042334 A KR 20130042334A KR 1020110106580 A KR1020110106580 A KR 1020110106580A KR 20110106580 A KR20110106580 A KR 20110106580A KR 20130042334 A KR20130042334 A KR 20130042334A
Authority
KR
South Korea
Prior art keywords
data
inversion
output
signal
memory device
Prior art date
Application number
KR1020110106580A
Other languages
English (en)
Inventor
도창호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110106580A priority Critical patent/KR20130042334A/ko
Priority to US13/329,688 priority patent/US8842486B2/en
Priority to CN201210073977.7A priority patent/CN103065689B/zh
Publication of KR20130042334A publication Critical patent/KR20130042334A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Abstract

본 발명의 실시예에 따른 집적회로 칩은, 출력데이터를 생성하는 내부회로; 집적회로 칩의 상태정보에 따라 반전신호를 활성화/비활성화하는 반전결정부; 및 상기 반전신호에 응답해 상기 출력데이터를 반전/비반전해 상기 집적회로 칩 외부로 출력하는 신호출력회로를 포함할 수 있다.

Description

집적회로 칩 및 반도체 메모리 장치{INTEGRATED CIRCUIT CHIP AND SEMICONDUCTOR MEMORY DEVICE}
본 발명은 집적회로 칩의 상태를 알 수 있는 집적회로 칩 및 반도체 메모리 장치의 상태를 알 수 있는 반도체 메모리 장치에 관한 것이다.
메모리 장치(DRAM, FLASH) 등과 같은 집적회로 칩의 집적도가 급속도로 높아질수록 집적회로 칩을 테스트하는데 더 많은 시간과 비용이 소요된다. 특히, 집적회로 칩의 상태(칩 내부 온도, 내부 전압, 데이터가 정상적으로 저장되는지 등)를 알기 위하여 종래에는 상기 집적회로 칩의 상태정보를 출력하는 별도의 테스트 핀을 집적회로 칩에 추가하거나, 데이터 입출력 핀을 통해 상기 집적회로 칩의 상태정보가 출력되도록 하여 집적회로 칩을 테스트하였다.
별도의 테스트 핀을 추가하여 집적회로 칩을 테스트하는 경우에는 테스트 핀의 추가로 인해 테스트 시간 및 비용이 증가하게 된다. 한편, 데이터 입출력 핀을 통해 집적회로 칩의 상태정보가 출력되도록 하여 집적회로 칩을 테스트하는 경우에는 칩의 상태정보가 데이터 입출력 핀을 통해 출력되는 동안은 저장소(예를 들어, DRAM인 경우에는 메모리 셀)에 저장된 데이터를 데이터 입출력 핀을 통해 출력할 수 없다. 따라서, 저장된 데이터를 알기 위해서는 데이터 출력 테스트를 추가로 수행하여야 하므로 테스트 시간 및 비용이 증가하는 문제가 있다.
본 발명은 추가적인 테스트 핀 없이도 집적회로 칩의 상태를 알 수 있는 집적회로 칩을 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따른 집적회로 칩은, 출력데이터를 생성하는 내부회로; 집적회로 칩의 상태정보에 따라 반전신호를 활성화/비활성화하는 반전결정부; 및 상기 반전신호에 응답해 상기 출력데이터를 반전/비반전해 상기 집적회로 칩 외부로 출력하는 신호출력회로를 포함할 수 있다.
또한 본 발명의 실시예에 따른 반도체 메모리 장치는, 셀 어레이 영역; 상기 셀 어레이 영역으로부터 출력된 복수의 데이터를 전달하는 복수의 데이터 버스; 상기 복수의 데이터 버스에 실린 병렬데이터를 직렬데이터로 변환해 출력하는 병-직렬 변환회로; 반도체 메모리 장치의 상태정보에 따라 반전신호를 활성화/비활성화하는 반전결정부; 및 상기 반전신호에 응답해 상기 병-직렬 변환회로로부터 출력되는 직렬데이터를 반전해 데이터 패드로 출력하는 데이터출력회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 추가적인 테스트 핀 없이도 집적회로 칩의 상태를 알 수 있어 칩의 면적을 줄일 수 있다.
또한, 본 발명의 실시예에 따르면, 데이터가 정상적으로 메모리 셀에 저장되어 있는지를 테스트하는 경우에, 메모리 셀의 불량 여부뿐만 아니라 불량 셀의 위치까지도 파악할 수 있어 테스트 시간을 줄일 수 있고, 그로 인해 생산성을 향상시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 집적회로 칩을 나타낸 도면.
도 2는 본 발명의 제1실시예에 따른 반도체 메모리 장치를 나타낸 도면.
도 3A는 도 2에 도시된 반전결정부(600)의 제1실시예를 나타낸 도면.
도 3B는 도 2에 도시된 반전결정부(600)의 제2실시예를 나타낸 도면.
도 4는 본 발명의 제2실시예에 따른 반도체 메모리 장치를 나타낸 도면.
도 5는 도 4에 도시된 반도체 메모리 장치의 전체적인 동작을 나타낸 순서도.
도 6은 본 발명의 제3실시예에 따른 반도체 메모리 장치를 나타낸 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 집적회로 칩을 나타낸 도면이다.
집적회로 칩(10)은 내부회로(100), 반전결정부(200), 신호출력회로(300)를 포함할 수 있다. 도 1에서는 출력데이터(OUT_SIG)가 하나인 경우를 도시하였으나, 출력데이터(OUT_SIG)가 복수의 경우에도 본 발명은 적용될 수 있음은 물론이다. 이하 설명의 편의를 위해 출력데이터(OUT_SIG)가 하나인 경우를 예를 들어 설명한다.
내부회로(100)는 출력데이터(OUT_SIG)를 생성한다. 집적회로 칩(10)이 CPU 인 경우에는 내부회로(100)는 각종 연산을 수행하는 연산회로, 커맨드를 해석하고 제어신호를 생성하는 제어회로 등이 될 수 있으며 이때 출력데이터(OUT_SIG)는 데이터 버스를 통해 CPU 외부로 출력되는 데이터 또는 제어신호가 될 수 있다. 한편 집적회로 칩(10)이 반도체 메모리 장치인 경우에는 내부회로(100)는 입력된 데이터를 저장하고 저장된 데이터를 출력하는 메모리 회로 등이 될 수 있고 이 때 출력데이터(OUT_SIG)는 메모리 셀에 저장된 데이터 등이 될 수 있다.
반전결정부(200)는 집적회로 칩(10)의 상태정보에 따라 반전신호(INV_EN)를 활성화하거나 비활성화한다. 즉, 집적회로 칩(10)을 테스트하는 경우에 집적회로 칩(10)의 상태가 정상이라면 반전신호(INV_EN)를 비활성화하고, 집적회로 칩(10)의 상태가 비정상이라면 반전신호(INV_EN)를 활성화한다. 집적회로 칩의 상태정보는 집적회로 칩의 내부 온도정보, 전압 정보, 또는 집적회로 칩(10) 내의 저장소(미도시)에 데이터가 정상적으로 저장되는 지를 나타내는 정보 등 집적회로 칩의 특정한 상태를 나타내는 정보이다. 예를 들어, 상태정보가 집적회로 칩 내부의 온도정보를 나타내는 경우를 가정하면, 온도센서로부터 출력되는 온도정보가 미리 설정된 임계범위를 벗어나는 경우에 반전신호(INV_EN)를 활성화하고 온도정보가 임계범위 이내인 경우에 반전신호(INV_EN)를 비활성화할 수 있다. 또 다른 예로써, 상태정보가 집적회로 칩(10) 내부의 전압정보일 수 있다. 구체적인 예를 들면, 상태정보가 CPU 내부 동작 전압을 나타내는 경우를 가정하면, CPU 내부 동작 전압이 미리 설정된 임계범위를 벗어나는 경우에 반전신호(INV_EN)를 활성화하고 CPU 내부 동작 전압이 임계범위 이내인 경우에 반전신호(INV_EN)를 비활성화할 수 있다. 또 다른 예로써, 상태정보가 집적회로 칩(10) 내의 저장소(미도시)에 데이터가 정상적으로 저장되는 지를 나타내는 정보일 수 있다. 구체적으로 집적회로 칩(10) 내의 복수의 저장소(미도시)에 동일한 테스트 데이터를 저장하고, 복수의 저장소(미도시)에 저장된 데이터를 비교해 저장된 데이터가 모두 동일하다면 데이터가 정상적으로 저장되는 것으로 판단하여 반전신호(INV_EN)를 비활성화하고, 저장된 데이터가 동일하지 않다면 복수의 저장소(미도시) 중 일부에 데이터가 정상적으로 저장되지 않는 것으로 판단하여 반전신호(INV_EN)를 활성화할 수 있다.
한편, 반전결정부(200)는 집적회로 칩(10)을 테스트하는 경우에 사용되므로 집적회로 칩(10)이 노멀 동작을 수행하는 노멀 모드(normal mode)인 경우에는 반전신호(INV_EN)가 항상 비활성화된 상태가 되도록 설계되는 것이 바람직하다.
신호출력회로(300)는 반전신호(INV_EN)가 활성화된 경우에 출력데이터(OUT_SIG)를 반전하고 반전신호(INV_EN)가 비활성화된 경우에는 출력데이터(OUT_SIG)를 비반전하여 집적회로 칩(10) 외부로 출력한다. 구체적으로, 신호출력회로(300)는 신호신호반전부(310)와 드라이버(320)를 포함할 수 있다. 신호신호반전부(310)는 반전신호(INV_EN)가 활성화된 경우에 출력데이터(OUT_SIG)를 반전하고 반전신호(INV_EN)가 비활성화된 경우에는 출력데이터(OUT_SIG)를 비반전한다. 그리고 드라이버(320)는 신호신호반전부(310)에서 출력되는 데이터(IOUT_SIG)를 집적회로 칩(10) 외부로 출력한다.
도 1에서는 설명의 편의를 위해 신호출력회로(300)에 입력되는 출력데이터(OUT_SIG)가 하나인 경우를 예시하였으나, 출력데이터(OUT_SIG)가 복수인 경우에는 신호출력회로(300)는 반전신호(INV_EN)에 응답해 복수의 출력데이터(OUT_SIG)를 반전하거나 비반전하여 집적회로 칩(10) 외부로 출력하도록 설계될 수 있다.
도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타낸 도면이다. 도 2에서는 데이터 패드(DQ PAD)가 하나인 경우를 예시하였으나, 데이터 패드(DQ PAD)가 복수인 경우에도 본 발명이 적용될 수 있음은 물론이다. 이하에서는 설명의 편의를 위해 데이터 패드(DQ PAD)가 하나인 경우를 예로 들어 설명한다.
반도체 메모리 장치는 셀 어레이 영역(400), 복수의 데이터 버스(GIO<0:N>), 병-직렬 변환회로(500), 반전결정부(600), 데이터출력회로(700)을 포함할 수 있다.
셀 어레이 영역(400)은 복수의 셀로 구성되며 각각의 셀은 하나의 데이터를 저장한다.
복수의 데이터 버스(GIO<0:N>)는 셀 어레이 영역(400)으로부터 출력된 복수의 데이터를 병-직렬 변환회로(500)로 전달한다. 이 때, 복수의 데이터 버스(GIO<0:N>) 각각에는 데이터가 연속적으로 실릴 수 있다. 복수의 데이터 버스(GIO<0:N>) 각각에 다수의 데이터가 연속적으로 실리는 경우에는 병-직렬 변환회로(500)에 포함된 파이프래치(510)는 복수로 구성될 수 있다. 이하에서는 설명의 편의를 위해 복수의 데이터 버스(GIO<0:N>) 각각에 하나의 데이터가 실리는 경우를 예로 들어 설명한다.
병-직렬 변환회로(500)는 복수의 데이터 버스에 실린 병렬데이터를 직렬데이터(PRE_DATA)로 변환해 출력한다. 구체적으로 병-직렬 변환회로(500)는 파이프래치(510)와 병-직렬 변환부(520)를 포함할 수 있다. 파이프래치(510)는 복수의 데이터 버스(GIO<0:N>)에 실린 병렬데이터를 제1입력제어신호(PIN)에 동기해 입력받아 래치하고 제1출력제어신호(POUT)에 동기해 래치된 데이터를 병-직렬 변환부(520)로 출력한다.
병-직렬 변환부(520)는 파이프래치(510)로부터 출력되는 병렬데이터(PDATA<0:N>)를 직렬로 변환하여 직렬데이터(PRE_DATA)를 반전부(710)로 출력한다.
예를 들어, 제0데이터 버스(GIO<0>)에 D0_0 데이터가 실려있고 제1데이터 버스(GIO<1>)에 D0_1 데이터가 실려있고 제2데이터 버스(GIO<2>)에 D0_2 데이터가 실려있다고 가정하자.
제1입력제어신호(PIN)가 활성화되면 데이터 버스(GIO<0:2>) 각각에 실린 데이터들이 파이프래치(510)에 래치되고 제1출력제어신호(POUT)가 활성화되면 래치된 병렬데이터(PDATA<0:2>)가 병-직렬 변환부(520)로 출력된다. 병-직렬 변환부(520)는 병렬데이터(PDATA<0:2>)를 직렬로 정렬시켜 직렬데이터(PRE_DATA)를 생성하고 직렬데이터(PRE_DATA)를 반전부(710)로 출력한다.
반전결정부(600)는 반도체 메모리 장치의 상태정보에 따라 반전신호(INV_EN)를 활성화하거나 비활성화한다. 여기서 상태정보는 반도체 메모리 장치의 온도정보, 전압정보, 또는 셀 어레이 영역(400)에 데이터가 정상적으로 저장되는 지를 나타내는 정보 등 반도체 메모리 장치의 특정한 상태를 나타내는 정보이다. 구체적으로 반도체 메모리 장치의 테스트시에 상태정보가 반도체 메모리 장치의 특성(내부온도, 전압, 셀 어레이 영역에 데이터가 정상적으로 입력되는지 등)이 정상임을 나타내는 경우에는 반전신호(INV_EN)를 비활성화하고, 상태정보가 반도체 메모리 장치의 특성이 비정상임을 나타내는 경우에는 반전신호(INV_EN)를 활성화한다. 예를 들어 상태정보가 반도체 메모리 장치의 온도정보라면, 온도정보가 미리 설정된 임계범위 이내라면 반전신호(INV_EN)를 비활성화하고 온도정보가 임계범위를 벗어나는 경우라면 반전신호(INV_EN)를 활성화한다. 이 경우 반전결정부(600)는 도 3A에 도시된 바와 같이 상한온도비교부(651), 하한온도비교부(652) 및 논리조합부(653)를 포함할 수 있다. 구체적으로, 상한온도비교부(651)는 온도정보 생성회로(20)에서 출력되는 현재 온도정보(TEMP_CODE)와 미리 설정된 상한임계온도에 대응되는 디지털코드를 비교하여 현재 온도정보(TEMP_CODE)가 상한임계온도를 초과하는지를 판단하는데, 초과하는 경우에는 하이 신호를 출력하고 초과하지 않는 경우에는 로우 신호를 출력한다. 하한온도비교부(652)는 현재 온도정보(TEMP_CODE)와 미리 설정된 하한임계온도에 대응되는 디지털코드를 비교하여 현재 온도정보(TEMP_CODE)가 하한임계온도 미만인지를 판단하는데, 미만인 경우에는 하이 신호를 출력하고 미만이 아닌 경우에는 로우 신호를 출력한다. 논리조합부(653)는 상한온도비교부(651)와 하한온도비교부(652)의 출력신호를 입력으로 받아 현재 온도정보(TEMP_CODE)가 임계범위 내인지(상한임계온도와 하한임계온도 사이 값인지)를 판단하는데, 상한온도비교부(651)와 하한온도비교부(652)의 출력신호 중 어느 하나라도 하이 레벨이라면 반전신호(INV_EN)를 하이 레벨로 활성화시켜 출력하고, 상한온도비교부(651)와 하한온도비교부(652)의 출력신호 모두가 로우 레벨이라면 반전신호(INV_EN)를 로우 레벨로 비활성화시켜 출력한다. 여기서 온도정보 생성회로(20)는 밴드갭 레퍼런스 회로(Band Gap Reference Circuit)와 아날로그-디지털 변환부를 포함하여 반도체 메모리 장치의 내부온도에 대응되는 디지털코드를 출력하는 회로로써 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 널리 알려진 회로에 해당하므로, 여기서는 더 이상의 상세한 설명을 생략하기로 한다.
또 다른 예로써 상태정보가 반도체 메모리 장치 내의 내부전압 정보라면, 외부에서 인가된 전원전압을 이용하여 생성된 내부전압이 미리 설정된 임계범위 내인 경우에는 반전신호(INV_EN)를 비활성화하고 임계범위를 벗어나는 경우에는 반전신호(INV_EN)를 활성화한다. 이 경우 반전결정부(600)는 도 3B에 도시된 바와 같이 상한전압비교부(671), 하한전압비교부(672), 및 논리조합부(673)를 포함할 수 있다. 상한전압비교부(671)는 내부전압생성회로(30)에서 생성된 내부전압(IN_VOL)과 미리 설정된 상한임계전압을 비교하여 내부전압(IN_VOL)의 레벨이 상한임계전압보다 높은지를 판단하는데, 내부전압(IN_VOL)의 레벨이 상한임계전압보다 더 높다면 하이 신호를 출력하고 그렇지 않은 경우에는 로우 신호를 출력한다. 하한전압비교부(672)는 내부전압(IN_VOL)과 미리 설정된 하한임계전압을 비교하여 내부전압(IN_VOL)의 레벨이 하한임계전압보다 낮은지를 판단하는데, 내부전압(IN_VOL)의 레벨이 하한임계전압보다 더 낮다면 하이 신호를 출력하고 그렇지 않은 경우에는 로우 신호를 출력한다. 논리조합부(673)는 상한전압비교부(671)와 하한전압비교부(672)의 출력신호를 입력으로 받아 내부전압(IN_VOL)의 레벨이 임계범위 내인지(상한임계전압과 하한임계전압 사이 레벨인지)를 판단하는데, 상한전압비교부(671)와 하한전압비교부(672)의 출력신호 중 어느 하나라도 하이 레벨이라면 반전신호(INV_EN)를 하이 레벨로 활성화시켜 출력하고, 상한전압비교부(671)와 하한전압비교부(672)의 출력신호 모두가 로우 레벨이라면 반전신호(INV_EN)를 로우 레벨로 비활성화시켜 출력한다. 여기서 내부전압 생성회로(30)는 반도체 메모리 장치 내부에서 사용되는 전압을 생성하기 위한 회로로써 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 널리 알려진 회로에 해당하므로, 여기서는 더 이상의 상세한 설명을 생략하기로 한다.
또 다른 예로써 상태정보가 셀 어레이 영역(400)에 데이터가 정상적으로 저장되는지를 나타내는 정보라면, 데이터가 정상적으로 저장되는 경우에는 반전신호(INV_EN)를 비활성화하고 데이터가 비정상적으로 저장되는 경우에는 반전신호(INV_EN)를 활성화한다. 이 경우 반전결정부(600)는 셀 어레이 영역(400)으로부터 복수의 데이터를 입력받아 비교하여 입력된 데이터가 모두 동일한 지 여부를 통해 반전신호(INV_EN)의 활성화여부를 결정할 수 있다. 이에 대해서는 도 4와 함께 자세히 설명하기로 한다.
한편, 반전결정부(600)는 반도체 메모리 장치를 테스트하는 경우에 사용되므로 반도체 메모리 장치가 노멀 동작을 수행하는 노멀 모드(normal mode)인 경우에는 반전신호(INV_EN)가 항상 비활성화된 상태가 되도록 설계되는 것이 바람직하다.
데이터출력회로(700)는 반전결정부(600)로부터 출력된 반전신호(INV_EN)에 응답해 병-직렬 변환회로(500)로부터 출력되는 직렬데이터(PRE_DATA)를 반전해 데이터 패드(DQ PAD)로 출력한다. 즉, 반전신호(INV_EN)가 활성화된 경우에는 병-직렬 변환회로(500)로부터 출력되는 직렬데이터(PRE_DATA)를 반전하고, 반전신호(INV_EN)가 비활성화된 경우에는 병-직렬 변환회로(500)로부터 출력되는 직렬데이터(PRE_DATA)를 비반전해 데이터 패드(DQ PAD)로 출력한다. 구체적으로 데이터출력회로(700)는 데이터반전부(710)와 드라이버(720)를 포함할 수 있다. 데이터반전부(710)는 반전신호(INV_EN)가 활성화된 경우에 병-직렬 변환회로(500)로부터 출력되는 직렬데이터(PRE_DATA)를 반전하고 반전신호(INV_EN)가 비활성화된 경우에는 직렬데이터(PRE_DATA)를 비반전한다. 그리고 드라이버(720)는 데이터반전부(710)에서 출력된 직렬데이터(I_DATA)를 데이터 패드(DQ PAD)로 출력한다. 예를 들어, 병-직렬 변환회로(500)에서 연속적으로 출력되는 직렬데이터(PRE_DATA)가 10110011 인 경우라면 데이터반전부(710)는 반전신호(INV_EN)가 활성화된 경우에는 반전된 직렬데이터(I_DATA)인 01001100을 드라이버(720)로 출력하고, 드라이버(720)는 직렬데이터(I_DATA) 01001100를 데이터 패드(DQ PAD)로 출력한다. 한편, 반전신호(INV_EN)가 비활성화된 경우에는 데이터반전부(710)는 비반전된 직렬데이터(I_DATA)인 10110011를 드라이버(720)로 출력하고, 드라이버(720)는 직렬데이터(I_DATA) 10110011를 데이터 패드(DQ PAD)로 출력한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 나타낸 도면이다. 도 4에 도시된 반도체 메모리 장치는 반도체 메모리 장치의 상태정보가 셀 어레이 영역(600)에 데이터가 정상적으로 저장되는지를 나타내는 정보인 경우에 적용될 수 있는 본 발명에 따른 반도체 메모리 장치의 일실시예인데, 셀 어레이 영역(600)에 데이터가 정상적으로 저장되는지를 테스트하기 위해서는 먼저 셀 어레이 영역(400)에 동일한 테스트 데이터를 저장한다. 그리고 셀 어레이 영역(400)으로부터 저장된 데이터를 읽어와 비교하여 저장된 모든 데이터가 동일하다면 정상인 것으로 판단하고, 어느 하나라도 다르다면 셀 어레이 영역(400) 중 일부 셀(들)은 불량인 것으로 판단한다. 이를 위해, 반전결정부(600)는 데이터비교부(610), 제1지연부(620), 제2지연부(630), 래치부(640)를 포함할 수 있다.
데이터비교부(610)는 셀 어레이 영역(400)으로부터 출력되는 복수의 데이터를 입력받아 비교하여 입력된 데이터 모두가 동일하면 반전신호(INV_EN)를 비활성화하고 입력된 데이터 중 하나라도 다른 경우라면 반전신호(INV_EN)를 활성화한다. 예를 들어, 데이터비교부(610)로 입력된 복수의 데이터가 11101111 이라면 데이터비교부(610)는 하이 레벨의 반전신호(INV_EN)를 래치부(640)로 출력한다. 즉, 하이 레벨로 반전신호(INV_EN)를 활성화한다. 한편, 데이터비교부(610)로 입력된 복수의 데이터가 11111111 이라면 데이터비교부(610)는 로우 레벨의 반전신호(INV_EN)를 래치부(640)로 출력한다. 즉, 로우 레벨로 반전신호(INV_EN)를 비활성화한다.
제1지연부(620)는 제1입력제어신호(PIN)를 제1지연값만큼 지연시켜 제2입력제어신호(PIND)를 생성한다. 제1지연값은 데이터비교부(610)가 비교 동작을 수행하는데 필요한 시간만큼인 것이 바람직하다. 만약 래치부(640)가 제1입력제어신호(PIN)에 동기해 데이터비교부(610)로부터 반전신호(INV_EN)를 래치한다면 데이터비교부(610)가 비교동작을 수행하는 중에 즉, 아직 반전신호(INV_EN)의 활성화 여부가 결정되지 않은 상태에서 부정확한 반전신호(INV_EN)를 래치하게 된다. 따라서 래치부(640)가 부정확한 반전신호(INV_EN)를 래치하는 것을 방지하기 위해서 제1지연부(610)는 제1입력제어신호(PIN)를 데이터비교부(610)의 동작소요시간만큼 지연시킨 제2입력제어신호(PIND)를 생성하여 래치부(640)로 출력한다.
제2지연부(630)는 제1출력제어신호(POUT)를 제2지연값만큼 지연시켜 제2출력제어신호(POUTD)를 생성한다. 제2지연값은 병-직렬 변환부(520)의 동작소요시간만큼인 것이 바람직하다. 제1출력제어신호(POUT)를 지연시키는 이유는 병-직렬 변환회로(500)에서 직렬데이터(PRE_DATA)가 출력되는 타이밍과 반전결정부(600)에서 반전신호(INV_EN)가 출력되는 타이밍을 맞추기 위함이다. 즉, 병-직렬 변환회로(500)로부터 직렬데이터(PRE_DATA)가 데이터출력회로(700)로 출력되기도 전에 반전결정부(600)에서 반전신호(INV_EN)가 데이터출력회로(700)로 출력되는 것을 방지하기 위함이다. 만약 반전결정부(600)가 제1출력제어신호(POUT)에 동기해 반전신호(INV_EN)를 출력한다면, 제1출력제어신호(POUT)에 동기해 파이프래치(510)로부터 병렬데이터(PDATA<0:N>)가 출력되는 타이밍에, 즉, 아직 병-직렬 변환부(520)가 병렬데이터(PDATA<0:N>)를 직렬데이터(PRE_DATA)로 변환하기 전에 반전신호(INV_EN)가 데이터출력회로(700)로 입력되게 되므로 비정상적인 동작을 수행하게 된다. 이러한 비정상적인 동작을 방지하기 위하여 제2지연부(630)는 제1출력제어신호(POUT)를 병-직렬 변환부(520)의 동작소요시간만큼 지연시킨 제2출력제어신호(POUTD)를 생성하여 래치부(640)로 출력한다.
래치부(640)는 데이터비교부(610)로부터 출력되는 반전신호(INV_EN)를 제2입력제어신호(PIND)에 동기해 입력받아 래치하고, 제2출력제어신호(POUTD)에 동기해 래치된 반전신호(INV_EN)를 데이터출력회로(700)로 출력한다. 즉, 래치부(640)는 병-직렬 변환회로(500)에서 직렬데이터(PRE_DATA)가 데이터출력회로(700)로 출력되는 타이밍에 반전신호(INV_EN)를 데이터출력회로(700)로 출력하기 위하여, 데이터 비교부(610)로부터 출력되는 반전신호(INV_EN)를 래치한다.
도 5와 함께 도 4에 도시된 반도체 메모리 장치의 전체적인 동작을 설명한다. 먼저 테스트 데이터 0을 셀 어레이 영역(400)의 테스트 대상 셀들에 저장한다(S10). 셀 어레이 영역(400)에 저장된 복수의 데이터는 데이터 버스(GIO<0:7>)에 실리게 된다. 여기서 데이터 버스(GIO<0:7>)에 실린 병렬 데이터를 00010000 이라 가정하자. 병-직렬 변환회로(500) 내의 파이프래치(510)가 제1입력제어신호(PIN)에 동기해 데이터 버스(GIO<0:7>)에 실린 데이터들을 입력받아 래치한다(S20). 이와 동시에, 반전결정부(600)내의 데이터 비교부(610)는 데이터 버스(GIO<0:7>)에 실린 데이터들을 입력받고(S20), 비교동작을 통해 입력된 데이터들이 모두 동일한지 여부를 판단한다(S30). 입력된 데이터들 00010000은 하나의 데이터가 다른 데이터들과 상이하므로 데이터 비교부(610)는 반전신호(INV_EN)를 하이 레벨로 활성화한다(S42). 데이터 비교부(610)가 비교동작을 수행하는 동안에 반전결정부(600)내의 제1지연부(620)는 데이터 비교부(610)의 동작소요시간만큼 제1입력제어신호(PIN)를 지연시켜 제2입력제어신호(PIND)를 생성하고, 생성된 제2입력제어신호(PIND)를 래치부(640)로 출력한다. 래치부(640)는 제2입력제어신호(PIND)가 활성화되는 타이밍에 동기하여 데이터 비교부(610)로부터 활성화된 반전신호(INV_EN)를 입력받아 래치한다.
병-직렬 변환회로(500) 내의 파이프래치(510)가 래치된 병렬데이터들(PDATA<0:7>)을 제1출력제어신호(POUT)에 동기해 병-직렬 변환부(510)로 출력한다. 병-직렬 변환부(510)는 입력된 병렬데이터들(PDATA<0:7>)을 직렬데이터(PRE_DATA)로 변환하여 데이터출력회로(700)로 출력한다.
한편, 반전결정부(600) 내의 제2지연부(630)는 제1출력제어신호(POUT)를 병-직렬 변환부(520)의 동작소요시간만큼 지연시켜 제2출력제어신호(POUTD)를 생성하고, 생성된 제2출력제어신호(POUTD)를 래치부(640)로 출력한다. 래치부(640)는 래치된 반전신호(INV_EN)를 제2출력제어신호(POUTD)가 활성화되는 타이밍에 동기하여 데이터출력회로(700)로 출력한다(S42). 즉, 병-직렬 변환부(520)가 데이터출력회로(700)로 직렬데이터(PRE_DATA)를 출력하는 타이밍에 맞추어 래치부(640)는 활성화된 반전신호(INV_EN)를 데이터출력회로(700)로 출력한다. 데이터출력회로(700)내의 반전부(710)는 활성화된 반전신호(INV_EN)에 응답해 입력된 직렬데이터(PRE_DATA) 00010000를 반전시켜 11101111 직렬데이터(I_DATA)를 드라이버(720)로 출력한다(S62). 드라이버(720)는 직렬데이터(I_DATA)를 데이터패드(DQ PAD)로 출력한다(S62). 결국 데이터 패드(DQ PAD)로 출력되는 데이터 11101111 는 입력된 테스트 데이터 00000000와 상이하므로 셀 어레이 영역(400) 중 일부 셀에 문제가 있고 특히 3번째 데이터 버스(GIO<3>)와 연결된 메모리 셀에 문제가 있다는 것을 파악할 수 있다. 이와 같이, 반도체 메모리 장치의 상태정보를 출력하는 테스트 핀을 추가할 필요없이 데이터 패드(DQ PAD)로 출력된 데이터만으로도 반도체 메모리 장치의 상태(여기서는 불량 셀이 존재하는 지 여부)를 파악할 수 있다. 또한, 불량 셀이 존재한다는 정보뿐만 아니라 구체적으로 어느 셀이 불량한 지까지 파악할 수 있어 테스트 시간을 줄일 수 있다.
집적회로 칩이 반도체 메모리 장치인 경우를 예로 들어 전체적인 동작을 설명하였으나, 집적회로 칩이 반도체 메모리 장치가 아닌 그밖에 다른 집적회로 칩(CPU 등)인 경우에도 전체적인 동작 원리는 도 2 내지 도 4의 설명에서 상술한 바와 유사하다. 즉, 집적회로 칩의 상태정보에 따라 반전신호(INV_EN)의 활성화 여부를 결정하고, 활성화 여부가 결정된 반전신호(INV_EN)에 응답해 데이터를 반전하여 집적회로 칩의 외부로 출력한다.
도 6은 본 발명의 제3실시예에 따른 반도체 메모리 장치를 나타낸 도면이다. 도 2 및 도 4에 도시된 반도체 메모리 장치는 병렬데이터(PDATA<0:N>)를 직렬로 변환한 후에 직렬데이터(PRE_DATA)를 반전신호(INV_EN)에 응답해 반전하였으나, 도 6에 도시된 반도체 메모리 장치는 병렬데이터(PDATA<0:N>)를 반전신호(INV_EN)에 응답해 반전한 후에 직렬로 변환한다.
구체적으로 살펴보면, 반도체 메모리 장치는 셀 어레이 영역(400), 데이터 버스(GIO<0:N>), 파이프래치(510), 반전결정부(600), 병렬데이터반전부(800)를 포함할 수 있다. 셀 어레이 영역(400), 데이터 버스(GIO<0:N>), 파이프래치(510), 반전결정부(600의 구성 및 동작은 도 2, 도 3에서 설명한 바와 동일하다.
병렬데이터반전부(800)는 반전결정부(600)에서 출력된 반전신호(INV_EN)가 활성화된 경우에 파이프래치(510)로부터 출력되는 병렬데이터(PDATA<0:N>)를 반전하고 반전신호(INV_EN)가 비활성화된 경우에는 병렬데이터(PDATA<0:N>)를 비반전한다. 병렬데이터반전부(800)는 복수의 반전부(810)를 포함할 수 있다. 즉, 파이프래치(510)로부터 출력된 병렬데이터(PDATA<0:N>) 각각은 복수의 반전부(810) 각각에 입력되고, 반전신호(INV_EN)가 활성화된 경우에는 복수의 반전부(810) 각각은 입력된 병렬데이터(PDATA<0:N>) 각각을 반전하여 출력하고, 반전신호(INV_EN)가 비활성화된 경우에는 복수의 반전부(810) 각각은 입력된 병렬데이터(PDATA<0:N>) 각각을 비반전하여 출력한다.
한편, 도 6에 도시된 바와 같이 본 발명에 따른 반도체 메모리 장치는 병-직렬 변환부(520)와 드라이버(720)를 더 포함할 수 있다.
병-직렬 변환부(520)는 파이프래치(510)에서 출력되는 병렬데이터(PDATA<0:N>) 대신에 병렬데이터반전부(800)에서 출력되는 병렬데이터(IPDATA<0:N>)를 입력으로 받는 점만 다를 뿐, 그 구성 및 동작은 도 2에 도시된 병-직렬 변환부(520)와 동일하다.
드라이버(720)는 병-직렬변환부(520)에서 출력되는 직렬데이터(PRE_DATA)를 데이터 패드(DQ PAD)로 출력한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
10: 집적회로 칩 200: 반전결정부
300: 신호출력회로 500: 병-직렬 변환회로
600: 반전결정부 700: 데이터출력회로
800: 병렬데이터반전부

Claims (22)

  1. 출력데이터를 생성하는 내부회로;
    집적회로 칩의 상태정보에 따라 반전신호를 활성화/비활성화하는 반전결정부; 및
    상기 반전신호에 응답해 상기 출력데이터를 반전/비반전해 상기 집적회로 칩 외부로 출력하는 신호출력회로
    를 포함하는 집적회로 칩.
  2. 제 1항에 있어서,
    상기 신호출력회로는
    상기 반전신호가 활성화된 경우에 상기 출력데이터를 반전하고 상기 반전신호가 비활성화된 경우에는 상기 출력데이터를 비반전하는 신호반전부; 및
    상기 신호반전부에서 출력된 데이터를 상기 집적회로 칩 외부로 출력하는 드라이버
    를 포함하는 집적회로 칩.
  3. 제 1항에 있어서,
    상기 상태정보는 상기 집적회로 칩의 온도정보인
    집적회로 칩.
  4. 제 3항에 있어서,
    상기 반전결정부는 상기 온도정보가 임계범위를 벗어나는 경우에 상기 반전신호를 활성화하고 그렇지 않은 경우에는 상기 반전신호를 비활성화하는
    집적회로 칩.
  5. 제 1항에 있어서,
    상기 상태정보는 상기 집적회로 칩의 전압정보인
    집적회로 칩.
  6. 제 5항에 있어서,
    상기 반전결정부는 상기 전압정보가 임계범위를 벗어나는 경우에 상기 반전신호를 활성화하고 그렇지 않은 경우에는 상기 반전신호를 비활성화하는
    집적회로 칩.
  7. 제 1항에 있어서,
    상기 상태정보는 상기 집적회로 칩 내의 저장소에 데이터가 정상적으로 저장되는지를 나타내는 정보인
    집적회로 칩.
  8. 제 1항에 있어서,
    노멀 모드(normal mode)인 경우에 상기 반전결정부는 상기 반전신호를 비활성화 상태로 유지하고,
    테스트 모드(test mode)인 경우에 상기 반전결정부는 상기 상태정보에 따라 상기 반전신호를 활성화/비활성화하는
    집적회로 칩.
  9. 셀 어레이 영역;
    상기 셀 어레이 영역으로부터 출력된 복수의 데이터를 전달하는 복수의 데이터 버스;
    상기 복수의 데이터 버스에 실린 병렬데이터를 직렬데이터로 변환해 출력하는 병-직렬 변환회로;
    반도체 메모리 장치의 상태정보에 따라 반전신호를 활성화/비활성화하는 반전결정부; 및
    상기 반전신호에 응답해 상기 병-직렬 변환회로로부터 출력되는 직렬데이터를 반전해 데이터 패드로 출력하는 데이터출력회로
    를 포함하는 반도체 메모리 장치.
  10. 제 9항에 있어서,
    상기 병-직렬 변환회로는
    상기 복수의 데이터 버스에 실린 병렬데이터를 제1입력제어신호에 동기해 래치하고 제1출력제어신호에 동기해 출력하는 파이프래치; 및
    상기 파이프래치로부터 출력되는 병렬데이터를 직렬로 변환하는 병-직렬 변환부를 포함하는 반도체 메모리 장치.
  11. 제 9항에 있어서,
    상기 상태정보는 상기 셀 어레이 영역에 데이터가 정상적으로 저장되는지를 나타내는 정보이고,
    상기 반전결정부는 상기 셀 어레이 영역으로부터 출력되는 복수의 데이터를 입력받아 비교하여 상기 입력된 데이터 모두가 동일하면 상기 반전신호를 비활성화하고 그렇지 않으면 상기 반전신호를 활성화하는
    반도체 메모리 장치.
  12. 제 10항에 있어서,
    상기 상태정보는 상기 셀 어레이 영역에 데이터가 정상적으로 저장되는지를 나타내는 정보이고,
    상기 반전결정부는
    상기 셀 어레이 영역으로부터 출력되는 복수의 데이터를 입력받아 비교하여 상기 입력된 데이터 모두가 동일하면 상기 반전신호를 비활성화하고 그렇지 않으면 상기 반전신호를 활성화하는 데이터비교부;
    상기 제1입력제어신호를 제1지연값만큼 지연시켜 제2입력제어신호를 생성하는 제1지연부;
    상기 제1출력제어신호를 제2지연값만큼 지연시켜 제2출력제어신호를 생성하는 제2지연부; 및
    상기 데이터비교부로부터 출력되는 상기 반전신호를 상기 제2입력제어신호에 동기해 래치하고 상기 제2출력제어신호에 동기해 출력하는 래치부를 포함하는 반도체 메모리 장치.
  13. 제 12항에 있어서,
    상기 제1지연값은 상기 데이터비교부의 동작 소요시간인
    반도체 메모리 장치.
  14. 제 9항에 있어서,
    상기 상태정보는 상기 반도체 메모리 장치의 온도 정보인
    반도체 메모리 장치.
  15. 제 14항에 있어서,
    상기 반전결정부는 상기 온도 정보가 임계범위를 벗어나는 경우에 상기 반전신호를 활성화하고 그렇지 않은 경우에는 상기 반전신호를 비활성화하는
    반도체 메모리 장치.
  16. 제 9항에 있어서,
    상기 상태정보는 상기 반도체 메모리 장치의 전압 정보인
    반도체 메모리 장치.
  17. 제 16항에 있어서,
    상기 반전결정부는 상기 전압 정보가 임계범위를 벗어나는 경우에 상기 반전신호를 활성화하고 그렇지 않은 경우에는 상기 반전신호를 비활성화하는
    반도체 메모리 장치.
  18. 제 9항에 있어서,
    노멀 모드(normal mode)인 경우에 상기 반전결정부는 상기 반전신호를 비활성화 상태로 유지하고,
    테스트 모드(test mode)인 경우에 상기 반전결정부는 상기 상태정보에 따라 상기 반전신호를 활성화/비활성화하는
    반도체 메모리 장치.
  19. 제 9항에 있어서,
    상기 데이터출력회로는
    상기 반전신호가 활성화된 경우에 상기 병-직렬 변환회로로부터 출력되는 직렬데이터를 반전하고 상기 반전신호가 비활성화된 경우에는 상기 직렬데이터를 비반전하는 데이터반전부; 및
    상기 데이터반전부에서 출력된 데이터를 상기 데이터 패드로 출력하는 드라이버
    를 포함하는 반도체 메모리 장치.
  20. 셀 어레이 영역;
    상기 셀 어레이 영역으로부터 출력된 복수의 데이터를 전달하는 복수의 데이터 버스;
    상기 복수의 데이터 버스에 실린 병렬데이터를 래치하는 파이프래치;
    반도체 메모리 장치의 상태정보에 따라 반전신호를 활성화/비활성화하는 반전결정부; 및
    상기 반전신호가 활성화된 경우에 상기 파이프래치로부터 출력되는 병렬데이터를 반전하고 상기 반전신호가 비활성화된 경우에는 상기 병렬데이터를 비반전하는 병렬데이터반전부
    를 포함하는 반도체 메모리 장치.
  21. 제 20항에 있어서,
    상기 병렬데이터반전부에서 출력된 병렬데이터를 직렬데이터로 변환해 출력하는 병-직렬 변환부; 및
    상기 병-직렬 변환부에서 출력된 직렬데이터를 상기 데이터 패드로 출력하는 드라이버
    를 더 포함하는 반도체 메모리 장치.
  22. 셀 어레이 영역에 데이터를 입력하는 단계;
    상기 셀 어레이 영역에 저장된 복수의 데이터를 읽어서 복수의 데이터 버스에 실는 단계;
    상기 복수의 데이터 버스에 실린 병렬데이터를 직렬데이터로 변환해 출력하는 단계;
    반도체 메모리 장치의 상태정보에 따라 반전신호를 활성화/비활성화하는 단계; 및
    상기 반전신호에 응답해 상기 직렬데이터를 반전/비반전해 데이터 패드로 출력하는 단계
    를 포함하는 반도체 메모리 장치의 테스트 방법.
KR1020110106580A 2011-10-18 2011-10-18 집적회로 칩 및 반도체 메모리 장치 KR20130042334A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110106580A KR20130042334A (ko) 2011-10-18 2011-10-18 집적회로 칩 및 반도체 메모리 장치
US13/329,688 US8842486B2 (en) 2011-10-18 2011-12-19 Integrated circuit chip and semiconductor memory device
CN201210073977.7A CN103065689B (zh) 2011-10-18 2012-03-20 集成电路芯片和半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110106580A KR20130042334A (ko) 2011-10-18 2011-10-18 집적회로 칩 및 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20130042334A true KR20130042334A (ko) 2013-04-26

Family

ID=48085892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110106580A KR20130042334A (ko) 2011-10-18 2011-10-18 집적회로 칩 및 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US8842486B2 (ko)
KR (1) KR20130042334A (ko)
CN (1) CN103065689B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145317B1 (ko) * 2010-04-29 2012-05-14 에스케이하이닉스 주식회사 데이터 전송회로 및 데이터 전송방법, 데이터 송/수신 시스템
KR20140065507A (ko) * 2012-11-15 2014-05-30 삼성전기주식회사 반도체 소자의 시험 장치 및 반도체 소자의 시험 방법
JP2015219927A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160117088A (ko) * 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 반도체장치
US11605416B1 (en) * 2021-11-10 2023-03-14 Micron Technology, Inc. Reducing duty cycle degradation for a signal path
CN114384400A (zh) * 2022-01-13 2022-04-22 集睿致远(厦门)科技有限公司 一种芯片异常信号的定位系统及定位方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146199A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体記憶装置のテスト回路
US5778028A (en) * 1994-06-13 1998-07-07 Zenith Electronics Corporation DC removal circuit for digital signal
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
US6762974B1 (en) * 2003-03-18 2004-07-13 Micron Technology, Inc. Method and apparatus for establishing and maintaining desired read latency in high-speed DRAM
CN102081972B (zh) * 2009-11-27 2015-05-20 上海华虹集成电路有限责任公司 一种eeprom器件测试电路及其测试方法

Also Published As

Publication number Publication date
CN103065689A (zh) 2013-04-24
US8842486B2 (en) 2014-09-23
CN103065689B (zh) 2017-04-12
US20130094302A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
US7369455B2 (en) Calibration circuit of a semiconductor memory device and method of operating the same
KR20130042334A (ko) 집적회로 칩 및 반도체 메모리 장치
KR20080069778A (ko) 멀티칩 테스트를 위한 반도체 메모리 장치의 테스트 회로및 그의 테스트 방법
US11726895B2 (en) Semiconductor device
US20050157565A1 (en) Semiconductor device for detecting memory failure and method thereof
US20090174425A1 (en) Test circuit for a semiconductor integrated circuit
US7362635B2 (en) Semiconductor memory device
KR20080032766A (ko) 테스트 패턴 발생회로 및 이를 구비하는 반도체 메모리장치
KR20080035208A (ko) 퓨즈 커팅 정보들을 순차적으로 출력하는 반도체 장치 및테스트 시스템
US9013931B2 (en) Semiconductor memory device and method for testing the same
US6961882B2 (en) Memory chip and apparatus for testing a memory chip
KR20120033897A (ko) 반도체 장치
US20150287447A1 (en) Semiconductor devices and semiconductor systems including the same
JP2017199445A (ja) メモリテストシステム及び半導体装置、並びにメモリテスト方法
KR20120078570A (ko) 반도체 메모리 장치, 테스트 회로 및 테스트 방법
US10134484B2 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
KR100884343B1 (ko) 쓰기 구동 회로
KR100719169B1 (ko) 테스트 모드 제어 장치
JP6154228B2 (ja) 半導体装置
KR100821571B1 (ko) 반도체 메모리 장치를 위한 입력 데이터 생성 장치
KR20180067277A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US8917572B2 (en) Semiconductor memory device and method of testing the same
US8531200B2 (en) Semiconductor device for performing test operation and method thereof
JP7057660B2 (ja) 半導体集積回路
KR20140026182A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application