CN103065689A - 集成电路芯片和半导体存储器件 - Google Patents

集成电路芯片和半导体存储器件 Download PDF

Info

Publication number
CN103065689A
CN103065689A CN2012100739777A CN201210073977A CN103065689A CN 103065689 A CN103065689 A CN 103065689A CN 2012100739777 A CN2012100739777 A CN 2012100739777A CN 201210073977 A CN201210073977 A CN 201210073977A CN 103065689 A CN103065689 A CN 103065689A
Authority
CN
China
Prior art keywords
data
output
phase
inversion signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100739777A
Other languages
English (en)
Other versions
CN103065689B (zh
Inventor
都昌镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103065689A publication Critical patent/CN103065689A/zh
Application granted granted Critical
Publication of CN103065689B publication Critical patent/CN103065689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种集成电路芯片和半导体存储器件。所述集成电路芯片包括：内部电路，所述内部电路被配置成产生输出数据；反相判定单元，所述反相判定单元被配置成根据与所述集成电路芯片的状态有关的状态信息将反相信号激活/去激活；以及信号输出电路，所述信号输出电路被配置成响应于所述反相信号而将所述输出数据反相或不将所述输出数据反相，并输出反相的或未反相的输出数据。

Description

集成电路芯片和半导体存储器件
相关申请的交叉引用
本申请要求2011年10月18日提交的韩国专利申请No.10-2011-0106580的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种能够识别集成电路芯片的状态的半导体电路芯片，以及一种能够识别半导体存储器件的状态的半导体存储器件。
背景技术
随着诸如存储器件(动态随机存取存储器DRAM和闪存FLASH)的集成电路芯片的集成度增加，用于测试集成电路芯片的时间量和成本可能增加。传统地，为了识别集成电路芯片的状态，例如内部温度、内部电压或者数据是否被正常储存，在集成电路芯片中增加了单独的测试引脚以输出与集成电路芯片的状态有关的信息，或者，经由数据输入/输出引脚输出集成电路芯片的状态信息。
当增加单独的测试引脚来测试集成电路芯片时，因增加了测试引脚而增加了测试时间和成本。另外，当通过经由数据输入/输出引脚输出集成电路的状态信息来测试集成电路芯片时，在经由数据输入/输出引脚输出芯片的状态信息的同时不能经由所述数据输入/输出引脚输出储存在储存单元(例如，DRAM中的存储器单元)中的数据。因此，由于要另外地执行数据输出测试以识别所储存的数据，因此测试时间和成本可能增加。
发明内容
本发明的实施例针对一种能够在不需要额外的测试引脚的情况下识别集成电路芯片的状态的集成电路芯片。
根据本发明的一个实施例，一种集成电路芯片包括：内部电路，被配置成产生输出数据；反相判定单元，被配置成根据与集成电路芯片的状态有关的状态信息将反相信号激活/去激活；以及信号输出电路，被配置成响应于所述反相信号而将所述输出数据反相或不将所述输出数据反相，并输出反相的或未反相的输出数据。
根据本发明的另一个实施例，一种半导体存储器件包括：单元阵列区；多个数据总线，被配置成传送从所述单元阵列区输出的多个数据比特；并行串行转换电路，被配置成将加载在所述多个数据总线上的并行数据转换成串行数据；反相判定单元，被配置成根据与所述半导体存储器件的状态有关的状态信息将反相信号激活/去激活；以及数据输出电路，被配置成响应于所述反相信号而将从所述并行串行转换电路输出的串行数据反相，并输出反相的数据到数据焊盘。
附图说明
图1示出根据本发明的一个实施例的集成电路芯片。
图2示出根据本发明的第一实施例的半导体存储器件。
图3A示出图2的反相判定单元的第一实例。
图3B示出图2的反相判定单元的第二实例。
图4示出根据本发明的第二实施例的半导体存储器件。
图5是示出图4的半导体存储器件的操作的流程图。
图6示出根据本发明的第三实施例的半导体存储器件。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以以不同的方式实施，而不应解释为限定为本文所列的实施例。确切地说，提供这些实施例是为了使本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在本说明书中，相同的附图标记在本发明的不同附图和实施例中表示相同的部分。
图1示出根据本发明的一个实施例的集成电路芯片。
集成电路芯片10包括集成电路100、反相判定单元200和信号输出电路300。图1示出提供了一个输出数据信号OUT_SIG，但是本发明也可以适用于包括多个输出数据信号OUT_SIG的集成电路芯片。在下文，出于说明的目的，提供一个输出数据信号OUT_SIG作为实例。
内部电路100被配置成产生输出数据信号OUT_SIG。当集成电路芯片10是CPU时，内部电路100可以包括被配置成执行各种操作的操作电路，或者被配置成分析命令和产生控制信号的控制电路。在CPU实例中，输出数据信号OUT_SIG可以包括经由数据总线输出至CPU外部电路的数据或控制信号。当集成电路芯片10为半导体存储器件时，内部电路100可以包括被配置成储存输入的数据并输出所储存的数据的存储器电路。在存储器电路实例中，输出数据信号OUT_SIG可以包括储存在存储器单元中的数据。
反相判定单元200被配置成根据集成电路芯片10的状态信息将反相信号INV_EN激活或去激活。更具体而言，当测试集成电路芯片10时，反相判定单元200在集成电路芯片10的状态正常时将反相信号INV_EN去激活，而在集成电路芯片10的状态异常时将反相信号INV_EN激活。集成电路芯片的状态信息可以包括集成电路芯片的内部温度信息、集成电路芯片的内部电压信息、以及指示数据是否正常储存在集成芯片10的储存单元(未示出)中的信息。更具体而言，状态信息指示集成电路的特定状态。例如，状态信息可以指示集成电路芯片的内部温度信息。在内部温度信息实例中，当从温度传感器输出的温度信息偏离预设的临界范围时，反相信号INV_EN可以被激活，而当温度信息落入所述临界范围之内时，反相信号INV_EN可以被去激活。对于另一实例，状态信息可以包括集成电路芯片10的内部电压信息。更具体而言，状态信息可以指示CPU内部操作电压。在内部操作电压实例中，当CPU内部操作电压偏离预设的临界范围时，反相信号INV_EN可以被激活，而当CPU内部操作电压落入所述临界范围之内时，反相信号INV_EN可以被去激活。对于另一个实例，状态信息可以包括指示数据是否正常储存在集成电路芯片10的储存单元(未示出)中的信息。更具体而言，将测试数据储存在集成电路芯片10的多个储存单元(未示出)中，将储存在所述多个储存单元中的数据与储存在所有的储存单元中的数据进行比较。随后，当储存单元中全部的储存数据都相同时，反相判定单元200判定数据正常储存，并将反相信号INV_EN去激活。替代地，当储存单元中的储存数据并非都相同时，反相判定单元200判定数据的一部分没有被正常储存，并将反相信号INV_EN激活。
由于在测试集成电路芯片10时使用反相判定单元200，因此反相判定单元200可以被设计成在集成电路芯片10处于执行正常操作的正常模式时将反相信号INV_EN去激活。
信号输出电路300被配置成在反相信号INV_EN被激活时将输出数据信号OUT_SIG反相、或者被配置成在反相信号INV_EN被去激活时不将输出数据信号OUT SIG反相，并输出输出数据信号OUT_SIG。更具体而言，信号输出电路300可以包括信号反相单元310和驱动器320。信号反相单元310被配置成在反相信号INV_EN被激活时将输出数据信号OUT_SIG反相，且被配置成在反相信号INV_EN被去激活时不将输出数据信号OUT_SIG反相。驱动器320输出从信号反相单元310输出的输出数据信号。
出于说明的目的，图1示出了输入一个输出数据信号OUT_SIG到信号输出电路300。然而，当输入多个输出数据信号OUT_SIG时，信号输出电路300可以被设计成响应于反相信号INV_EN而将所述多个输出数据信号OUT_SIG反相或不将所述多个输出数据信号OUT_SIG反相。
图2示出根据本发明的第一实施例的半导体存储器件。图2示出提供了一个数据焊盘DQ PAD。然而，本发明也可以应用于包括多个数据焊盘DQ PAD的半导体存储器件。在下文，出于说明目的，以提供一个数据焊盘DQ PAD作为实例。
半导体存储器件包括单元阵列区400、多个数据总线GIO<0:N>、并行串行转换电路500、反相判定单元600、以及数据输出电路700。
单元阵列区400包括多个单元，且每个单元储存数据。
所述多个数据总线GIO<0:N>被配置成将从单元阵列区400输出的数据传送到并行串行转换电路500。在本实施例中，可以相继地将数据加载到所述多个数据总线GIO<0:N>。当相继地将数据加载到所述多个数据总线GIO<0:N>时，并行串行转换电路500可以包括多个管道锁存器(pipe latch)510。在下文，出于说明的目的，将以在各个数据总线GIO<0:N>中加载一个比特的数据为例。
并行串行转换电路500被配置成将加载在所述多个数据总线上的并行数据转换成串行数据PRE_DATA。具体地，并行串行转换电路500可以包括管道锁存器510和并行串行转换单元520。管道锁存器510被配置成与第一输入控制信号PIN同步地接收并锁存加载在所述多个数据总线GIO<0:N>上的并行数据。管道锁存器单元还被配置成与第一输出控制信号POUT同步地向并行串行转换单元520输出锁存的数据。
并行串行转换单元520被配置成将从管道锁存器510输出的并行数据PDATA<0:N>转换成串行数据，并输出串行数据PRE_DATA到数据反相单元710。
例如，数据D0_0被加载在数据总线GIO<0>上，数据D0_1被加载在数据总线GIO<1>上，数据D0_2被加载在数据总线GIO<2>上。
当第一输入控制信号PIN被激活时，加载在各个数据总线GIO<0:2>上的数据被锁存在管道锁存器510中，当第一输出控制信号POUT被激活时，锁存的并行数据PDATA<0:2>被输出到并行串行转换单元520。并行串行转换单元520将并行数据PDATA<0:2>顺序地排序以产生串行数据PRE_DATA，并输出串行数据PRE_DATA到反相单元710。
反相判定单元600被配置成根据半导体存储器件的状态信息将反相信号INV_EN激活或去激活。这里，状态信息包括半导体存储器件的温度信息、半导体存储器件的电压信息、以及指示数据是否正常储存在单元阵列区400中的信息。更具体而言，状态信息指示半导体存储器件的特定状态。具体地，当测试半导体存储器件时，反相判定单元600在指示半导体存储器件的特性(内部温度、内部电压、或数据是否正常输入到单元阵列区)的状态信息为正常时将反相信号INV_EN去激活，而在指示半导体存储器件的特性的状态信息为异常时将反相信号INV_EN激活。例如，当状态信息是半导体存储器件的温度信息时，反相判定单元600在温度信息落入预设的临界范围之内时将反相信号INV_EN去激活，而在温度信息偏离所述临界范围时将反相信号INV_EN激活。在内部温度信息实例中，参见图3A，反相判定单元600可以包括上限温度比较部651、下限温度比较部652和逻辑组合部653。具体地，上限温度比较部651被配置成将从温度信息发生电路20输出的当前温度信息TEMP_CODE与对应于预设的上限临界温度的数字码进行比较，并判定当前的温度信息TEMP_CODE是否超出上限临界温度。在当前的温度信息TEMP_CODE超出上限临界温度时，上限温度比较部651输出逻辑高信号，而在当前的温度信息TEMP_CODE未超出上限临界温度时，上限温度比较部651输出逻辑低信号。下限温度比较部652被配置成将当前的温度信息TEMP_CODE与对应于预设的下限临界温度的数字码进行比较，并判定当前的温度信息TEMP_CODE是否小于下限临界温度。在当前的温度信息TEMP_CODE小于下限临界温度时，下限温度比较部652输出逻辑高信号，而在当前的温度信息TEMP_CODE等于或大于下限临界温度时，下限温度比较部652输出逻辑低信号。逻辑组合部653被配置成接收上限温度比较部651的输出信号和下限温度比较部652的输出信号，并判定当前的温度信息TEMP_CODE是否落入临界范围之内。更具体而言，逻辑组合部653被配置成判定当前的温度信息TEMP_CODE是否落入上限临界温度与下限临界温度之间。当上限温度比较部651的输出信号和下限温度比较部652的输出信号中的任何一个处于逻辑高电平时，逻辑组合部653将反相信号INV_EN激活为逻辑高电平。当上限温度比较部651的输出信号和下限温度比较部652的输出信号都处于逻辑低电平时，逻辑组合部653将反相信号INV_EN去激活为逻辑低电平。这里，温度信息发生电路20是包括带隙基准电路和模数转换器电路，且温度信息发生电路20被配置成输出与半导体存储器件的内部温度相对应的数字码。由于温度信息发生电路20对应于本领域技术人员公知的电路，因此省略对温度信息发生电路20的进一步描述。
对于另一个实例，状态信息可以指示半导体存储器件的内部电压信息。当利用从半导体存储器件的外部施加的电源电压而产生的内部电压落入预设的临界范围之内时，反相判定单元600将反相信号INV_EN去激活，而当内部电压偏离临界范围时，反相判定单元600将反相信号INV_EN激活。在内部电压实例中，参照图3B，反相判定单元600可以包括上限电压比较部671、下限电压比较部672和逻辑组合部673。上限电压比较部671被配置成将内部电压发生电路30所产生的内部电压IN_VOL与预设的上限临界电压进行比较，并判定内部电压IN_VOL的电平是否高于上限临界电压。当内部电压IN_VOL的电平高于上限临界电压时，上限电压比较部671输出逻辑高信号，而当内部电压IN_VOL的电平等于或小于上限临界电压时，上限电压比较部671输出逻辑低信号。下限电压比较部672被配置成将内部电压IN_VOL与预设的下限临界电压进行比较，并判定内部电压IN_VOL的电平是否高于下限临界电压。当内部电压IN_VOL的电平低于上限临界电压时，下限电压比较部672输出逻辑高信号，而当内部电压IN_VOL的电平等于或高于下限临界电压时，下限电压比较部672输出逻辑低信号。逻辑组合部673被配置成接收上限电压比较部671的输出信号和下限电压比较部672的输出信号，并判定内部电压IN_VOL的电平是否落入临界范围之内，更具体而言，是否落入上限临界电压与下限临界电压之间。当上限电压比较部671的输出信号和下限电压比较部672的输出信号中的任何一个处于逻辑高电平时，逻辑组合部673将反相信号INV_EN激活为逻辑高电平。当上限电压比较部671的输出信号和下限电压比较部672的输出信号都处于逻辑低电平时，逻辑组合部673将反相信号INV_EN去激活为逻辑低电平。这里，内部电压发生电路30是被配置成产生半导体存储器件中所使用的电压的电路。由于内部电压发生电路30对应于本领域技术人员公知的电路，因此省略对内部电压发生电路30的进一步描述。
对于另一个实例，状态信息可以指示数据是否正常储存在单元阵列区400中。当数据正常储存时，反相判定单元600将反相信号INV_EN去激活，而当数据异常储存时，反相判定单元600将反相信号INV_EN激活。在此实例中，反相判定单元600可以接收来自单元阵列区400数据、比较接收的数据、并根据接收的数据中的所有数据是否都相同来判定是否将反相信号INV_EN激活。下面将参照图4详细描述此实例。
由于在测试半导体存储器件时使用反相判定单元600，因此反相判定单元600可以被设计成在半导体存储器件处于执行正常操作的正常模式时将反相信号INV_EN去激活。
数据输出电路700被配置成响应于从反相判定单元600输出的反相信号INV_EN而将并行串行转换电路500所输出的串行数据PRE_DATA反相，并输出反相的数据到数据焊盘DQ PAD。更具体而言，当反相信号INV_EN被激活时，数据输出电路700将并行串行转换电路500所输出的串行数据PRE_DATA反相，而当反相信号INV_EN被去激活时，数据输出电路700不将并行串行转换电路500所输出的串行数据PRE_DATA反相，以及输出数据到数据焊盘DQ PAD。具体地，数据输出电路700可以包括数据反相单元710和驱动器720。数据反相单元710被配置成在反相信号INV_EN被激活时将并行串行转换电路500所输出的串行数据PRE_DATA反相，并且数据反相单元710被配置成在反相信号INV_EN被去激活时不将串行数据PRE_DATA反相。驱动器720被配置成输出从数据反相单元710输出的串行数据I_DATA。例如，从并行串行转换电路500相继输出的串行数据PRE_DATA可以是10110011。在此实例中，当反相信号INV_EN被激活时，数据反相单元710将为01001100的反相串行数据I_DATA输出到驱动器720，驱动器720将为01001100的串行数据I_DATA输出到数据焊盘DQ PAD。替代地，当反相信号INV_EN被去激活时，数据反相单元710输出10110011作为非反相串行数据I_DATA到驱动器720，且驱动器720将为10110011的串行数据I_DATA输出到数据焊盘DQ PAD。
图4示出根据本发明的第二实施例的半导体存储器件。图4的半导体存储器件是可以应用指示数据是否正常地储存在单元阵列区400中的半导体存储器件状态信息的半导体存储器件的实例。为了测试数据是否正常储存在单元阵列区400中，将测试数据储存在单元阵列区400中，且从单元阵列区400读取储存的数据并进行比较。当储存的数据中的全部数据相同时，判定单元阵列区400是正常的，而当储存的数据中有任何一个不同时，判定单元阵列区400中的一些单元有缺陷。针对此操作，反相判定单元600可以包括数据比较部610、第一延迟部620、第二延迟部630、以及锁存部640。
数据比较部610被配置成从所述多个数据总线GIO<0:N>接收单元阵列区400所输出的数据，并比较接收的数据。当接收的数据中的全部数据都相同时，数据比较部610将反相信号INV_EN去激活，而当接收的数据中有任何一个不同时，数据比较部610将反相信号INV_EN激活。例如，当从数据比较部610接收的是11101111时，数据比较部610输出逻辑高电平的反相信号INV_EN到锁存部640。更具体而言，数据比较部610将反相信号INV_EN激活为逻辑高电平。替代地，当从数据比较部610接收的数据是11111111时，数据比较部610输出逻辑低电平的反相信号INV_EN到锁存部640。更具体而言，数据比较部610将反相信号INV_EN去激活为逻辑低电平。
第一延迟部620被配置成将第一输入控制信号PIN延迟第一延迟值，并产生第二输入控制信号PIND。第一延迟值可以对应于用于数据比较部610的比较操作的时间。当锁存部640与第一输入控制信号PIN同步地锁存来自数据比较部610的反相信号INV_EN时，锁存部640可能在数据比较部610执行比较操作的同时锁存不正确的反相信号INV_EN。因此，为了防止锁存部640锁存不正确的反相信号INV_EN，第一延迟部610产生通过将第一输入控制信号PIN延迟用于数据比较部610的操作的时间而获得的第二输入控制信号PIND，且第一延迟部610将产生的第二输入控制信号PIND输出到锁存部640。
第二延迟部630被配置成将第一输出控制信号POUT延迟第二延迟值，并产生第二输出控制信号POUTD。第二延迟值可以对应于用于并行串行转换单元520的操作的时间。延迟第一输出控制信号POUT是为了将从并行串行转换电路500输出串行数据PRE_DATA的定时调整到从反相判定单元600输出反相信号INV_EN的定时。更具体而言，将第一输出控制信号POUT延迟为，使得在从并行串行转换电路500输出串行数据PRE_DATA给数据输出电路700之前不从反相判定单元600输出反相信号INV_EN给数据输出电路700。当反相判定单元600与第一输出控制信号POUT同步地输出反相信号INV_EN时，在并行串行转换单元520将并行数据PDATA<0:N>转换成串行数据PRE_DATA之前反相信号INV_EN可能被输入到数据输出电路700。如果在并行数据PDATA<0:N>转换成串行数据PRE_DATA之前反相信号INV_EN被输入到数据输出电路700，则可能执行异常操作。第二延迟部630产生通过将第一输出控制信号POUT延迟用于并行串行转换单元520的操作的时间而获得的第二输出控制信号POUTD，以与串行数据PRE_DATA同步地输出反相信号INV_EN，且第二延迟部630输出第二输出控制信号POUTD到锁存部640。
锁存部640被配置成与第二输入控制信号PIND同步地接收和锁存从数据比较部610输出的反相信号INV_EN，并与第二输出控制信号POUTD同步地输出锁存的反相信号INV_EN到数据输出电路700。更具体而言，锁存部640在并行串行转换电路500向数据输出电路700输出串行数据PRE_DATA时锁存从数据比较部610输出的反相信号INV_EN，以输出反相信号INV_EN到数据输出电路700。
将参考图5描述图4所示的半导体存储器件的操作。首先，在步骤S10将测试数据0储存在单元阵列区400的测试目标单元中。储存在单元阵列区400中的数据被加载到数据总线GIO<0:7>上。例如，假定加载到数据总线GIO<0:7>上的并行数据为00010000。在步骤S20，并行串行转换电路500的管道锁存器510与第一输入控制信号PIN同步地接收并锁存加载在数据总线GIO<0:7>上的数据。同时，在步骤S20，反相判定单元600的数据比较部610接收加载到数据总线GIO<0:7>上的数据。接着，在步骤S30，数据比较部610通过比较操作来判定接收的数据中的全部数据是否都相同。由于接收的数据00010000包括与其它数据比特不同的一个数据比特，因此数据比较部610在步骤S42将反相信号INV_EN激活为高电平。在数据比较部610执行比较操作的同时，反相判定单元600的第一延迟部620将第一输入控制信号PIN延迟用于数据比较部610的操作的时间量、产生第二输入控制信号PIND、并输出产生的第二输入控制信号PIND到锁存部640。锁存部640与第二输入控制信号PIND被激活的时刻同步地从数据比较部610接收被激活的反相信号INV_EN，并且锁存部640锁存接收的信号。
并行串行转换电路500的管道锁存器510与第一输出控制信号POUT同步地输出锁存的并行数据PDATA<0:7>到并行串行转换单元520。并行串行转换单元520将输入的并行数据PDATA<0:7>转换成串行数据PRE_DATA，并输出串行数据PRE_DATA到数据输出电路700。
另外，反相判定单元600的第二延迟部630通过将第一输出控制信号POUT延迟用于并行串行转换单元520的操作的时间量来产生第二输出控制信号POUTD，且第二延迟部630输出产生的第二输出控制信号POUTD到锁存部640。在步骤S42，锁存部640与第二输出控制信号POUTD被激活的时刻同步地向数据输出电路700输出锁存的反相信号INV_EN。更具体而言，锁存部640根据并行串行转换单元520向数据输出电路700输出串行数据PRE_DATA的时间而向数据输出电路700输出被激活的反相信号INV_EN。在步骤S62，数据输出电路700的数据反相单元710响应于被激活的反相信号INV_EN而将为00010000的输入的串行数据PRE_DATA反相，并且数据反相单元710将为11101111的反相串行数据I_DATA输出到驱动器720。在步骤S62，驱动器720输出串行数据I_DATA到数据焊盘DQ PAD。由于输出至数据焊盘DQ PAD的数据11101111与输入的测试数据00000000不同，因此单元阵列区400中的一些单元可能具有错误，具体地，与第三数据总线GIO<3>耦合的存储器单元可能具有错误。这样，可以经由输出至数据焊盘DQ PAD的数据来识别半导体器件的状态，而不需要增加用于输出半导体存储器件的状态信息的测试引脚。在此实施例中，可以识别是否存在缺陷单元。除了与是否存在缺陷单元有关的信息之外，可以具体地识别哪个单元有缺陷。通过经由数据引脚识别哪个单元有缺陷，可以减少测试时间。
在集成电路芯片是半导体存储器件的实例中，所描述的半导体存储器件的操作出于说明的目的。然而，即使当集成电路芯片是另一种集成电路芯片例如CPU时，其总体上的操作原理与参照图2至图4描述的操作相似。更具体地，根据集成电路芯片的状态信息来决定是否将反相信号INV_EN激活，且数据响应于激活的反相信号INV_EN而被反相并被输出至集成电路芯片外部的电路。
图6示出根据本发明的第三实施例的半导体存储器件。图2和图4所示的半导体存储器件将并行数据PDATA<0:N>转换成串行数据，并且随后响应于反相信号INV_EN而将串行数据PRE_DATA反相。然而，图6所示的半导体存储器件响应于反相信号INV_EN而将并行数据PDATA<0:N>反相，并随后将反相的数据转换成串行数据。
具体地，根据本发明的第三实施例的半导体存储器件包括单元阵列区400、多个数据总线GIO<0:N>、管道锁存器510、反相判定单元600、以及并行数据反相单元800。单元阵列区400、数据总线GIO<0:N>、管道锁存器510以及反相判定单元600的配置和操作与参照图2和图3所描述的配置和操作相同。
并行数据反相单元800被配置成在反相判定单元600所输出的反相信号INV_EN被激活时将管道锁存器510所输出的并行数据PDATA<0:N>反相，并且并行数据反相单元800被配置成在反相信号INV_EN被去激活时不将并行数据PDATA<0:N>反相。并行数据反相单元800可以包括多个反相部810。更具体地，从管道锁存器510输出的并行数据PDATA<0:N>被输入到各个反相部810。当反相信号INV_EN被激活时，各个反相部810将并行数据PDATA<0:N>反相，而当反相信号INV_EN被去激活时，各个反相部810不将并行数据PDATA<0:N>反相。
另外，参照图6，根据本发明的第三实施例的半导体存储器件还可以包括并行串行转换单元520和驱动器720。并行串行转换单元520的配置和操作与参照图2描述的并行串行转换单元520的配置和操作相同，除了并行串行转换单元520接收从并行数据反相单元800输出的并行数据IPDATA<0:N>而不是接收从管道锁存器510输出的并行数据PDATA<0:N>。
驱动器720将从并行串行转换单元520输出的串行数据PRE_DATA输出到数据焊盘DQ PAD。
根据本发明的实施例，由于可以在不需要额外的测试引脚的情况下识别集成电路芯片的状态，因此可以减少芯片面积。
另外，当对数据是否正常储存在存储器单元中进行测试时，可以识别存储器单元是否有缺陷以及缺陷单元的位置，因此可以减少测试时间。因此，可以提高产率。
虽然已经参照具体的实施例描述了本发明，但是本领域技术人员将会理解的是，在不脱离所附权利要求所限定的本发明的主旨和范围的前提下，可以进行各种变化和修改。

Claims (23)

1.一种集成电路芯片，包括：
内部电路，所述内部电路被配置成产生输出数据；
反相判定单元，所述反相判定单元被配置成根据与所述集成电路芯片的状态有关的状态信息将反相信号激活/去激活；以及
信号输出电路，所述信号输出电路被配置成响应于所述反相信号而将所述输出数据反相或不将所述输出数据反相，并输出反相的或未反相的所述输出数据。
2.如权利要求1所述的集成电路芯片，其中，所述信号输出电路包括：
信号反相部，所述信号反相部被配置成在所述反相信号被激活时将所述输出数据反相，而在所述反相信号被去激活时不将所述输出数据反相；以及
驱动器，所述驱动器被配置成将从所述信号反相部输出的数据输出。
3.如权利要求1所述的集成电路芯片，其中，所述状态信息包括所述集成电路芯片的温度信息。
4.如权利要求3所述的集成电路芯片，其中，所述反相判定单元在所述温度信息处在临界范围之外时将所述反相信号激活，而在所述温度信息处在所述临界范围之内时将所述反相信号去激活。
5.如权利要求1所述的集成电路芯片，其中，所述状态信息包括所述集成电路芯片的操作电压信息。
6.如权利要求5所述的集成电路芯片，其中，所述反相判定单元在所述操作电压信息处在临界范围之外时将所述反相信号激活，而在所述电压信息处在所述临界范围之内时将所述反相信号去激活。
7.如权利要求1所述的集成电路芯片，其中，所述状态信息包括指示数据是否正常储存在所述内部电路的储存单元中的信息。
8.如权利要求1所述的集成电路芯片，其中，在正常模式下，所述反相判定单元将所述反相信号保持在去激活状态，以及
在测试模式下，所述反相判定单元根据所述状态信息将所述反相信号激活/去激活。
9.一种半导体存储器件，包括：
单元阵列区；
多个数据总线，所述多个数据总线被配置成传送从所述单元阵列区输出的多个数据比特；
并行串行转换电路，所述并行串行转换电路被配置成将加载在所述多个数据总线上的并行数据转换成串行数据；
反相判定单元，所述反相判定单元被配置成根据与所述半导体存储器件的状态有关的状态信息将反相信号激活/去激活；以及
数据输出电路，所述数据输出电路被配置成响应于所述反相信号而将从所述并行串行转换电路输出的所述串行数据反相，并输出反相的数据到数据焊盘。
10.如权利要求9所述的半导体存储器件，其中，所述并行串行转换电路包括：
管道锁存器，所述管道锁存器被配置成与第一输入控制信号同步地锁存加载在所述多个数据总线上的所述并行数据，并与第一输出控制信号同步地输出锁存的数据；以及
并行串行转换单元，所述并行串行转换单元被配置成将所述管道锁存器输出的所述并行数据转换成串行数据。
11.如权利要求9所述的半导体存储器件，其中，所述状态信息包括指示数据是否正常储存在所述单元阵列区中的信息，以及
所述反相判定单元被配置成接收并比较从所述单元阵列区输出的所述多个数据比特，在所述多个数据比特中的全部数据比特都具有相同的逻辑值时将所述反相信号去激活，而在所述多个数据比特不全都具有相同的逻辑值时将所述反相信号激活。
12.如权利要求10所述的半导体存储器件，其中，所述状态信息包括指示数据是否正常储存在所述单元阵列区中的信息，以及
所述反相判定单元包括：
数据比较部，所述数据比较部被配置成接收并比较从所述单元阵列区输出的所述多个数据比特，在所述多个数据比特全都具有相同的逻辑值时将所述反相信号去激活，或者在所述多个数据比特不全都具有相同的逻辑值时将所述反相信号激活；
第一延迟部，所述第一延迟部被配置成通过将所述第一输入控制信号延迟第一延迟值来产生第二输入控制信号；
第二延迟部，所述第二延迟部被配置成通过将所述第一输入控制信号延迟第二延迟值来产生第二输出控制信号；以及
锁存部，所述锁存部被配置成与所述第二输入控制信号同步地锁存从所述数据比较部输出的所述反相信号，并且与所述第二输出控制信号同步地输出所述反相信号。
13.如权利要求12所述的半导体存储器件，其中，所述第一延迟值包括执行所述数据比较部的操作所花费的时间。
14.如权利要求12所述的半导体存储器件，其中，所述第二延迟值包括执行所述并行串行转换单元的操作所花费的时间。
15.如权利要求9所述的半导体存储器件，其中，所述状态信息包括所述半导体存储器件的温度信息。
16.如权利要求15所述的半导体存储器件，其中，所述反相判定单元在所述温度信息处于临界范围之外时将所述反相信号激活，而在所述温度信息处于所述临界范围之内时将所述反相信号去激活。
17.如权利要求9所述的半导体存储器件，其中，所述状态信息包括所述半导体存储器件的操作电压信息。
18.如权利要求17所述的半导体存储器件，其中，所述反相判定单元在所述操作电压信息处于临界范围之外时将所述反相信号激活，而在所述电压信息处于所述临界范围之内时将所述反相信号去激活。
19.如权利要求9所述的半导体存储器件，其中，在正常模式下，所述反相判定单元将所述反相信号保持在去激活状态，以及
在测试模式下，所述反相判定单元根据所述状态信息将所述反相信号激活/去激活。
20.如权利要求9所述的半导体存储器件，其中，所述数据输出电路包括：
数据反相单元，所述数据反相单元被配置成在所述反相信号被激活时将从所述并行串行转换电路输出的所述串行数据反相，并且被配置成在所述反相信号被去激活时不将所述串行数据反相；以及
驱动器，所述驱动器被配置成将从所述数据反相单元输出的数据输出到所述数据焊盘。
21.一种半导体存储器件，包括：
单元阵列区；
多个数据总线，所述多个数据总线被配置成传送从所述单元阵列区输出的多个数据比特；
管道锁存器，所述管道锁存器被配置成锁存加载在所述多个数据总线上的并行数据，并输出所述并行数据；
反相判定单元，所述反相判定单元被配置成根据与所述半导体存储器件的状态有关的状态信息将反相信号激活/去激活；以及
并行数据反相单元，所述并行数据反相单元被配置成在所述反相信号被激活时将从所述管道锁存器输出的所述并行数据反相，而在所述反相信号被去激活时不将从所述管道锁存器输出的所述并行数据反相。
22.如权利要求21所述的半导体存储器件，还包括：
并行串行转换单元，所述并行串行转换单元被配置成将从所述并行数据反相单元输出的所述并行数据转换成串行数据；以及
驱动器，所述驱动器被配置成将从所述并行串行转换单元输出的所述串行数据输出到数据焊盘。
23.一种测试半导体存储器件的方法，包括以下步骤：
输入数据到单元阵列区；
读取储存在所述单元阵列区中的多个数据比特，并且将读取的数据加载到多个数据总线上；
将加载在所述多个数据总线上的并行数据转换成串行数据；
根据与所述半导体存储器件的状态有关的状态信息将反相信号激活/去激活；
响应于所述反相信号而将所述串行数据反相/不将所述串行数据反相；以及
输出反相/未反相的数据到数据焊盘。
CN201210073977.7A 2011-10-18 2012-03-20 集成电路芯片和半导体存储器件 Active CN103065689B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0106580 2011-10-18
KR1020110106580A KR20130042334A (ko) 2011-10-18 2011-10-18 집적회로 칩 및 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
CN103065689A true CN103065689A (zh) 2013-04-24
CN103065689B CN103065689B (zh) 2017-04-12

Family

ID=48085892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210073977.7A Active CN103065689B (zh) 2011-10-18 2012-03-20 集成电路芯片和半导体存储器件

Country Status (3)

Country Link
US (1) US8842486B2 (zh)
KR (1) KR20130042334A (zh)
CN (1) CN103065689B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114384400A (zh) * 2022-01-13 2022-04-22 集睿致远(厦门)科技有限公司 一种芯片异常信号的定位系统及定位方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145317B1 (ko) * 2010-04-29 2012-05-14 에스케이하이닉스 주식회사 데이터 전송회로 및 데이터 전송방법, 데이터 송/수신 시스템
KR20140065507A (ko) * 2012-11-15 2014-05-30 삼성전기주식회사 반도체 소자의 시험 장치 및 반도체 소자의 시험 방법
JP2015219927A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160117088A (ko) * 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 반도체장치
US11605416B1 (en) * 2021-11-10 2023-03-14 Micron Technology, Inc. Reducing duty cycle degradation for a signal path

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
US20040213074A1 (en) * 2003-03-18 2004-10-28 Brian Johnson Method and apparatus for establishing and maintaining desired read latency in high-speed DRAM
CN102081972A (zh) * 2009-11-27 2011-06-01 上海贝岭股份有限公司 一种eeprom器件测试电路及其测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146199A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体記憶装置のテスト回路
US5778028A (en) * 1994-06-13 1998-07-07 Zenith Electronics Corporation DC removal circuit for digital signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
US20040213074A1 (en) * 2003-03-18 2004-10-28 Brian Johnson Method and apparatus for establishing and maintaining desired read latency in high-speed DRAM
CN102081972A (zh) * 2009-11-27 2011-06-01 上海贝岭股份有限公司 一种eeprom器件测试电路及其测试方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114384400A (zh) * 2022-01-13 2022-04-22 集睿致远(厦门)科技有限公司 一种芯片异常信号的定位系统及定位方法

Also Published As

Publication number Publication date
US20130094302A1 (en) 2013-04-18
US8842486B2 (en) 2014-09-23
KR20130042334A (ko) 2013-04-26
CN103065689B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
US9103885B2 (en) Integrated circuit with plural comparators receiving expected data and mask data from different pads
CN103065689A (zh) 集成电路芯片和半导体存储器件
US7114110B2 (en) Semiconductor device, and the method of testing or making of the semiconductor device
CN109841258B (zh) 半导体器件和包括其的系统
US20180313894A1 (en) Semiconductor device and test method for semiconductor device
US7023198B2 (en) Semiconductor device and method of inspecting the same
US6961882B2 (en) Memory chip and apparatus for testing a memory chip
CN109283451B (zh) 一种集成电路良品检测系统及方法
US6622274B1 (en) Method of micro-architectural implementation on bist fronted state machine utilizing ‘death logic’ state transition for area minimization
US20080028104A1 (en) Semiconductor device and operation control method of semiconductor device
US20080082874A1 (en) FBM generation device and FBM generation method
KR100719169B1 (ko) 테스트 모드 제어 장치
JP4704131B2 (ja) 試験装置、及び試験方法
US8503260B2 (en) Semiconductor memory device, method of testing the same and system of testing the same
US20070061659A1 (en) Methods for testing a plurality of semiconductor devices in parallel and related apparatus
CN110988658A (zh) 一种通过烧写器系统检测待烧写mcu芯片管脚功能的方法
JP5477062B2 (ja) 半導体集積回路の試験装置、試験方法、及びプログラム
US8531200B2 (en) Semiconductor device for performing test operation and method thereof
US7702942B2 (en) Method for generating adjustable MRAM timing signals
KR20090126607A (ko) 반도체 메모리장치
US6587982B1 (en) Method of micro-architectural implementation of interface between bist state machine and tester interface to enable bist cycling
US7071676B2 (en) Circuit configuration and method for measuring at least one operating parameter for an integrated circuit
CN104422869A (zh) 半导体装置和测试方法
KR20010075269A (ko) 메모리 어레이 테스트 방법과 이를 구현하기 위해 배열된메모리 기반 디바이스
KR101150961B1 (ko) 시험 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant