CN110988658A - 一种通过烧写器系统检测待烧写mcu芯片管脚功能的方法 - Google Patents
一种通过烧写器系统检测待烧写mcu芯片管脚功能的方法 Download PDFInfo
- Publication number
- CN110988658A CN110988658A CN201911365060.2A CN201911365060A CN110988658A CN 110988658 A CN110988658 A CN 110988658A CN 201911365060 A CN201911365060 A CN 201911365060A CN 110988658 A CN110988658 A CN 110988658A
- Authority
- CN
- China
- Prior art keywords
- pin
- detected
- pins
- low level
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及芯片测试技术领域，具体为一种通过烧写器系统检测待烧写MCU芯片管脚功能的方法，具体为：首先通过烧写器系统发送控制命令，使待烧写MCU芯片的I/O管脚输出高低电平信号，再通过烧写器系统检测I/O管脚实际输出的高低电平信号，将检测到的高低电平信号与在前述控制命令下I/O管脚应当输出的高低电平信号进行对比，从而判断该I/O管脚功能是否正常；本发明利用烧写器系统的烧写和读取功能即可完成对MCU芯片管脚功能的检测，方法简单快捷，与烧写时间相比，测试时间可以忽略不计，不仅不会影响芯片的烧写成本，还省去了成品测试环节，缩短了芯片产出周期，降低了芯片测试成本，提高了芯片的市场竞争力。
Description
技术领域
本发明涉及芯片测试技术领域，具体为一种通过烧写器系统检测待烧写MCU芯片管脚功能的方法。
背景技术
目前晶圆切割划片后，经由封装厂封装打线，才能生产出可被使用的封装片。在这个过程中，封装打线往往会产生PAD没打上线或者打线打在一起的情况，当PAD没打上线时，会导致管脚开路，而当PAD打线打在一起时则会导致管脚短路。所以MCU芯片在封装完后一般都会去做成品测试，通过成品测试，检出来这些管脚出现开路或者短路问题的不良芯片。而现在成品测试成本普遍偏高，在国产芯片价格竞争日益激烈的环境下，如何降低成品测试的成本显得尤为重要。。
发明内容
针对现有技术中的问题，本发明提供一种通过烧写器系统检测待烧写MCU芯片管脚功能的方法。
为实现以上技术目的，本发明的技术方案是：
一种通过烧写器系统检测待烧写MCU芯片管脚功能的方法，其特征在于：首先通过烧写器系统发送控制命令，使待烧写MCU芯片的I/O管脚输出高低电平信号，再通过烧写器系统检测I/O管脚实际输出的高低电平信号，将检测到的高低电平信号与在前述控制命令下I/O管脚应当输出的高低电平信号进行对比，从而判断该I/O管脚功能是否正常。
一种通过烧写器系统检测待烧写MCU芯片管脚功能的方法，具体步骤包括：
A.对待烧写MCU芯片的N个I/O管脚中的任意一个I/O管脚进行检测，该I/O管脚作为被检测管脚连接上拉电阻；
B.通过烧写器系统发送控制命令，使待检测MCU芯片的N个I/O管脚输出信号，被检测I/O管脚输出高电平信号，其余I/O管脚均输出低电平信号；
C.通过烧写器系统检测N个I/O管脚实际输出的高低电平信号，如果烧写器系统检测到被检测I/O管脚输出低电平信号，则被检测I/O管脚与其他I/O管脚发生短路，如果被检测I/O管脚输出高电平信号，则被检测I/O管脚功能正常或者发生开路；
D.再通过烧写器系统发送控制命令，使待烧写MCU芯片的N个I/O管脚输出信号，被检测I/O管脚输出低电平信号，其余I/O管脚均输出高电平信号；
E.然后通过烧写器系统检测N个I/O管脚实际输出的高低电平信号，如果烧写器系统检测到被检测I/O管脚输出高电平信号，则被检测I/O管脚发生开路，如果被检测I/O管脚输出低电平信号，则被检测I/O管脚功能正常，至此，被检测I/O管脚的功能检测完成；
F.以此类推，重复步骤A至E,对待烧写MCU芯片的其余N-1个I/O管脚进行检测，直至所有I/O管脚的功能检测完成。
从以上描述可以看出，本发明具备以下优点：
本发明利用烧写器系统的原有硬件资源即可完成对MCU芯片管脚功能的检测，方法简单快捷，与烧写时间相比，测试时间几乎可以忽略不计，不仅不会影响芯片的烧写成本，还省去了成品测试环节，缩短了芯片产出周期，降低了芯片测试成本，提高了芯片的市场竞争力。
附图说明
图1是本发明的应用示意图。
具体实施方式
结合图1，详细说明本发明的一个具体实施例，但不对本发明的权利要求做任何限定。
一种通过烧写器系统检测待烧写MCU芯片管脚功能的方法，首先通过烧写器系统发送控制命令，使待烧写MCU芯片的I/O管脚输出高低电平信号，再通过烧写器系统检测I/O管脚实际输出的高低电平信号，将检测到的高低电平信号与在前述控制命令下I/O管脚应当输出的高低电平信号进行对比，从而判断该I/O管脚功能是否正常。
基于上述方法，给出具体检测步骤：
A.对待烧写MCU芯片的N个I/O管脚中的任意一个I/O管脚进行检测，该I/O管脚作为被检测管脚连接上拉电阻；
B.通过烧写器系统发送控制命令，使待检测MCU芯片的N个I/O管脚输出信号，被检测I/O管脚输出高电平信号，其余I/O管脚均输出低电平信号；
C.通过烧写器系统检测N个I/O管脚实际输出的高低电平信号，如果烧写器系统检测到被检测I/O管脚输出低电平信号，则被检测I/O管脚与其他I/O管脚发生短路，如果被检测I/O管脚输出高电平信号，则被检测I/O管脚功能正常或者发生开路；
D.再通过烧写器系统发送控制命令，使待烧写MCU芯片的N个I/O管脚输出信号，被检测I/O管脚输出低电平信号，其余I/O管脚均输出高电平信号；
E.然后通过烧写器系统检测N个I/O管脚实际输出的高低电平信号，如果烧写器系统检测到被检测I/O管脚输出高电平信号，则被检测I/O管脚发生开路，如果被检测I/O管脚输出低电平信号，则被检测I/O管脚功能正常，至此，被检测I/O管脚的功能检测完成；
F.以此类推，重复步骤A至E,对待烧写MCU芯片的其余N-1个I/O管脚进行检测，直至所有I/O管脚的功能检测完成。
如图1所示，以8PIN的待烧写MCU芯片为例使用上述方法对其进行检测，该MCU芯片的1脚为接电源端，8脚为接地端，2脚到7脚为普通I/O脚。具体检测步骤如下：
A.对待烧写MCU芯片的6个I/O管脚中的P65管脚进行检测，该管脚作为被检测管脚连接上拉电阻R1；
B.通过烧写器系统发送控制命令，使待烧写MCU芯片的6个I/O管(P65、P64、P63、P62、P61、P60)输出信号1-0-0-0-0-0，即
P65＝1/P64＝0/P63＝0/P62＝0/P61＝0/P60＝0；
C.通过烧写器系统检测6个I/O管脚实际输出的高低电平信号，如果烧写器系统检测到P65管脚输出0，则P65管脚与其他管脚发生短路，如果P65管脚输出1，则P65管脚功能正常或者发生开路；
D.再通过烧写器系统发送控制命令，使待检测MCU芯片的6个I/O管脚(P65、P64、P63、P62、P61、P60)输出信号0-1-1-1-1-1，即
P65＝0/P64＝1/P63＝1/P62＝1/P61＝1/P60＝1；
E.然后通过烧写器系统检测6个I/O管脚实际输出的高低电平信号，如果烧写器系统检测到P65管脚输出1，则P65管脚发生开路，如果P65管脚输出0，则P65管脚功能正常，至此，P65管脚的功能检测完成；
F.以此类推，参照步骤A至E，对待烧写MCU芯片的其余5个I/O管脚进行检测，直至所有I/O管脚的功能检测完成。
本发明所述的测试方法，利用现有的烧写器系统的原有硬件资源就可以完成，不需要在烧写器系统内增加硬件资源，测试方法简单快捷，测试时间几乎可以忽略不计，不仅不会影响芯片的烧写成本，还省去了成品测试环节，缩短了芯片产出周期，降低了芯片测试成本，提高了芯片的市场竞争力。
本发明所述测试方法具体应用时，可以将烧写器系统连接计算机，检测命令通过计算机传送到烧写器系统，烧写器系统再根据上位机的命令对待烧写芯片进行检测操作，检测过程中，计算机还向烧写器系统发送校验命令，烧写器根据校验命令对管脚的实际输出结果与应当输出的结果进行比较，应当输出的结果可以通过烧写器系统预先写入MCU芯片的存储器中，每次管脚检测完成后，检测结果回传至计算机展示。
综上所述，本发明具有以下优点：
本发明利用烧写器系统的原有硬件资源即可完成对MCU芯片管脚功能的检测，方法简单快捷，与烧写时间相比，测试时间几乎可以忽略不计，不仅不会影响芯片的烧写成本，还省去了成品测试环节，缩短了芯片产出周期，降低了芯片测试成本，提高了芯片的市场竞争力。
可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。
Claims (2)
1.一种通过烧写器系统检测待烧写MCU芯片管脚功能的方法，其特征在于：首先通过烧写器系统发送控制命令，使待烧写MCU芯片的I/O管脚输出高低电平信号，再通过烧写器系统检测I/O管脚实际输出的高低电平信号，将检测到的高低电平信号与在前述控制命令下I/O管脚应当输出的高低电平信号进行对比，从而判断该I/O管脚功能是否正常。
2.根据权利要求1所述的一种通过烧写器系统检测待烧写MCU芯片管脚功能的方法，具体步骤包括：
A.对待烧写MCU芯片的N个I/O管脚中的任意一个I/O管脚进行检测，该I/O管脚作为被检测管脚连接上拉电阻；
B.通过烧写器系统发送控制命令，使待检测MCU芯片的N个I/O管脚输出信号，被检测I/O管脚输出高电平信号，其余I/O管脚均输出低电平信号；
C.通过烧写器系统检测N个I/O管脚实际输出的高低电平信号，如果烧写器系统检测到被检测I/O管脚输出低电平信号，则被检测I/O管脚与其他I/O管脚发生短路，如果被检测I/O管脚输出高电平信号，则被检测I/O管脚功能正常或者发生开路；
D.再通过烧写器系统发送控制命令，使待烧写MCU芯片的N个I/O管脚输出信号，被检测I/O管脚输出低电平信号，其余I/O管脚均输出高电平信号；
E.然后通过烧写器系统检测N个I/O管脚实际输出的高低电平信号，如果烧写器系统检测到被检测I/O管脚输出高电平信号，则被检测I/O管脚发生开路，如果被检测I/O管脚输出低电平信号，则被检测I/O管脚功能正常，至此，被检测I/O管脚的功能检测完成；
F.以此类推，重复步骤A至E,对待烧写MCU芯片的其余N-1个I/O管脚进行检测，直至所有I/O管脚的功能检测完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911365060.2A CN110988658A (zh) | 2019-12-26 | 2019-12-26 | 一种通过烧写器系统检测待烧写mcu芯片管脚功能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911365060.2A CN110988658A (zh) | 2019-12-26 | 2019-12-26 | 一种通过烧写器系统检测待烧写mcu芯片管脚功能的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110988658A true CN110988658A (zh) | 2020-04-10 |
Family
ID=70077124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911365060.2A Pending CN110988658A (zh) | 2019-12-26 | 2019-12-26 | 一种通过烧写器系统检测待烧写mcu芯片管脚功能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110988658A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113866606A (zh) * | 2021-09-27 | 2021-12-31 | 合肥移瑞通信技术有限公司 | 一种模组管脚检测方法、装置、电子设备及存储介质 |
| CN117110830A (zh) * | 2023-02-08 | 2023-11-24 | 荣耀终端有限公司 | 一种电气检测装置及电气检测设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6182254B1 (en) * | 1998-01-26 | 2001-01-30 | Hyundai Electronics Industries Co., Ltd. | Rambus ASIC having high speed testing function and testing method thereof |
| CN102568580A (zh) * | 2010-12-14 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 带芯片测试功能的烧录机及其烧录方法 |
| CN104035023A (zh) * | 2013-03-07 | 2014-09-10 | 上海宏测半导体科技有限公司 | Mcu的测试方法和系统 |
| CN105044536A (zh) * | 2015-03-20 | 2015-11-11 | 深圳康姆科技有限公司 | 一种新型的封装缺陷检测方法和系统 |
| CN108984456A (zh) * | 2017-05-31 | 2018-12-11 | 无锡华润矽科微电子有限公司 | 基于双向握手实现进入烧写模式的方法及系统 |
-
2019
- 2019-12-26 CN CN201911365060.2A patent/CN110988658A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6182254B1 (en) * | 1998-01-26 | 2001-01-30 | Hyundai Electronics Industries Co., Ltd. | Rambus ASIC having high speed testing function and testing method thereof |
| CN102568580A (zh) * | 2010-12-14 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 带芯片测试功能的烧录机及其烧录方法 |
| CN104035023A (zh) * | 2013-03-07 | 2014-09-10 | 上海宏测半导体科技有限公司 | Mcu的测试方法和系统 |
| CN105044536A (zh) * | 2015-03-20 | 2015-11-11 | 深圳康姆科技有限公司 | 一种新型的封装缺陷检测方法和系统 |
| CN108984456A (zh) * | 2017-05-31 | 2018-12-11 | 无锡华润矽科微电子有限公司 | 基于双向握手实现进入烧写模式的方法及系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113866606A (zh) * | 2021-09-27 | 2021-12-31 | 合肥移瑞通信技术有限公司 | 一种模组管脚检测方法、装置、电子设备及存储介质 |
| CN117110830A (zh) * | 2023-02-08 | 2023-11-24 | 荣耀终端有限公司 | 一种电气检测装置及电气检测设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110988658A (zh) | 一种通过烧写器系统检测待烧写mcu芯片管脚功能的方法 | |
| US20050232367A1 (en) | Two-wire chip-to-chip interface | |
| CN111104278B (zh) | Sas连接器导通检测系统及其方法 | |
| US20160293272A1 (en) | Method and apparatus for optimized memory test status detection and debug | |
| US20100096629A1 (en) | Multi-chip module for automatic failure analysis | |
| US20060218452A1 (en) | Area efficient BIST system for memories | |
| CN103065689A (zh) | 集成电路芯片和半导体存储器件 | |
| US20100067294A1 (en) | Semiconductor memory device | |
| CN112799887B (zh) | 一种芯片ft测试系统以及测试方法 | |
| US10127996B2 (en) | Test circuit for memory device and semiconductor integrated device including the test circuit | |
| CN116386711B (zh) | 一种存储器件数据传输的测试装置及测试方法 | |
| US7394272B2 (en) | Built-in self test for system in package | |
| CN115602242B (zh) | 一种存储装置及其测试方法 | |
| US8176370B2 (en) | Method and system for direct access memory testing of an integrated circuit | |
| CN113160875B (zh) | 芯片测试系统和测试方法 | |
| US11308997B1 (en) | Method and system for direct access to flash modules | |
| US20140380110A1 (en) | Test apparatus and operating method thereof | |
| US10574238B2 (en) | Inspection circuit, semiconductor storage element, semiconductor device, and connection inspection method | |
| KR100660640B1 (ko) | 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법 | |
| KR100771263B1 (ko) | 메모리 어레이 테스트 방법과 이를 구현하기 위해 배열된메모리 기반 디바이스 | |
| CN108241117B (zh) | 用于测试半导体组件之系统及方法 | |
| CN112782551A (zh) | 一种芯片及芯片的测试系统 | |
| US8209571B2 (en) | Valid-transmission verifying circuit and a semiconductor device including the same | |
| US11630153B2 (en) | Chip testing apparatus and system with sharing test interface | |
| KR20120080352A (ko) | 반도체 메모리 장치 및 이를 위한 병렬 테스트 검증 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200410 |
|
| RJ01 | Rejection of invention patent application after publication |