CN111104278B - Sas连接器导通检测系统及其方法 - Google Patents

Sas连接器导通检测系统及其方法 Download PDF

Info

Publication number
CN111104278B
CN111104278B CN201811268635.4A CN201811268635A CN111104278B CN 111104278 B CN111104278 B CN 111104278B CN 201811268635 A CN201811268635 A CN 201811268635A CN 111104278 B CN111104278 B CN 111104278B
Authority
CN
China
Prior art keywords
connector
jtag
electrically connected
sas
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811268635.4A
Other languages
English (en)
Other versions
CN111104278A (zh
Inventor
桑媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201811268635.4A priority Critical patent/CN111104278B/zh
Priority to US16/226,190 priority patent/US20200132768A1/en
Publication of CN111104278A publication Critical patent/CN111104278A/zh
Application granted granted Critical
Publication of CN111104278B publication Critical patent/CN111104278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种SAS连接器导通检测系统及其方法，属于连接器技术领域。本发明的SAS连接器导通检测系统通过检测电路板上的SAS连接器与主板的主板SAS连接器彼此插接，通过检测电路板上的JTAG输入连接器与JTAG输出连接器使检测电路板以及测试存取端口控制器彼此之间可形成串接，每一个检测电路板可以单独提供主板的一个主板SAS连接器的导通检测，由此可以达成提高SAS连接器检测效率的技术功效。

Description

SAS连接器导通检测系统及其方法
技术领域
本发明公开一种检测系统及其方法，尤其是指一种通过检测电路板上的SAS连接器与主板的主板SAS连接器彼此插接，通过检测电路板上的JTAG输入连接器与JTAG输出连接器使测试存取端口控制器彼此之间可形成串接的SAS连接器导通检测系统及其方法。
背景技术
主板/SC SAS连接器上信号的测试，之前的SC测试基本上采用的是Function测试。业内很多是购买SAS测试治具，通过治具和被测设备的高速差分通信来进行诊断，这种测试治具通常成本会很高(一般会需要功能较强的MCU及周边电路)。
综上所述，可知现有技术中长期以来一直存在现有对于SAS连接器检测成本过高的问题，因此有必要提出改进的技术手段，来解决此问题。
发明内容
有鉴于现有技术存在现有对于SAS连接器检测成本过高的问题，本发明遂公开一种SAS连接器导通检测系统及其方法。
本发明所公开的SAS连接器导通检测系统，其包括：主板以及检测电路板，主板还包括：多个主板SAS连接器以及边界扫描芯片；检测电路板还包括：SAS连接器、JTAG输入连接器、JTAG输出连接器、缓冲器、复杂可程序逻辑装置(Complex Programmable LogicDevice，CPLD)、第一JTAG芯片、第二JTAG芯片、第一多任务器、第二多任务器、微处理器、电子抹除式可复写只读存储器、模拟数字转换器以及稳压器。
主板上的边界扫描芯片分别与主板上的主板SAS连接器形成电性连接。
SAS连接器分别与复杂可程序逻辑装置、第一JTAG芯片、第二JTAG芯片、模拟数字转换器以及稳压器形成电性连接；JTAG输入连接器分别与JTAG输出连接器、缓冲器以及第一多任务器形成电性连接；JTAG输出连接器分别与JTAG输入连接器以及第一多任务器形成电性连接；缓冲器分别与JTAG输入连接器、JTAG输出连接器以及复杂可程序逻辑装置形成电性连接；复杂可程序逻辑装置分别与缓冲器、第一JTAG芯片、SAS连接器以及微处理器形成电性连接；第一JTAG芯片分别与SAS连接器、复杂可程序逻辑装置以及第二JTAG芯片形成电性连接；第二JTAG芯片分别与SAS连接器以及第一JTAG芯片形成电性连接；第一多任务器分别与JTAG输入连接器、JTAG输出连接器、复杂可程序逻辑装置以及微处理器形成电性连接；第二多任务器分别与微处理器、电子抹除式可复写只读存储器以及模拟数字转换器形成电性连接；微处理器分别与复杂可程序逻辑装置、第一多任务器、第二多任务器以及模拟数字转换器形成电性连接；电子抹除式可复写只读存储器与第二多任务器形成电性连接；模拟数字转换器分别与SAS连接器、第二多任务器以及微处理器形成电性连接；稳压器分别与第一多任务器以及电源形成电性连接；及当检测电路板通过SAS连接器插接于主板的主板SAS连接器时，每一个检测电路板可以单独提供主板的一个主板SAS连接器的导通检测。
本发明所公开的SAS连接器导通检测方法，其包括下列步骤：
首先，提供具有多个主板SAS连接器以及边界扫描芯片的主板；接着，边界扫描芯片分别与主板SAS连接器形成电性连接；接着，提供具有SAS连接器、JTAG输入连接器、JTAG输出连接器、缓冲器、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)、第一JTAG芯片、第二JTAG芯片、第一多任务器、第二多任务器、微处理器、电子抹除式可复写只读存储器、模拟数字转换器以及稳压器的检测电路板；接着，SAS连接器分别与复杂可程序逻辑装置、第一JTAG芯片、第二JTAG芯片、模拟数字转换器以及稳压器形成电性连接；接着，JTAG输入连接器分别与JTAG输出连接器、缓冲器以及第一多任务器形成电性连接；接着，JTAG输出连接器分别与JTAG输入连接器以及第一多任务器形成电性连接；接着，缓冲器分别与JTAG输入连接器、JTAG输出连接器以及复杂可程序逻辑装置形成电性连接；接着，复杂可程序逻辑装置分别与缓冲器、第一JTAG芯片、SAS连接器以及微处理器形成电性连接；接着，第一JTAG芯片分别与SAS连接器、复杂可程序逻辑装置以及第二JTAG芯片形成电性连接；接着，第二JTAG芯片分别与SAS连接器以及第一JTAG芯片形成电性连接；接着，第一多任务器分别与JTAG输入连接器、JTAG输出连接器、复杂可程序逻辑装置以及微处理器形成电性连接；接着，第二多任务器分别与微处理器、电子抹除式可复写只读存储器以及模拟数字转换器形成电性连接；接着，微处理器分别与复杂可程序逻辑装置、第一多任务器、第二多任务器以及模拟数字转换器形成电性连接；接着，电子抹除式可复写只读存储器与第二多任务器形成电性连接；接着，模拟数字转换器分别与SAS连接器、第二多任务器以及微处理器形成电性连接；接着，稳压器分别与第一多任务器以及电源形成电性连接；最后，当检测电路板通过SAS连接器插接于主板的主板SAS连接器时，每一个检测电路板可以单独提供主板的一个主板SAS连接器的导通检测。
本发明所公开的系统及方法如上，与现有技术之间的差异在于通过检测电路板上的SAS连接器与主板的主板SAS连接器彼此插接，通过检测电路板上的JTAG输入连接器与JTAG输出连接器使检测电路板以及测试存取端口控制器彼此之间可形成串接，每一个检测电路板可以单独提供主板的一个主板SAS连接器的导通检测。
通过上述的技术手段，本发明可以达成提高SAS连接器检测效率的技术功效。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
利用附图对本申请作进一步说明，但附图中的内容不构成对本申请的任何限制。
图1为本发明SAS连接器导通检测系统的系统方块图。
图2A和图2B为本发明SAS连接器导通检测方法的方法流程图。
图3A至图3D为本发明SAS连接器导通检测的测试方块部分示意图。
主要组件符号说明：
10 主板
11 主板SAS连接器
12 边界扫描芯片
20 检测电路板
201 SAS连接器
202 JTAG输入连接器
203 JTAG输出连接器
204 缓冲器
205 复杂可程序逻辑装置
206 第一JTAG芯片
207 第二JTAG芯片
208 第一多任务器
209 第二多任务器
210 微处理器
211 电子抹除式可复写只读存储器
212 模拟数字转换器
213 稳压器
步骤101提供具有多个主板SAS连接器以及边界扫描芯片的主板
步骤102边界扫描芯片分别与主板SAS连接器形成电性连接
步骤103提供具有SAS连接器、JTAG输入连接器、JTAG输出连接器、缓冲器、复杂可程序逻辑装置、第一JTAG芯片、第二JTAG芯片、第一多任务器、第二多任务器、微处理器、电子抹除式可复写只读存储器、模拟数字转换器以及稳压器的检测电路板
步骤104SAS连接器分别与复杂可程序逻辑装置、第一JTAG芯片、第二JTAG芯片、模拟数字转换器以及稳压器形成电性连接
步骤105JTAG输入连接器分别与JTAG输出连接器、缓冲器以及第一多任务器形成电性连接
步骤106JTAG输出连接器分别与JTAG输入连接器以及第一多任务器形成电性连接
步骤107缓冲器分别与JTAG输入连接器、JTAG输出连接器以及复杂可程序逻辑装置形成电性连接
步骤108复杂可程序逻辑装置分别与缓冲器、第一JTAG芯片、SAS连接器以及微处理器形成电性连接
步骤109第一JTAG芯片分别与SAS连接器、复杂可程序逻辑装置以及第二JTAG芯片形成电性连接
步骤110第二JTAG芯片分别与SAS连接器以及第一JTAG芯片形成电性连接
步骤111第一多任务器分别与JTAG输入连接器、JTAG输出连接器、复杂可程序逻辑装置以及微处理器形成电性连接
步骤112第二多任务器分别与微处理器、电子抹除式可复写只读存储器以及模拟数字转换器形成电性连接
步骤113微处理器分别与复杂可程序逻辑装置、第一多任务器、第二多任务器以及模拟数字转换器形成电性连接
步骤114电子抹除式可复写只读存储器与第二多任务器形成电性连接
步骤115模拟数字转换器分别与SAS连接器、第二多任务器以及微处理器形成电性连接
步骤116稳压器分别与第一多任务器以及电源形成电性连接
步骤117当检测电路板通过SAS连接器插接于主板的主板SAS连接器时，每一个检测电路板可以单独提供主板的一个主板SAS连接器的导通检测。
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，由此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下将以一个实施例来说明本发明实施方式的运作系统与方法，并请同时参考图1、图2A以及图2B所示，图1为本发明SAS连接器导通检测系统的系统方块图；图2A以及图2B为本发明SAS连接器导通检测方法的方法流程图。
本发明所公开的SAS连接器导通检测系统，其包括：主板10以及检测电路板20，主板10还包括：多个主板SAS连接器11以及边界扫描芯片12，即主板10具有多个主板SAS连接器11以及边界扫描芯片12(步骤101)，边界扫描芯片12分别与主板SAS连接器11形成电性连接(步骤102)；检测电路板20还包括：SAS连接器201、JTAG输入连接器202、JTAG输出连接器203、缓冲器204、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)205、第一JTAG芯片206、第二JTAG芯片207、第一多任务器208、第二多任务器209、微处理器210、电子抹除式可复写只读存储器211、模拟数字转换器212以及稳压器213，即检测电路板20具有SAS连接器201、JTAG输入连接器202、JTAG输出连接器203、缓冲器204、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)205、第一JTAG芯片206、第二JTAG芯片207、第一多任务器208、第二多任务器209、微处理器210、电子抹除式可复写只读存储器211、模拟数字转换器212以及稳压器213(步骤103)。
检测电路板20的SAS连接器201分别与检测电路板20的复杂可程序逻辑装置205、检测电路板20的第一JTAG芯片206、检测电路板20的第二JTAG芯片207、检测电路板20的模拟数字转换器212以及检测电路板20的稳压器213形成电性连接(步骤104)。
检测电路板20的JTAG输入连接器202分别与检测电路板20的JTAG输出连接器203、检测电路板20的缓冲器204以及检测电路板20的第一多任务器208形成电性连接(步骤105)。
检测电路板20的JTAG输出连接器203分别与检测电路板20的JTAG输入连接器202以及检测电路板20的第一多任务器208形成电性连接(步骤106)。
检测电路板20的缓冲器204分别与检测电路板20的JTAG输入连接器202、检测电路板20的JTAG输出连接器203以及检测电路板20的复杂可程序逻辑装置205形成电性连接(步骤107)。
检测电路板20的复杂可程序逻辑装置205分别与检测电路板20的缓冲器204、检测电路板20的第一JTAG芯片206、检测电路板20的SAS连接器201以及检测电路板20的微处理器210形成电性连接(步骤108)。
检测电路板20的第一JTAG芯片206分别与SAS连接器201、检测电路板20的复杂可程序逻辑装置205以及检测电路板20的第二JTAG芯片207形成电性连接(步骤109)。
检测电路板20的第二JTAG芯片207分别与检测电路板20的SAS连接器201以及检测电路板20的第一JTAG芯片206形成电性连接(步骤110)。
检测电路板20的第一多任务器208分别与检测电路板20的JTAG输入连接器202、检测电路板20的JTAG输出连接器203、检测电路板20的复杂可程序逻辑装置205以及微处理器210形成电性连接(步骤111)。
检测电路板20的第二多任务器209分别与微处理器210、检测电路板20的电子抹除式可复写只读存储器211以及检测电路板20的模拟数字转换器212形成电性连接(步骤112)。
检测电路板20的微处理器210分别与检测电路板20的复杂可程序逻辑装置205、检测电路板20的第一多任务器208、检测电路板20的第二多任务器209以及检测电路板20的模拟数字转换器212形成电性连接(步骤113)。
检测电路板20的电子抹除式可复写只读存储器211与检测电路板20的第二多任务器209形成电性连接(步骤114)。
检测电路板20的模拟数字转换器212分别与检测电路板20的SAS连接器201、检测电路板20的第二多任务器209以及检测电路板20的微处理器210形成电性连接(步骤115)。
检测电路板20的稳压器213分别与检测电路板20的第一多任务器208以及电源形成电性连接(步骤116)。
检测电路板20的复杂可程序逻辑装置205可以采用型号为EPM240的芯片为实施方式，检测电路板20的第一JTAG芯片206可以采用型号为SCAN15MB200TSQ的芯片为实施方式，检测电路板20的第二JTAG芯片207可以采用型号为SCAN15MB200TSQ的芯片为实施方式，检测电路板20的第一多任务器208可以采用型号为74CBTLV3257的芯片为实施方式，检测电路板20的第二多任务器209可以采用型号为PCA9548的芯片为实施方式，检测电路板20的微处理器210可以采用型号为LPC1113FBD48的芯片为实施方式，检测电路板20的电子抹除式可复写只读存储器211可以采用型号为24LC32AT的芯片为实施方式，检测电路板20的模拟数字转换器212可以采用型号为MAX1039的芯片为实施方式，检测电路板20的稳压器213可以采用型号为IR3842的芯片为实施方式，在此仅为举例说明之，并不以此局限本发明的应用范畴。
检测电路板20的第一JTAG芯片206以及检测电路板20的第二JTAG芯片207分别提供生成差分检测信号以及生成输入输出信号，检测电路板20的微处理器210是用以控制检测电路板20的第一JTAG芯片206或是检测电路板20的第二JTAG芯片207生成输入输出信号以及对集成电路总线信号开关。
主板10上的边界扫描芯片12分别与主板10上的主板SAS连接器11形成电性连接，检测电路板20的JTAG输入连接器202可与测试存取端口(Test Access Port，TAP)控制器或是另一个检测电路板20的JTAG输出连接器203形成电性连接，检测电路板20的JTAG输出连接器203与另一个检测电路板20的JTAG输入连接器202形成电性连接或是检测电路板20的JTAG输出连接器203空接，在主板10的一个主板SAS连接器11与一个检测电路板20的SAS连接器201插接时，通过测试存取端口控制器提供检测信号至检测电路板20，主板10与检测电路板20分别可依据检测信号进行单独的对主板10的一个主板SAS连接器11与其插接的检测电路板20的SAS连接器201进行连接器脚位的导通检测(步骤117)。
前述的主板10的主板SAS连接器11以及检测电路板20的SAS连接器201分别包括集成电路总线、输入输出脚位、接地脚位、数据传输脚位以及模拟信号脚位，在此仅为举例说明之，并不以此局限本发明的应用范畴，亦即检测信号即是可以对主板10的主板SAS连接器11的差分信号脚位检测、接地信号脚位检测、模拟信号脚位检测、输入输出信号脚位检测、以及集成电路总线脚位检测进行导通检测。
在进行主板10的主板SAS连接器11脚位的导通检测时，测试存取端口控制器将主板10的边界扫描芯片12、检测电路板20的复杂可程序逻辑装置205、检测电路板20的第一JTAG芯片206以及检测电路板20的第二JTAG芯片207皆设定为边界扫描工作模式。
请参考图3A图，图3A为本发明SAS连接器导通检测的测试方块部分示意图。
主板10的边界扫描芯片12、检测电路板20的复杂可程序逻辑装置205、检测电路板20的第一JTAG芯片206、检测电路板20的第二JTAG芯片207以及检测电路板20的微处理器210会分别依据检测信号生成差分信号或是进行信号控制。
对于主板SAS连接器11中TX_DP脚位(即数据传输脚位)以及TX_DN脚位(即数据传输脚位)的信号检测是在检测电路板20的第一JTAG芯片206或是第二JTAG芯片207接收到检测信号时生成差分信号通过检测电路板20的SAS连接器201以及主板10的主板SAS连接器11传送至主板10的边界扫描芯片12以进行检测。
若检测电路板20的第一JTAG芯片206或是第二JTAG芯片207所发出的差分信号与主板10的边界扫描芯片12所接收到的差分信号一致时，则主板SAS连接器11中TX_DP脚位以及TX_DN脚位的导通检测会通过测试，反之检测电路板20的第一JTAG芯片206或是第二JTAG芯片207所发出的差分信号与主板10的边界扫描芯片12所接收到的差分信号不一致时，则主板SAS连接器11中TX_DP脚位以及TX_DN脚位的导通检测则测试失败。
对于主板SAS连接器11中RX_DP脚位(即数据传输脚位)以及RX_DN脚位(即数据传输脚位)的信号检测是在主板10的边界扫描芯片12接收到检测信号时生成差分信号通过检测电路板20的SAS连接器201以及主板10的主板SAS连接器11传送至检测电路板20的第一JTAG芯片206或是第二JTAG芯片207以进行检测。
若主板10的边界扫描芯片12所发出的差分信号与检测电路板20的第一JTAG芯片206或是第二JTAG芯片207所接收到的差分信号一致时，则主板SAS连接器11中RX_DP脚位以及RX_DN脚位的导通检测会通过测试，反之主板10的边界扫描芯片12所发出的差分信号与检测电路板20的第一JTAG芯片206或是第二JTAG芯片207所接收到的差分信号一致时，则主板SAS连接器11中RX_DP脚位以及RX_DN脚位的导通检测则测试失败。
请参考图3B图以及图3C图，图3B图以及图3C图为本发明SAS连接器导通检测的测试方块部分示意图。
对于主板SAS连接器11中模拟信号脚位的信号检测，当检测电路板20的微处理器210接收到检测信号时，检测电路板20的微处理器210通过集成电路总线连接至检测电路板20的模拟数字转换器212，以由检测电路板20的模拟数字转换器212读取主板SAS连接器11中模拟信号脚位的电压值后，电路板20的微处理器210会储存检测电路板20的模拟数字转换器212所读取主板SAS连接器11中模拟信号脚位的电压值，电路板20的微处理器210会依据电压值判断检测结果是否正确，即可判断出主板SAS连接器11中模拟信号脚位是否导通。
值得注意的是，在考虑到电源为开路(open)时，模拟数字转换器212的模拟信号脚位为空接状态，此时模拟数字转换器212的模拟信号脚位的电压为不稳定状态，为了避免模拟数字转换器212的模拟信号脚位空接状态在信号检测时的不稳定电压，对于没有下拉(pull-down)的模拟数字转换器212的模拟信号脚位增加下拉电阻(pull-down resistor)，前述的下拉电阻可以采用电阻值范围介于3M欧姆至4M欧姆之间，在此仅为举例说明之，并不以此局限本发明的应用范畴。
进一步可以将电阻分压电路以分别连接到检测电路板20的微处理器210以及检测电路板20的模拟数字转换器212，电阻分压电路例如是采用10M欧姆以及2M欧姆的电阻分压电路，在此仅为举例说明之，并不以此局限本发明的应用范畴，在电阻分压电路与检测电路板20的模拟数字转换器212之间可增加备份线路，即在电阻分压电路与检测电路板20的模拟数字转换器212之间串接0欧姆的电阻，请参考图3C。
请参考图3D，图3D为本发明SAS连接器导通检测的测试方块部分示意图。
对于主板SAS连接器11中输入输出脚位的信号检测，主板SAS连接器11的输入输出脚位分别连接到检测电路板20的复杂可程序逻辑装置205以及主板10的微处理器，主板10的微处理器亦为边界扫描芯片，检测电路板20的复杂可程序逻辑装置205会依据检测信号发送检测数据至主板10的微处理器，通过FT读取主板10的微处理器的输入输出脚位的输入输出数据，若检测电路板20的复杂可程序逻辑装置205所发出的检测数据与FT自主板10的微处理器读取到的输入输出数据一致时，则主板SAS连接器11中输入输出脚位的导通检测会通过测试，反之测电路板20的复杂可程序逻辑装置205所发出的检测数据与FT自主板10的微处理器读取到的输入输出数据不一致时，则主板SAS连接器11中输入输出脚位的导通检测则测试失败。
值得注意的是，主板10的微处理器亦为边界扫描芯片，但主板10的微处理器是依据主板的韧体(Firmware)来决定JTAG功能致能(Enable)或是禁能(Disable)，主板10的微处理器仅有输入输出脚位设定为致能，在此仅为举例说明之，并不以此局限本发明的应用范畴。
综上所述，可知本发明与现有技术之间的差异在于通过检测电路板上的SAS连接器与主板的主板SAS连接器彼此插接，通过检测电路板上的JTAG输入连接器与JTAG输出连接器使检测电路板以及测试存取端口控制器彼此之间可形成串接，每一个检测电路板可以单独提供主板的一个主板SAS连接器的导通检测。
由此技术手段可以来解决现有技术所存在现有对SAS连接器检测成本过高的问题，进而达成提高SAS连接器检测效率的技术功效。
以上的具体实例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (10)

1.一种SAS连接器导通检测系统，其特征在于，包括：
主板，所述主板还包括：
多个主板SAS连接器；及
边界扫描芯片，所述边界扫描芯片分别与所述主板SAS连接器形成电性连接；及
检测电路板，所述检测电路板还包括SAS连接器、JTAG输入连接器、JTAG输出连接器、缓冲器、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)、第一JTAG芯片、第二JTAG芯片、第一多任务器、第二多任务器、微处理器、电子抹除式可复写只读存储器、模拟数字转换器以及稳压器，其中：
所述SAS连接器分别与所述复杂可程序逻辑装置、所述第一JTAG芯片、所述第二JTAG芯片、所述模拟数字转换器以及所述稳压器形成电性连接；
所述JTAG输入连接器分别与所述JTAG输出连接器、所述缓冲器以及所述第一多任务器形成电性连接；
所述JTAG输出连接器分别与所述JTAG输入连接器以及所述第一多任务器形成电性连接；
所述缓冲器分别与所述JTAG输入连接器、所述JTAG输出连接器以及所述复杂可程序逻辑装置形成电性连接；
所述复杂可程序逻辑装置分别与所述缓冲器、所述第一JTAG芯片、所述SAS连接器以及所述微处理器形成电性连接；
所述第一JTAG芯片分别与所述SAS连接器、所述复杂可程序逻辑装置以及所述第二JTAG芯片形成电性连接；
所述第二JTAG芯片分别与SAS连接器以及所述第一JTAG芯片形成电性连接；
所述第一多任务器分别与所述JTAG输入连接器、所述JTAG输出连接器、所述复杂可程序逻辑装置以及所述微处理器形成电性连接；
所述第二多任务器分别与所述微处理器、所述电子抹除式可复写只读存储器以及所述模拟数字转换器形成电性连接；
所述微处理器分别与所述复杂可程序逻辑装置、所述第一多任务器、所述第二多任务器以及所述模拟数字转换器形成电性连接；
所述电子抹除式可复写只读存储器与所述第二多任务器形成电性连接；
所述模拟数字转换器分别与所述SAS连接器、所述第二多任务器以及所述微处理器形成电性连接；
所述稳压器分别与所述第一多任务器以及电源形成电性连接；及
当所述检测电路板通过所述SAS连接器插接于所述主板的所述主板SAS连接器时，每一个检测电路板可以单独提供所述主板的一个主板SAS连接器的导通检测。
2.如权利要求1所述的SAS连接器导通检测系统，其特征在于，所述检测电路板的所述JTAG输入连接器与测试存取端口(Test Access Port，TAP)控制器或是另一个所述检测电路板的所述JTAG输出连接器形成电性连接，所述检测电路板的所述JTAG输出连接器与另一个所述检测电路板的所述JTAG输入连接器形成电性连接。
3.如权利要求1所述的SAS连接器导通检测系统，其特征在于，所述主板SAS连接器以及所述SAS连接器分别包括集成电路总线、输入输出脚位、接地脚位、数据传输脚位以及模拟信号脚位。
4.如权利要求1所述的SAS连接器导通检测系统，其特征在于，所述主板SAS连接器的导通检测包括数据传输脚位检测、模拟信号脚位检测以及输入输出信号脚位检测。
5.如权利要求1所述的SAS连接器导通检测系统，其特征在于，所述复杂可程序逻辑装置以及所述微处理器可通过测试存取端口控制器设定为边界扫描模式。
6.一种SAS连接器导通检测方法，其特征在于，包括：
提供具有多个主板SAS连接器以及边界扫描芯片的主板；
所述边界扫描芯片分别与所述主板SAS连接器形成电性连接；
提供具有SAS连接器、JTAG输入连接器、JTAG输出连接器、缓冲器、复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)、第一JTAG芯片、第二JTAG芯片、微处理器、电子抹除式可复写只读存储器、模拟数字转换器以及稳压器的检测电路板，所述检测电路板还包括；
所述SAS连接器分别与所述复杂可程序逻辑装置、所述第一JTAG芯片、所述第二JTAG芯片、所述模拟数字转换器以及所述稳压器形成电性连接；
所述JTAG输入连接器分别与所述JTAG输出连接器、所述缓冲器以及所述第一多任务器形成电性连接；
所述JTAG输出连接器分别与所述JTAG输入连接器以及所述第一多任务器形成电性连接；
所述缓冲器分别与所述JTAG输入连接器、所述JTAG输出连接器以及所述复杂可程序逻辑装置形成电性连接；
所述复杂可程序逻辑装置分别与所述缓冲器、所述第一JTAG芯片、所述SAS连接器以及所述微处理器形成电性连接；
所述第一JTAG芯片分别与所述SAS连接器、所述复杂可程序逻辑装置以及所述第二JTAG芯片形成电性连接；
所述第二JTAG芯片分别与SAS连接器以及所述第一JTAG芯片形成电性连接；
所述第一多任务器分别与所述JTAG输入连接器、所述JTAG输出连接器、所述复杂可程序逻辑装置以及所述微处理器形成电性连接；
所述第二多任务器分别与所述微处理器、所述电子抹除式可复写只读存储器以及所述模拟数字转换器形成电性连接；
所述微处理器分别与所述复杂可程序逻辑装置、所述第一多任务器、所述第二多任务器以及所述模拟数字转换器形成电性连接；
所述电子抹除式可复写只读存储器与所述第二多任务器形成电性连接；
所述模拟数字转换器分别与所述SAS连接器、所述第二多任务器以及所述微处理器形成电性连接；
所述稳压器分别与所述第一多任务器以及电源形成电性连接；及
当所述检测电路板通过所述SAS连接器插接于所述主板的所述主板SAS连接器时，每一个检测电路板可以单独提供所述主板的一个主板SAS连接器的导通检测。
7.如权利要求6所述的SAS连接器导通检测方法，其特征在于，所述检测电路板的所述JTAG输入连接器与测试存取端口(Test Access Port，TAP)控制器或是另一个所述检测电路板的所述JTAG输出连接器形成电性连接，所述检测电路板的所述JTAG输出连接器与另一个所述检测电路板的所述JTAG输入连接器形成电性连接。
8.如权利要求6所述的SAS连接器导通检测方法，其特征在于，所述主板SAS连接器以及所述SAS连接器分别包括集成电路总线、输入输出脚位、接地脚位、数据传输脚位以及模拟信号脚位。
9.如权利要求6所述的SAS连接器导通检测方法，其特征在于，所述主板SAS连接器的导通检测包括数据传输脚位检测、模拟信号脚位检测以及输入输出信号脚位检测。
10.如权利要求6所述的SAS连接器导通检测方法，其特征在于，所述复杂可程序逻辑装置以及所述微处理器可通过测试存取端口控制器设定为边界扫描模式。
CN201811268635.4A 2018-10-29 2018-10-29 Sas连接器导通检测系统及其方法 Active CN111104278B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811268635.4A CN111104278B (zh) 2018-10-29 2018-10-29 Sas连接器导通检测系统及其方法
US16/226,190 US20200132768A1 (en) 2018-10-29 2018-12-19 SAS Connector Conduction Detecting System And Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811268635.4A CN111104278B (zh) 2018-10-29 2018-10-29 Sas连接器导通检测系统及其方法

Publications (2)

Publication Number Publication Date
CN111104278A CN111104278A (zh) 2020-05-05
CN111104278B true CN111104278B (zh) 2022-02-22

Family

ID=70326749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811268635.4A Active CN111104278B (zh) 2018-10-29 2018-10-29 Sas连接器导通检测系统及其方法

Country Status (2)

Country Link
US (1) US20200132768A1 (zh)
CN (1) CN111104278B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111783113A (zh) * 2020-06-22 2020-10-16 济南浪潮高新科技投资发展有限公司 一种基于SAS Controller的数据访问权限控制方法
CN115480153A (zh) * 2021-06-15 2022-12-16 英业达科技有限公司 提高待测试电路板中脚位测试涵盖率系统及其方法
TWI783549B (zh) * 2021-06-24 2022-11-11 英業達股份有限公司 提高待測試電路板中腳位測試涵蓋率系統及其方法
CN116257390A (zh) * 2021-12-01 2023-06-13 富联精密电子(天津)有限公司 服务器开机顺序调试系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479132A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 多芯片测试系统及其测试方法
CN104182010A (zh) * 2014-09-11 2014-12-03 浪潮电子信息产业股份有限公司 一种基于数据switch数据传输的rack机架
TWI588503B (zh) * 2016-12-23 2017-06-21 英業達股份有限公司 具自我檢測功能的測試電路板及其自我檢測方法
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8914693B2 (en) * 2012-02-15 2014-12-16 International Business Machines Corporation Apparatus for JTAG-driven remote scanning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479132A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 多芯片测试系统及其测试方法
CN104182010A (zh) * 2014-09-11 2014-12-03 浪潮电子信息产业股份有限公司 一种基于数据switch数据传输的rack机架
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板
TWI588503B (zh) * 2016-12-23 2017-06-21 英業達股份有限公司 具自我檢測功能的測試電路板及其自我檢測方法

Also Published As

Publication number Publication date
CN111104278A (zh) 2020-05-05
US20200132768A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN111104278B (zh) Sas连接器导通检测系统及其方法
US6505317B1 (en) System and method for testing signal interconnections using built-in self test
CN111104279B (zh) Sas连接器导通检测系统及其方法
CN104239169A (zh) 信号测试卡及方法
CN109298266B (zh) 测试系统、测试方法、测试装置及存储介质
US5134314A (en) Automatic pin circuitry shutoff for an integrated circuit
CN107688521A (zh) 一种服务器电源在位检测电路及检测方法
CN115809167A (zh) 快速周边组件互连接口的自我测试系统及其方法
CN207764782U (zh) 快捷外设互联标准插槽的检测系统
US4481628A (en) Apparatus for testing dynamic noise immunity of digital integrated circuits
CN113567832A (zh) 一种电路板io连通性的测试装置
CN104899123A (zh) 一种主板上dimm插槽的地址设置信号的连接测试装置与方法
CN108255655A (zh) 一种PCIe卡在位检测板卡
CN111290891B (zh) 计算机系统及测试计算机系统的方法
US20230161729A1 (en) Detection System for PCIe CEM Connection Interface of Circuit Board and Method Thereof
CN113806148B (zh) 快速周边组件互连插槽检测系统
CN216117887U (zh) 一种电路板io连通性的测试装置
CN110907857B (zh) 一种基于fpga的连接器自动检测方法
CN109901046B (zh) 电路板的电压引脚导通检测系统及其方法
TW202018509A (zh) Sas連接器導通檢測系統及其方法
TWI550292B (zh) 電視智慧卡模組之測試裝置及方法
CN109901048B (zh) 以不同扫描链测试差分线路的系统及其方法
CN114817104B (zh) 一种iic上拉电压切换电路及切换方法
TW201710694A (zh) 一種主板上ｄｉｍｍ插槽的位址設置信號的連接測試裝置與方法
TWI738937B (zh) 差分時脈信號的測試系統及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant