CN113567832A

CN113567832A - 一种电路板io连通性的测试装置

Info

Publication number: CN113567832A
Application number: CN202110771586.1A
Authority: CN
Inventors: 张洪波; 赵满怀
Original assignee: Beijing CEC Huada Electronic Design Co Ltd
Current assignee: Beijing CEC Huada Electronic Design Co Ltd
Priority date: 2021-07-08
Filing date: 2021-07-08
Publication date: 2021-10-29

Abstract

本发明公开了一种电路板IO连通性的测试装置，测试装置包括测试控制模块、数据处理模块、数据校验模块、IO测试板。其中，数据处理模块通过IO接口信号连接至IO测试板，并配置输出IO管脚的电平状态，数据校验模块用于检测被测模块电路上任一路输入IO管脚的开路或短路的状态。本发明的测试装置用于电路板上MCU或FPGA芯片的IO与所连接的接插件的连通性测试，能准确检测出IO的开路或是相临两个IO的短路问题，快速定位电路板焊接或芯片IO失效问题，加快生产和测试效率。

Description

一种电路板IO连通性的测试装置

技术领域

本发明涉及电路板测试技术领域，具体涉及一种电路板IO连通性的测试装置。

背景技术

随着芯片工艺的提升及芯片规模增加，有数百IO的MCU或FPGA芯片比较常见，各厂商都推出芯片开发板(或称为最小系统板)，由用户通过接插件连接用户的功能板进行开发调试，芯片开发板MCU或FPGA芯片通常是直接连接到接插件，随着高密度管脚封装的芯片和高密度接插件的广泛应用，从芯片IO到接插件的连通性相关的焊接质量问题，也逐渐受到电路板设计和生产厂商的关注，以确保每一块提供给客户的开发板IO功能正常。

电路板IO连通性的测试，常用的方法是相临管脚一个配置为输出、另一个配置为输入，通过电路板外部管脚互连进行输出输入测试，对于IO控制电路或程序开发工作量比较大，准确定位失效IO不方便且易出错。

针对上述问题，本发明提出一种电路板IO连通性的测试装置。采用独特电路结构的硬件IO测试板，并配合数据处理和数据校验的功能模块，能准确检测出IO的开路问题，或是相临两个IO的短路问题，并支持输出和显示测试结果，快速定位电路板焊接问题或芯片IO失效问题，加快生产和测试效率。

发明内容

本发明解决的是MCU或FPGA开发板上芯片IO到接插件的连通性如何测试，如何快速定位焊接质量的问题。本发明提出一种测试装置，通过IO测试板配置并检测电路板上芯片IO的电平状态，并通过数据校验模块快速分析出电路板上芯片任一路IO的开路或短路的状态，用于具有IO功能的MCU或FPGA芯片电路板上芯片IO与接插件的连通性测试，快速定位电路板焊接质量或是芯片IO失效问题。

本发明的测试装置包括：测试控制模块、被测模块和IO测试板。其中，被测模块包括：数据处理模块和数据校验模块。

测试控制模块，实现产生和发送测试命令及数据，并显示测试结果的功能；测试控制模块与被测模块中的数据处理模块相连，实现IO测试命令及数据的产生和发送的功能；测试控制模块与被测模块中的数据校验模块相连，接收数据校验模块产生的IO测试结果数据并进行显示；

数据处理模块，实现处理测试命令和测试数据的功能；数据处理模块与测试控制模块、IO测试板、数据校验模块相连，数据处理模块将测试控制模块发送的命令及数据转为IO测试板接口数据并发送给IO测试板，数据处理模块将IO测试板返回的IO状态数据发送给数据校验模块；

数据校验模块，实现测试数据校验功能，生成测试结果数据；与测试控制模块、数据处理模块相连，数据校验模块对IO状态数据进行校验产生IO测试结果数据，将IO测试结果数据返回给测试控制模块；

IO测试板，与被测模块中的数据处理模块相连，实现待测电路板IO的配置及电平检测功能。

IO测试板由一路输出电路和多路输入电路组成。

IO测试板上的输出电路，由一个输出IO管脚和一个反向器组成，同时输出正向信号和反向信号，用于输入电路的电平配置。

IO测试板上的输入电路，每一路电路中包括两个输入IO管脚，两个输入IO管脚通过两个下拉电阻分别连接到低电平GND，通过两个上拉电阻分别连接到反向器INV两端，使这两个输入IO管脚配置的电平反向。通过上述的输出电路中的反向器，实现相临输入IO管脚信号电平反向功能。输入IO管脚依次连接到待测IO对应的接插件上，通过反向器使接插件上相临的IO的输入电平相反，从而支持检测相临IO的短路功能。多路输入电路中每一路输入电路的电路设计相同，在IO测试板上复制n路电路，从而实现2n个IO管脚的测试功能，可以实现多个接插件对应的芯片IO的同时测试。

本发明的测试装置通过寄存器实现数据的存储和传递：数据处理模块中包含数据寄存器，数据处理模块将IO测试板接口数据存储在数据寄存器中，实现IO测试板输出IO管脚的配置以及输入IO管脚电平采样功能；数据校验模块包含校验寄存器，数据校验模块将校验后产生的IO测试结果数据存在校验寄存器中，并由测试控制模块读取。

被测模块的逻辑功能由FPGA逻辑电路或MCU程序实现：对于待测芯片为FPGA的电路板，由FPGA内部的逻辑电路实现；对于待测芯片为MCU的电路板，由MCU内部的嵌入式程序实现。

IO测试板由一块或多块硬件电路板组成，连接到待测电路板上待测试IO对应的每个接插件上，根据电路板上接插件的IO管脚数以及管脚位置，来决定采用几块IO测试板进行测试。

IO测试板支持检测任一个输入IO管脚断路，和相临的两个输入IO管脚短路功能。IO测试板实现的功能如下：

1)上拉电阻连接到正向信号的输入IO管脚，测得的管脚状态与正向信号的电平一致，表示对应管脚测试通过；

2)上拉电阻连接到反向信号的输入IO管脚，测得的管脚状态与反向信号的电平一致，表示对应管脚测试通过；

3)当输入IO管脚的上拉电阻连接的正向电平或反向电平发生变化时，输入IO管脚的电平状态不变化，表示这个管脚出现断路；

4)当输入IO管脚的上拉电阻连接的正向电平或反向电平发生变化时，相临的两个输入IO管脚一直为低电平时，表示这两个管脚出现短路。

附图说明

图1是本发明的电路板IO连通性测试装置结构图。

图2是本发明的测试装置中IO测试板电路结构图。

图3是用于分析相临IO短路情况输入状态的示意图。

具体实施方式：

为了更好地理解本发明，下面结合附图对其功能原理进行详细说明。

如图1所示，为本发明的测试装置结构图，由“测试控制模块、数据处理模块、数据校验模块、IO测试板”4部分组成。本测试装置主要是用于电路板上MCU或FPGA芯片的IO与所连接的接插件的连通性测试。测试控制模块由界面软件实现,可以将显示功能通过通信接口连接至上位机进行IO测试结果显示。

如图2所示，为本发明的IO测试板电路结构图，由输出电路和多路输入电路组成。输出电路由一个输出IO管脚Pout和一个反向器INV组成,通过反向器INV，实现了Pout管脚输出的正向信号的同时产生反向信号，这两个电平相反的信号同提供给每路输入电路用于测试。IO测试板上的输入电路，每一路电路中包括两个输入IO管脚，这两个输入IO管脚通过下拉电阻R2和R4分别连接到低电平GND，其中一个IO管脚通过上拉电阻R1连接到反向器的输出信号反向信号上，另一个IO管脚通过上拉电阻R3连接到Pout管脚输出的正向信号上。由于通过两个电阻串接将正向信号和反向信号直接连接到GND，为减少测试时的功耗，电阻的取值为几十K或几百K，其中上拉电阻R1和R3阻值相同，下拉电阻R2和R4阻值相同。

本具体实施中采用R1＝R3＝50K，R2＝R4＝100K，高电平电压为3.3V，实现200个IO管脚的测试(即需设计100路输入电路)

每1路输入电路的漏电流I漏＝3.3/((50+100)/2)＝0.044mA

100路输入电路的总电流I总＝0.044*100＝4.4mA，需要满足Pout管脚的电流输出能力。

上拉电阻连接的信号为低电平时，输入IO管脚电平为低电平0，被识别为低电平；

上拉电阻连接的信号为高电平时，输入IO管脚电平＝3.3*100/(100+50)＝2.2V，被识别为高电平。

如图3所示，用于分析相临IO短路情况的输入电平状态。由于是相临IO，输入电路上拉电阻R1和R3总是连接两个电平相反的信号，当两个管脚短路时，相当于只有一个上拉电阻，另一个上拉电阻变为对GND下拉。

总下拉电阻＝(100/2)*50/(100/2+50)＝25K

此时输入IO管脚电平＝3.3*25/(25+50)＝1.1V，被识别为低电平。

以上实施例仅用以说明而非限制本发明的技术方案，尽管参照上述实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：依然可以对本发明进行修改或等同替代，而不脱离本发明的精神和范围的任何修改或局部替代，其均应涵盖在本发明的权利要求范围内。

Claims

1.一种电路板IO连通性的测试装置，其特征在于测试装置包括：测试控制模块、被测模块和IO测试板，其中：

测试控制模块，实现产生和发送测试命令及数据，并显示测试结果的功能；与被测模块中的数据处理模块相连，实现IO测试命令及数据的产生和发送的功能；与被测模块中的数据校验模块相连，接收数据校验模块产生的IO测试结果数据并进行显示；

被测模块包括数据处理模块和数据校验模块；

数据处理模块，实现处理测试命令和测试数据的功能；与测试控制模块、IO测试板、数据校验模块相连，将测试控制模块发送的命令及数据转为IO测试板接口数据并发送给IO测试板，将IO测试板返回的IO状态数据发送给数据校验模块；

IO测试板，与被测模块中的数据处理模块相连，实现待测电路板IO的配置及IO电平检测功能。

2.根据权利要求1所述的一种电路板IO连通性的测试装置，其特征在于所述IO测试板由一路输出电路和n路输入电路组成,n≥1；输出电路，由一个输出IO管脚和一个反向器组成；输入电路，每一路电路中包括两个输入IO管脚，所述的两个输入IO管脚通过两个下拉电阻分别连接到低电平，所述的两个输入IO管脚通过另外两个上拉电阻分别连接到反向器两端；输入IO管脚依次连接到待测IO对应的接插件上，通过反向器使接插件上相临的IO的输入电平相反，从而支持检测相临IO的短路功能。

3.根据权利要求1所述的一种电路板IO连通性的测试装置，其特征在于所述的IO测试板中每一路输入电路的电路设计相同，在IO测试板上复制n路输入电路，从而实现2n个IO管脚的测试功能，实现多个IO的同时测试。

4.根据权利要求1所述的一种电路板IO连通性的测试装置，其特征在于所述的数据处理模块包含数据寄存器，数据处理模块将IO测试板接口数据存储在数据寄存器中；所述的数据校验模块包含校验寄存器，数据校验模块将校验后产生的IO测试结果数据存在校验寄存器中。

5.根据权利要求1所述的一种电路板IO连通性的测试装置，其特征在于所述的被测模块的逻辑功能由FPGA逻辑电路或MCU程序实现。

6.根据权利要求1所述的一种电路板IO连通性的测试装置，其特征在于所述的IO测试板，由m块硬件电路板组成，m≥1,通过接插件与被测模块连接。