JP5176962B2 - プリント板接続試験装置および方法 - Google Patents
プリント板接続試験装置および方法 Download PDFInfo
- Publication number
- JP5176962B2 JP5176962B2 JP2008541939A JP2008541939A JP5176962B2 JP 5176962 B2 JP5176962 B2 JP 5176962B2 JP 2008541939 A JP2008541939 A JP 2008541939A JP 2008541939 A JP2008541939 A JP 2008541939A JP 5176962 B2 JP5176962 B2 JP 5176962B2
- Authority
- JP
- Japan
- Prior art keywords
- connection test
- signal
- connector
- connection
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 9
- 230000004044 response Effects 0.000 claims description 84
- 239000000872 buffer Substances 0.000 claims description 53
- 238000010998 test method Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000002159 abnormal effect Effects 0.000 claims description 9
- 230000009471 action Effects 0.000 claims description 7
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明は、複数の部品を搭載したプリント板の接続試験装置および方法に関し、特に、複数のコネクタを有するプリント板の接続試験を行なうプリント板接続試験装置および方法に関する。
近年、ＬＳＩ（Large Scale Integration）等のチップ部品の高集積化が進み、より複雑な回路を、より小さいサイズのチップ上に搭載できるようになっている。
また、プリント板（プリント基板）の表面実装技術が進歩し、より多くのチップ部品をプリント板上に実装できるようになっている。
これらに伴って、小型で高性能のシステムを構築することが可能になったが、その反面、プリント板上の各チップ部品の試験は難しくなってきている。
また、プリント板（プリント基板）の表面実装技術が進歩し、より多くのチップ部品をプリント板上に実装できるようになっている。
これらに伴って、小型で高性能のシステムを構築することが可能になったが、その反面、プリント板上の各チップ部品の試験は難しくなってきている。
そこで、高密度実装プリント板等の試験を行なうべく、ＩＥＥＥ標準1149.1の標準規格として、ボード・接続試験手法（接続試験容易化手法）がＪＴＡＧ（Joint Test Action Group）により提案され、このボート・接続試験手法では、ＬＳＩ等のチップ部品の内部に組み込む接続試験機構としてのバウンダリ・スキャン・アーキテクチャ（以下、ＪＴＡＧ回路という）が定義されている。
このＪＴＡＧ回路では、プリント板上に載る各チップ部品の入出力ピンにシフト型スキャン・チェーンを持たせてプリント板上で各チップ部品のスキャン・チェーンを接続することにより、プリント板上の各部品の入出力ピンを直接プローブすることなく、スキャン・シフト動作のみで入出力ピンの状態を制御・観測することができる。
さらに、ＪＴＡＧ回路は、当該ＪＴＡＧ回路を組み込まれたチップ部品を含むプリント板上の試験として、例えば、コネクタを介して接続される電子部品と当該ＪＴＡＧ回路を組み込まれたチップ部品との接続試験にも用いられている（例えば、下記特許文献１〜４参照）。
特開平１１−１７４１２２号公報
特開２００３−５７３０１号公報
特開平１０−１８６００６号公報
特開平１１−５２０２５号公報
さらに、ＪＴＡＧ回路は、当該ＪＴＡＧ回路を組み込まれたチップ部品を含むプリント板上の試験として、例えば、コネクタを介して接続される電子部品と当該ＪＴＡＧ回路を組み込まれたチップ部品との接続試験にも用いられている（例えば、下記特許文献１〜４参照）。
ところで、近年のプリント板の表面実装技術の進歩等により、一つのＬＳＩに多くの電子部品がコネクタを介して接続されるようになり、上記特許文献１〜４に開示された技術のごとく１対１の接続試験だけではなく、１対多の接続試験を行なう必要が生じている。
例えば、図６に示すような、ＪＴＡＧ回路１００をそなえたＬＳＩ１０１と、このＬＳＩ１０１に信号線を介して接続された、電子部品（例えば、メモリ素子や他のプリント板）１０２ａ〜１０２ｄがそれぞれ接続される複数のコネクタ１０３ａ〜１０３ｄとを有する被試験対象プリント板（以下、単にプリント板という）１０４においては、ＬＳＩ１０１と電子部品１０２ａ〜１０２ｄとの１対多の接続試験が必要である。
例えば、図６に示すような、ＪＴＡＧ回路１００をそなえたＬＳＩ１０１と、このＬＳＩ１０１に信号線を介して接続された、電子部品（例えば、メモリ素子や他のプリント板）１０２ａ〜１０２ｄがそれぞれ接続される複数のコネクタ１０３ａ〜１０３ｄとを有する被試験対象プリント板（以下、単にプリント板という）１０４においては、ＬＳＩ１０１と電子部品１０２ａ〜１０２ｄとの１対多の接続試験が必要である。
そこで、ＬＳＩ１０１と電子部品１０２ａ〜１０２ｄとの１対多の接続試験を実行するにあたり、図７に示すごとく、複数のコネクタ１０３ａ〜１０３ｄのそれぞれに、入力信号をそのまま応答信号として出力する試験用折り返し治具（以下、接続試験用部品という）１０５ａ〜１０５ｄを電子部品１０２ａ〜１０２ｄの代わりに接続することが考えられる。
そして、ＪＴＡＧ回路１００が信号線ａ１〜ａ４を介して複数の接続試験用部品１０５ａ〜１０５ｄのそれぞれに試験信号を出力し、この出力した試験信号と同一の信号が信号線ｂ１〜ｂ４を介して返ってくるか否かで、ＬＳＩ１０１と複数の接続試験用部品１０５ａ〜１０５ｄとの接続状態を検証する。
ここで、ＬＳＩ１０１と複数の接続試験用部品１０５ａ〜１０５ｄとの接続状態とは、複数のコネクタ１０３ａ〜１０３ｄのそれぞれのプリント板との接続が正常であるか否か、および／または、複数のコネクタ１０３ａ〜１０３ｄのネット（つまり、ＬＳＩ１０１と複数のコネクタ１０３ａ〜１０３ｄとをつなぐ信号線ａ１〜ａ４，ｂ１〜ｂ４）が正常に接続されているか否かをいう。
ここで、ＬＳＩ１０１と複数の接続試験用部品１０５ａ〜１０５ｄとの接続状態とは、複数のコネクタ１０３ａ〜１０３ｄのそれぞれのプリント板との接続が正常であるか否か、および／または、複数のコネクタ１０３ａ〜１０３ｄのネット（つまり、ＬＳＩ１０１と複数のコネクタ１０３ａ〜１０３ｄとをつなぐ信号線ａ１〜ａ４，ｂ１〜ｂ４）が正常に接続されているか否かをいう。
しかしながら、複数のコネクタ１０３ａ〜１０３ｄのすべてに接続試験用部品１０５ａ〜１０５ｄを搭載して試験を行なうと、複数のコネクタ１０３ａ〜１０３ｄのいずれかに異常（不良）があった場合であっても、正常なコネクタ１０３ａ〜１０３ｄが一つでもあれば、ＬＳＩ１０１には出力した試験信号と同一の応答信号が返ってくるので、かかる異常を検出できない。
これと同様に、信号線ａ１〜ａ４，ｂ１〜ｂ４のいずれかに切断等の異常があったとしても、信号線ａ１〜ａ４，ｂ１〜ｂ４の対が一つでも正常であれば、ＬＳＩ１０１には出力した試験信号と同一の応答信号が返ってくるので、かかる異常を検出できない。
また、ＬＳＩ１０１と電子部品１０２ａ〜１０２ｄとの１対多の接続試験を実行する他の方法として、図８に示すごとく、一つの接続試験用部品１０５ａを複数のコネクタ１０３ａ〜１０３ｄに順に接続して、各コネクタ１０３ａ〜１０３ｄに係る試験を一つずつ順に実行することが考えられる。
また、ＬＳＩ１０１と電子部品１０２ａ〜１０２ｄとの１対多の接続試験を実行する他の方法として、図８に示すごとく、一つの接続試験用部品１０５ａを複数のコネクタ１０３ａ〜１０３ｄに順に接続して、各コネクタ１０３ａ〜１０３ｄに係る試験を一つずつ順に実行することが考えられる。
しかしながら、試験対象のコネクタ１０３ａ〜１０３ｄを切り替えるために、オペレータが、接続試験用部品１０５ａを手作業で順に各コネクタ１０３ａ〜１０３ｄに接続する必要があるので、オペレータの手間が非常に多く掛かってしまうとともに、試験時間も長くなってしまう。
さらに、オペレータが接続試験用部品１０５ａのコネクタ１０３ａ〜１０３ｄへの接続を手作業で行なうので、オペレータが接続試験用部品１０５ａの接続を間違えてしまい、例えばオペレータはすべてのコネクタ１０３ａ〜１０３ｄに係る試験を完了したと思っていても、実際は一つのコネクタを接続し忘れて試験できていない、あるいは、同じコネクタに２回接続して試験をしてしまっているという人為的なミスを犯してしまうおそれがあり、しかも、かかるミスを自動的に判別できないので結果的にすべてのコネクタ１０３ａ〜１０３ｄに係る試験を完全に完了できないおそれもある。
さらに、オペレータが接続試験用部品１０５ａのコネクタ１０３ａ〜１０３ｄへの接続を手作業で行なうので、オペレータが接続試験用部品１０５ａの接続を間違えてしまい、例えばオペレータはすべてのコネクタ１０３ａ〜１０３ｄに係る試験を完了したと思っていても、実際は一つのコネクタを接続し忘れて試験できていない、あるいは、同じコネクタに２回接続して試験をしてしまっているという人為的なミスを犯してしまうおそれがあり、しかも、かかるミスを自動的に判別できないので結果的にすべてのコネクタ１０３ａ〜１０３ｄに係る試験を完全に完了できないおそれもある。
本発明は、このような課題に鑑み創案されたもので、複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なう際に、オペレータの負担を低減しながら、かかる接続試験を確実に実行できるようにすることを目的とする。
上記目的を達成するために、本発明のプリント板接続試験装置は、複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なうものであって、各コネクタおよび各コネクタに係るネットの接続試験時に該複数のコネクタのそれぞれに接続され、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品と、該プリント板上に設けられ、該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として入力される接続試験信号を生成する接続試験信号生成回路と、該複数の接続試験用部品のうち、一の接続試験用部品が該第１の態様をとるように、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替えを制御するとともに、該接続試験信号生成回路からの該接続試験信号の出力を制御する制御部と、該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する応答信号に基づいて、当該接続試験用部品に接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断する判断部とをそなえて構成されていることを特徴としている。
応答信号を出力しない第２の態様を切り替えることが好ましい。
応答信号を出力しない第２の態様を切り替えることが好ましい。
なお、該複数の接続試験用部品は、該第１の態様をとる場合には該応答信号として該入力信号と同一信号を出力するように構成され、該判断部が、該一の接続試験用部品からの応答信号が該接続試験信号と同一であれば該コネクタおよび当該コネクタに係るネットの接続状態が正常であると判断する一方、該応答信号が該接続試験信号と異なっていれば該コネクタおよび当該コネクタに係るネットの接続状態が異常であると判断することが好ましい。
また、該複数の接続試験用部品のそれぞれがスリーステートバッファをそなえて構成され、該スリーステートバッファが、該制御部からの切替制御信号に基づいて、該入力信号に応じて高レベルもしくは低レベルの該応答信号を出力する第１の態様、および、ハイインピーダンスとなり該応答信号を出力しない第２の態様を切り替えることが好ましい。
さらに、該複数の接続試験用部品のそれぞれが、該制御部からの該切替制御信号を該スリーステートバッファに入力するＩ２Ｃ（Inter Integrated Circuit）素子をそなえて構成されていることが好ましい。
なお、該制御部が、各コネクタおよび各コネクタに係るネットの接続試験を実行すべく、該第１の態様をとる該一の接続試験用部品を順に変更することが好ましい。
なお、該制御部が、各コネクタおよび各コネクタに係るネットの接続試験を実行すべく、該第１の態様をとる該一の接続試験用部品を順に変更することが好ましい。
また、該接続試験信号生成回路が、該プリント板に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ（Joint Test Action Group）回路であることが好ましく、このとき、該制御部が、該ＪＴＡＧ回路に接続され当該ＪＴＡＧ回路を用いたボード・テストを実行するテスタにそなえられていることが好ましい。
さらに、該判断部が、該テスタにそなえられていることが好ましい。
なお、該複数の接続試験用部品のそれぞれからの該応答信号が該ＪＴＡＧ回路を介して該判断部に出力されることが好ましい。
また、上記目的を達成するために、本発明のプリント板接続試験方法は、複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なう方法であって、各コネクタおよび各コネクタに係るネットの接続試験時に、該複数のコネクタのそれぞれに、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品を接続し、該複数の接続試験用部品のうちの一の接続試験用部品が該第１の態様をとるように、該複数の接続試験用部品のそれぞれを該第１の態様あるいは該第２の態様に切り替え、該プリント板上から、該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として入力する接続試験信号を出力し、該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する応答信号に基づいて、当該接続試験用部品に接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断することを特徴としている。
なお、該複数の接続試験用部品のそれぞれからの該応答信号が該ＪＴＡＧ回路を介して該判断部に出力されることが好ましい。
また、上記目的を達成するために、本発明のプリント板接続試験方法は、複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なう方法であって、各コネクタおよび各コネクタに係るネットの接続試験時に、該複数のコネクタのそれぞれに、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品を接続し、該複数の接続試験用部品のうちの一の接続試験用部品が該第１の態様をとるように、該複数の接続試験用部品のそれぞれを該第１の態様あるいは該第２の態様に切り替え、該プリント板上から、該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として入力する接続試験信号を出力し、該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する応答信号に基づいて、当該接続試験用部品に接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断することを特徴としている。
なお、該複数の接続試験用部品が、該第１の態様をとる場合、該応答信号として該入力信号と同一信号を出力するように構成され、該一の接続試験用部品からの該応答信号が該接続試験信号と同一であれば該コネクタおよび当該コネクタに係るネットの接続状態が正常であると判断する一方、該応答信号が該接続試験信号と異なっていれば該コネクタおよび当該コネクタに係るネットの接続状態が異常であると判断することが好ましい。
また、該複数の接続試験用部品のそれぞれがスリーステートバッファをそなえて構成され、該スリーステートバッファが、切替制御信号に基づいて、該入力信号に応じて高レベルもしくは低レベルの該応答信号を出力する該第１の態様、および、ハイインピーダンスとなり該応答信号を出力しない該第２の態様を切り替えることが好ましい。
さらに、該複数の接続試験用部品のそれぞれがＩ２Ｃ素子をそなえ、該Ｉ２Ｃ素子が該切替制御信号を該スリーステートバッファに入力することが好ましい。
さらに、該複数の接続試験用部品のそれぞれがＩ２Ｃ素子をそなえ、該Ｉ２Ｃ素子が該切替制御信号を該スリーステートバッファに入力することが好ましい。
なお、各コネクタおよび各コネクタに係るネットの接続試験を実行すべく、該第１の態様をとる該一の接続試験用部品を順に変更することが好ましい。
また、該接続試験信号が、該プリント板に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ回路によって生成され出力されることが好ましい。
また、該接続試験信号が、該プリント板に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ回路によって生成され出力されることが好ましい。
さらに、該ＪＴＡＧ回路に接続され当該ＪＴＡＧ回路を用いたボード・テストを実行するテスタが、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替え、および、該ＪＴＡＧ回路からの該接続試験信号の出力を制御することが好ましく、このとき、該テスタが、該第１の態様をとる該一の接続試験用部品からの該応答信号に基づいて、当該接続試験用部品を接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断することが好ましい。
なお、該複数の接続試験用部品のそれぞれからの該応答信号が該ＪＴＡＧ回路を介して該テスタに出力されることが好ましい。
このように、本発明によれば、プリント板上の複数のコネクタのそれぞれに、入力信号に対する応答信号を出力する第１の態様と、応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品を接続し、制御部が複数の接続試験用部品のうちの一の接続試験用部品のみが第１の態様をとるように、複数の接続試験用部品のそれぞれの動作態様を切り替えるとともに、接続試験信号生成回路が制御部に制御されて、プリント板上から複数の接続試験用部品のそれぞれにコネクタを介して入力信号として接続試験信号を出力し、判断部が、第１の態様をとる一の接続試験用部品からの接続試験信号に対する応答信号に基づいて、当該接続試験用部品を接続されたコネクタおよび当該コネクタに係るネットの接続状態を判断するので、複数の接続試験用部品のうちの一の接続試験用部品を自動的に特定して、特定した接続試験用部品に対応する一のコネクタに係る接続試験だけを実行することができ、オペレータの負担を低減しながら、複数のコネクタに係る接続試験を確実に実行することができる。
つまり、制御部が、複数の接続試験用部品のうち、一つの接続試験用部品のみが第１の態様をとり、他の接続試験用部品は第２の態様をとって電気的に切断されるように制御するので、オペレータが接続試験用部品を複数のコネクタに抜き指しして試験対象のコネクタを変更する必要がなく、オペレータの負担を大幅に低減できるとともに、オペレータの手作業がなくなる分、試験時間を短縮できる。
しかも、制御部が自動的に試験対象のコネクタを特定するので、すべてのコネクタに係る接続試験を確実に且つ正確に実行することができる。
１ プリント板接続試験装置
１０ａ〜１０ｄ，２３ａ〜２３ｄ，１０３ａ〜１０３ｄ コネクタ
１１，１０４ プリント板
１２ａ〜１２ｄ ネット
２０ａ〜２０ｄ，１０５ａ〜１０５ｄ 接続試験用部品
２１ａ〜２１ｄ スリーステートバッファ
２２ａ〜２２ｄ Ｉ２Ｃ（Inter Integrated Circuit）素子
３０，１００ ＪＴＡＧ（Joint Test Action Group）回路（接続試験信号生成回路）
３１，１０１ ＬＳＩ（Large Scale Integration）
４０ テスタ
４１ 制御部
４２ 判断部
１０２ａ〜１０２ｄ 電子部品
ａ１〜ａ４，ｂ１〜ｂ４，ｃ１〜ｃ４，ｄ１〜ｄ５，ｅ１〜ｅ４，ｆ１〜ｆ４，ｇ１〜ｇ４ 信号線
１０ａ〜１０ｄ，２３ａ〜２３ｄ，１０３ａ〜１０３ｄ コネクタ
１１，１０４ プリント板
１２ａ〜１２ｄ ネット
２０ａ〜２０ｄ，１０５ａ〜１０５ｄ 接続試験用部品
２１ａ〜２１ｄ スリーステートバッファ
２２ａ〜２２ｄ Ｉ２Ｃ（Inter Integrated Circuit）素子
３０，１００ ＪＴＡＧ（Joint Test Action Group）回路（接続試験信号生成回路）
３１，１０１ ＬＳＩ（Large Scale Integration）
４０ テスタ
４１ 制御部
４２ 判断部
１０２ａ〜１０２ｄ 電子部品
ａ１〜ａ４，ｂ１〜ｂ４，ｃ１〜ｃ４，ｄ１〜ｄ５，ｅ１〜ｅ４，ｆ１〜ｆ４，ｇ１〜ｇ４ 信号線
以下、図面を参照しながら本発明の実施の形態について説明する。
〔１〕本発明の一実施形態について
まず、図１に示すブロック図を参照しつつ、本発明の一実施形態としてのプリント板接続試験装置１の構成について説明する。
本プリント板接続試験装置１は、複数（本実施形態では４；ただし、コネクタの数は４に限定されるものではない。）のコネクタ１０ａ〜１０ｄを有するプリント板（プリント基板）１１における、各コネクタ１０ａ〜１０ｄおよび／または各コネクタ１０ａ〜１０ｄに係るネット１２ａ〜１２ｄの接続試験を行なうものであり、図１に示すごとく、複数のコネクタ１０ａ〜１０ｄのそれぞれに接続され、入力信号に対する応答信号を出力する第１の態様（ＥＮＡＢＬＥ状態）と、かかる応答信号を出力しない第２の態様（ＤＩＳＡＢＬＥ状態）との２つの動作態様を切り替え可能な複数の接続試験用部品２０ａ〜２０ｄと、プリント板１１上に設けられ、複数の接続試験用部品２０ａ〜２０ｄのそれぞれにコネクタ１０ａ〜１０ｄを介して入力信号として入力される接続試験信号を生成するＪＴＡＧ（Joint Test Action Group）回路（図中“ＪＴＡＧ”と表記；接続試験信号生成回路）３０と、各接続試験用部品２０ａ〜２０ｄの動作態様の切り替え制御、ならびに、ＪＴＡＧ回路３０からの接続試験信号の出力制御、および、コネクタ１０ａ〜１０ｄおよび／またはネット１２ａ〜１２ｄの接続状態の判断を実行するテスタ４０とをそなえて構成されている。なお、テスタ４０は、後述する信号線ｃ１〜ｃ４それぞれの接続試験も、コネクタ１０ａ〜１０ｄおよび／またはネット１２ａ〜１２ｄの接続試験と同時に行なう。
〔１〕本発明の一実施形態について
まず、図１に示すブロック図を参照しつつ、本発明の一実施形態としてのプリント板接続試験装置１の構成について説明する。
本プリント板接続試験装置１は、複数（本実施形態では４；ただし、コネクタの数は４に限定されるものではない。）のコネクタ１０ａ〜１０ｄを有するプリント板（プリント基板）１１における、各コネクタ１０ａ〜１０ｄおよび／または各コネクタ１０ａ〜１０ｄに係るネット１２ａ〜１２ｄの接続試験を行なうものであり、図１に示すごとく、複数のコネクタ１０ａ〜１０ｄのそれぞれに接続され、入力信号に対する応答信号を出力する第１の態様（ＥＮＡＢＬＥ状態）と、かかる応答信号を出力しない第２の態様（ＤＩＳＡＢＬＥ状態）との２つの動作態様を切り替え可能な複数の接続試験用部品２０ａ〜２０ｄと、プリント板１１上に設けられ、複数の接続試験用部品２０ａ〜２０ｄのそれぞれにコネクタ１０ａ〜１０ｄを介して入力信号として入力される接続試験信号を生成するＪＴＡＧ（Joint Test Action Group）回路（図中“ＪＴＡＧ”と表記；接続試験信号生成回路）３０と、各接続試験用部品２０ａ〜２０ｄの動作態様の切り替え制御、ならびに、ＪＴＡＧ回路３０からの接続試験信号の出力制御、および、コネクタ１０ａ〜１０ｄおよび／またはネット１２ａ〜１２ｄの接続状態の判断を実行するテスタ４０とをそなえて構成されている。なお、テスタ４０は、後述する信号線ｃ１〜ｃ４それぞれの接続試験も、コネクタ１０ａ〜１０ｄおよび／またはネット１２ａ〜１２ｄの接続試験と同時に行なう。
複数の接続試験用部品２０ａ〜２０ｄ（以下、これら複数の接続試験用部品２０ａ〜２０ｄのそれぞれを区別しない場合には、符号“２０”で示す。）は、スリーステートバッファ２１ａ〜２１ｄとＩ２Ｃ（Inter Integrated Circuit）素子２２ａ〜２２ｄとをそれぞれそなえて構成されている。
なお、各接続試験用部品２０ａ〜２０ｄと、スリーステートバッファ２１ａ〜２１ｄ（以下、これら複数のスリーステートバッファ２１ａ〜２１ｄのそれぞれを区別しない場合には、符号“２１”で示す）およびＩ２Ｃ素子２２ａ〜２２ｄ（以下、これら複数のＩ２Ｃ素子２２ａ〜２２ｄのそれぞれを区別しない場合には、符号“２２”で示す）とは、それぞれ、右端の符号が対応しており、接続試験用部品２０ａはスリーステートバッファ２１ａおよびＩ２Ｃ素子２２ａをそなえ、接続試験用部品２０ｂはスリーステートバッファ２１ｂおよびＩ２Ｃ素子２２ｂをそなえ、接続試験用部品２０ｃはスリーステートバッファ２１ｃおよびＩ２Ｃ素子２２ｃをそなえ、接続試験用部品２０ｄはスリーステートバッファ２１ｄおよびＩ２Ｃ素子２２ｄをそなえて構成されている。
なお、各接続試験用部品２０ａ〜２０ｄと、スリーステートバッファ２１ａ〜２１ｄ（以下、これら複数のスリーステートバッファ２１ａ〜２１ｄのそれぞれを区別しない場合には、符号“２１”で示す）およびＩ２Ｃ素子２２ａ〜２２ｄ（以下、これら複数のＩ２Ｃ素子２２ａ〜２２ｄのそれぞれを区別しない場合には、符号“２２”で示す）とは、それぞれ、右端の符号が対応しており、接続試験用部品２０ａはスリーステートバッファ２１ａおよびＩ２Ｃ素子２２ａをそなえ、接続試験用部品２０ｂはスリーステートバッファ２１ｂおよびＩ２Ｃ素子２２ｂをそなえ、接続試験用部品２０ｃはスリーステートバッファ２１ｃおよびＩ２Ｃ素子２２ｃをそなえ、接続試験用部品２０ｄはスリーステートバッファ２１ｄおよびＩ２Ｃ素子２２ｄをそなえて構成されている。
各スリーステートバッファ２１は、テスタ４０（具体的には後述する制御部４１）からの切替制御信号に基づいて、ＪＴＡＧ回路３０からの接続試験信号（入力信号）に応じて高レベルもしくは低レベルの応答信号を出力する第１の態様、および、ハイインピーダンスとなり接続試験信号に対する応答信号を出力しない第２の態様を切り替えるように構成されている。
さらに、スリーステートバッファ２１は、第１の態様をとる場合、応答信号として入力された接続試験信号と同一信号を出力するように構成されており、接続試験信号として高レベルの信号（“１”を示す信号）を入力されると、応答信号として高レベルの信号をそのまま出力する一方、接続試験信号として低レベルの信号（“０”を示す信号）を入力されると、応答信号として低レベルの信号をそのまま出力する。
ここで、例えば、スリーステートバッファ２１ａ（接続試験用部品２０ａ）が第１の態様をとる場合、ＪＴＡＧ回路３０から出力された接続試験信号は、信号線ａ１を通じコネクタ１０ａを介して接続試験用部品２０ａのスリーステートバッファ２１ａに入力され、そして、スリーステートバッファ２１ａから接続試験信号と同一の応答信号が出力され、当該応答信号がコネクタ１０ａを介して信号線ｂ１を通じてＪＴＡＧ回路３０に入力され、さらにテスタ４０（具体的には後述する判断部４２）に入力される。
一方、スリーステートバッファ２１ａ（接続試験用部品２０ａ）が第２の態様をとる場合、ＪＴＡＧ回路３０から出力された接続試験信号は、信号線ａ１を通じコネクタ１０ａを介して接続試験用部品２０ａのスリーステートバッファ２１ａに入力されるが、スリーステートバッファ２１ａはハイインピーダンスであるので、ＪＴＡＧ回路３０とは電気的に切断された状態となり、スリーステートバッファ２１ａから応答信号は出力されない。
なお、スリーステートバッファ２１ｂ〜２１ｄが第１の態様および第２の態様をとる場合も、上述したスリーステートバッファ２１ａが第１の態様および第２の態様をとる場合と、それぞれ同様に動作する。
スリーステートバッファ２１の第１の態様と第２の態様とを切り替えるべくテスタ４０から入力される切替制御信号は、Ｉ２Ｃ素子２２を介してスリーステートバッファ２１に入力されるように構成されている。
スリーステートバッファ２１の第１の態様と第２の態様とを切り替えるべくテスタ４０から入力される切替制御信号は、Ｉ２Ｃ素子２２を介してスリーステートバッファ２１に入力されるように構成されている。
ここでは、テスタ４０（後述する制御部４１）からの切替制御信号は、接続試験用部品２０ａのＩ２Ｃ素子２２ａに信号線ｃ１を通じて入力され、接続試験用部品２０ｂのＩ２Ｃ素子２２ｂに信号線ｃ２を通じて入力され、接続試験用部品２０ｃのＩ２Ｃ素子２２ｃに信号線ｃ３を通じて入力され、接続試験用部品２０ｄのＩ２Ｃ素子２２ｄに信号線ｃ４を通じて入力される。
図２に示すごとく、Ｉ２Ｃ素子２２はＳＣＬ（Serial Clock）とＳＤＡ（Serial DAta）との２本の信号でスリーステートバッファ２１に対する出力値（スリーステートバッファ２１の２つの動作態様を切り替えるための信号）を設定可能である。
さらに、Ｉ２Ｃ素子２２を用いることの最大の利点は、２本の信号を用いるだけで接続試験用部品２０ａ〜２０ｄそれぞれのＩ２Ｃ素子２２ａ〜２２ｄすべてを制御することができる点である。したがって、各接続試験用部品２０ａ〜２０ｄがＩ２Ｃ素子２２ａ〜２２ｄをそなえることによって、テスタ４０は複数のＩ２Ｃ素子２２ａ〜２２ｄの４つに対する切替制御信号として２本の信号（ＳＣＬ，ＳＤＡ）だけを出力すればよく、テスタ４０（制御部４１）や信号線ｃ１〜ｃ４の構成を簡素にできる。
さらに、Ｉ２Ｃ素子２２を用いることの最大の利点は、２本の信号を用いるだけで接続試験用部品２０ａ〜２０ｄそれぞれのＩ２Ｃ素子２２ａ〜２２ｄすべてを制御することができる点である。したがって、各接続試験用部品２０ａ〜２０ｄがＩ２Ｃ素子２２ａ〜２２ｄをそなえることによって、テスタ４０は複数のＩ２Ｃ素子２２ａ〜２２ｄの４つに対する切替制御信号として２本の信号（ＳＣＬ，ＳＤＡ）だけを出力すればよく、テスタ４０（制御部４１）や信号線ｃ１〜ｃ４の構成を簡素にできる。
さらに、プリント板１１のコネクタ１０に実際に接続される接続部品（例えば、メモリ基板）が、Ｉ２Ｃ素子をもともとそなえるものである場合には、コネクタ１０もしくはプリント板１１に接続部品のＩ２Ｃ素子へ２つの信号を入力するための機構が予めそなえられているので、接続試験用部品２０にＩ２Ｃ素子２２をそなえることにより、スリーステートバッファ２１の動作態様を切り替えるための新たな機構を設けることなく、かかる切替制御信号をＩ２Ｃ素子２２に容易に入力でき、スリーステートバッファ２１の動作態様の切替制御を効率的に実行できる。
なお、図１において信号線ｃ１〜ｃ４のそれぞれは、図の簡略化のため、１本のみ示しているが、実際には２つの信号をＩ２Ｃ素子２２に入力すべく２本の信号線を有している。
このような構成により、複数の接続試験用部品２０のうちの一つの接続試験用部品２０のスリーステートバッファ２１だけが切替制御信号に基づいて第１の態様をとり、他の接続試験用部品２０のスリーステートバッファ２１は第２の態様をとるように制御されることによって、当該一つの接続試験用部品２０だけを試験対象として、接続試験を行なうようになっている。
このような構成により、複数の接続試験用部品２０のうちの一つの接続試験用部品２０のスリーステートバッファ２１だけが切替制御信号に基づいて第１の態様をとり、他の接続試験用部品２０のスリーステートバッファ２１は第２の態様をとるように制御されることによって、当該一つの接続試験用部品２０だけを試験対象として、接続試験を行なうようになっている。
例えば、接続試験用部品２０ａを試験対象とする場合、スリーステートバッファ２１ａからの応答信号に基づいてコネクタ１０ａの接続試験（例えば、コネクタ１０ａがプリント板１１に正常に搭載されているか否かの判断）とともに、信号線ａ１，ｂ１からなるコネクタ１０ａに係るネット１２ａの接続試験（例えば、信号線が切断、損傷しているか否かの判断）を行なうことができる。これと同様に、接続試験用部品２０ｂを試験対象とする場合にはコネクタ１０ｂおよび信号線ａ２，ｂ２からなるネット１２ｂの接続試験を行なうことができ、接続試験用部品２０ｃを試験対象とする場合にはコネクタ１０ｃおよび信号線ａ３，ｂ３からなるネット１２ｃの接続試験を行なうことができ、接続試験用部品２０ｄを試験対象とする場合にはコネクタ１０ｄおよび信号線ａ４，ｂ４からなるネット１２ｄの接続試験を行なうことができる。これらの試験を行なうことにより、信号線Ｃ１〜Ｃ４の接続試験もそれぞれ行なうことができる。
ＪＴＡＧ回路３０は、プリント板１１に搭載されたボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしての回路であり、ここでは、プリント板１１に実装されたＬＳＩ３１の内部に搭載されている。
テスタ４０は、ＪＴＡＧ回路３０を用いたボード・テストを実行するものであり、各コネクタ１０ａ〜１０ｄおよび／またはネット１２ａ〜１２ｄ（以下、これら複数のネット１２ａ〜１２ｄのそれぞれを区別しない場合には、符号“１２”で示す。）の接続試験を行なうために、制御部４１と判断部４２とをそなえて構成されている。
テスタ４０は、ＪＴＡＧ回路３０を用いたボード・テストを実行するものであり、各コネクタ１０ａ〜１０ｄおよび／またはネット１２ａ〜１２ｄ（以下、これら複数のネット１２ａ〜１２ｄのそれぞれを区別しない場合には、符号“１２”で示す。）の接続試験を行なうために、制御部４１と判断部４２とをそなえて構成されている。
制御部４１は、複数の接続試験用部品２０のうちの一の接続試験用部品２０のみが第１の態様をとるように、複数の接続試験用部品２０のそれぞれの第１の態様と第２の態様との切り替えを、切替制御信号を用いて制御するとともに、ＪＴＡＧ回路３０からの接続試験信号の出力を制御するものである。
さらに、制御部４１は、各コネクタ１０ａ〜１０ｄおよび／またはネット１２ａ〜１２ｄの接続試験を実行すべく、第１の態様をとる一の接続試験用部品２０を順に変更するように、切替制御信号を各Ｉ２Ｃ素子２２ａ〜２２ｄに出力する。
さらに、制御部４１は、各コネクタ１０ａ〜１０ｄおよび／またはネット１２ａ〜１２ｄの接続試験を実行すべく、第１の態様をとる一の接続試験用部品２０を順に変更するように、切替制御信号を各Ｉ２Ｃ素子２２ａ〜２２ｄに出力する。
判断部４２は、第１の態様をとる一の接続試験用部品２０のスリーステートバッファ２１からの接続試験信号に対する応答信号に基づいて、当該接続試験用部品２０を接続されたコネクタ１０および当該コネクタ１０に係るネット１２の接続状態を判断するものである。
より具体的には、接続試験用部品２０のスリーステートバッファ２１は接続試験信号と同一信号を応答信号として出力するように構成されているので、判断部４２は、接続試験用部品２０からの応答信号が接続試験信号と同一であれば、コネクタ１０および当該コネクタ１０に係るネット１２の接続状態が正常であると判断する一方、接続試験用部品２０からの応答信号が接続試験信号と異なっていれば（つまり、応答信号が返って来ない場合や、応答信号と接続試験信号とが一致しない場合）、コネクタ１０および当該コネクタ１０に係るネット１２の接続状態が異常であると判断する。
より具体的には、接続試験用部品２０のスリーステートバッファ２１は接続試験信号と同一信号を応答信号として出力するように構成されているので、判断部４２は、接続試験用部品２０からの応答信号が接続試験信号と同一であれば、コネクタ１０および当該コネクタ１０に係るネット１２の接続状態が正常であると判断する一方、接続試験用部品２０からの応答信号が接続試験信号と異なっていれば（つまり、応答信号が返って来ない場合や、応答信号と接続試験信号とが一致しない場合）、コネクタ１０および当該コネクタ１０に係るネット１２の接続状態が異常であると判断する。
なお、本プリント板接続試験装置１による試験を行なう際に、プリント板１１上のネット１２に係る接続試験が既に完了していることがしばしばあるが、この場合には、ネット１２は正常であることを前提として本プリント板接続試験装置１による接続試験を行なうので、判断部４２による接続状態の判断は、コネクタ１０のプリント板１１に対する接続状態だけに対して行なわれることになる。
ここで、制御部４１とＪＴＡＧ回路３０とは、信号線ｄ１〜ｄ４を介して接続され、制御部４１がＪＴＡＧ回路３０に接続試験信号を生成させるべく、これら信号線ｄ１〜ｄ４を介して制御信号をＪＴＡＧ回路３０に入力し、ＪＴＡＧ回路３０は、制御部４１からの制御信号に基づいて、接続試験信号を生成・出力する。
また、判断部４２とＪＴＡＧ回路３０とは信号線ｄ５を介して接続されており、接続試験用部品２０のスリーステートバッファ２１からの応答信号が、ＪＴＡＧ回路３０を介して信号線ｄ５を通じて判断部４２に出力されるように構成されている。
また、判断部４２とＪＴＡＧ回路３０とは信号線ｄ５を介して接続されており、接続試験用部品２０のスリーステートバッファ２１からの応答信号が、ＪＴＡＧ回路３０を介して信号線ｄ５を通じて判断部４２に出力されるように構成されている。
ここで、本発明の一実施形態としてのプリント板接続試験方法について説明すると、本プリント板接続試験方法は、以下の（１）〜（４）の手順を含んでいる。
（１）複数のコネクタ１０のそれぞれに、第１の態様と第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品２０を接続する。
（２）次に、制御部４１が複数の接続試験用部品２０のうちの一の接続試験用部品２０のみが第１の態様をとるように、複数の接続試験用部品のそれぞれの動作態様を切り替える。
（１）複数のコネクタ１０のそれぞれに、第１の態様と第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品２０を接続する。
（２）次に、制御部４１が複数の接続試験用部品２０のうちの一の接続試験用部品２０のみが第１の態様をとるように、複数の接続試験用部品のそれぞれの動作態様を切り替える。
（３）そして、ＪＴＡＧ回路３０が制御部４１に制御されて、プリント板１１上から複数の接続試験用部品２０のそれぞれにコネクタ１０を介して入力信号として接続試験信号を出力する。
（４）最後に、判断部４２が、第１の態様をとる一の接続試験用部品２０からの接続試験信号に対する応答信号に基づいて、当該接続試験用部品２０を接続されたコネクタ１０および当該コネクタ１０に係るネット１２の接続状態を判断する。
（４）最後に、判断部４２が、第１の態様をとる一の接続試験用部品２０からの接続試験信号に対する応答信号に基づいて、当該接続試験用部品２０を接続されたコネクタ１０および当該コネクタ１０に係るネット１２の接続状態を判断する。
例えば、接続試験用部品２０ａ（スリーステートバッファ２１ａ）が第１の態様をとる際に、ＪＴＡＧ回路３０から信号線ａ１を通じて出力された接続試験信号が高レベルであり、信号線ｂ１を通じてＪＴＡＧ回路３０に入力された応答信号が高レベルであれば（つまり、信号線ｄ５を介して判断部４２に入力される信号が高レベルであれば）、判断部４２は、接続試験用部品２０ａが接続されたコネクタ１０ａおよび／または当該コネクタ１０ａに係るネット１２ａは正常であると判断する。なお、ＪＴＡＧ回路３０から信号線ａ１を通じて出力された接続試験信号が低レベルであり、信号線ｂ１を通じてＪＴＡＧ回路３０に入力された応答信号が低レベルである場合も同様である。
しかし、ＪＴＡＧ回路３０から信号線ａ１を通じて出力された接続試験信号が高レベルであるにも係わらず、信号線ｂ１を通じて低レベルの応答信号がＪＴＡＧ回路３０に入力された場合、つまり、信号線ｄ５を介して判断部４２に低レベルの信号が入力された場合には、判断部４２は、コネクタ１０ａおよび／または当該コネクタ１０ａに係るネット１２ａは異常であると判断する。
なお、このとき、接続試験用部品２０ｂ〜２０ｄは、それぞれ、第２の態様をとっており、電気的に切断された状態であるので、信号線ａ２〜ａ４を介してスリーステートバッファ２１ｂ〜２１ｄのそれぞれに接続試験信号は入力されるが、これらスリーステートバッファ２１ｂ〜２１ｄのそれぞれから信号線ｂ２〜ｂ４を通じて応答信号は出力されない。
また、接続試験用部品２０ｂが第１の態様をとる場合は接続試験用２０ａ，２０ｃ，２０ｄが第２の態様をとり、接続試験用部品２０ｃが第１の態様をとる場合は接続試験用２０ａ，２０ｂ，２０ｄが第２の態様をとり、接続試験用部品２０ｄが第１の態様をとる場合は接続試験用２０ａ〜２０ｃが第２の態様をとる。
このように、本発明の一実施形態としてのプリント板接続試験装置１（プリント板接続試験方法）によれば、複数のコネクタ１０のそれぞれに、第１の態様と第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品２０を接続し、制御部４１が複数の接続試験用部品２０のうちの一の接続試験用部品２０のみが第１の態様をとるように、複数の接続試験用部品のそれぞれの動作態様を切り替えるとともに、ＪＴＡＧ回路３０が制御部４１に制御されて、プリント板１１上から複数の接続試験用部品２０のそれぞれにコネクタ１０を介して入力信号として接続試験信号を出力し、判断部４２が、第１の態様をとる一の接続試験用部品２０からの接続試験信号に対する応答信号に基づいて、当該接続試験用部品２０を接続されたコネクタ１０および当該コネクタ１０に係るネット１２の接続状態を判断するので、複数の接続試験用部品２０のうちの一の接続試験用部品２０を自動的に特定して、特定した一の接続試験用部品２０に対応する一のコネクタ１０に係る接続試験だけを実行することができ、オペレータの負担を低減しながら、複数のコネクタ１０に係る接続試験を正確に実行することができる。
このように、本発明の一実施形態としてのプリント板接続試験装置１（プリント板接続試験方法）によれば、複数のコネクタ１０のそれぞれに、第１の態様と第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品２０を接続し、制御部４１が複数の接続試験用部品２０のうちの一の接続試験用部品２０のみが第１の態様をとるように、複数の接続試験用部品のそれぞれの動作態様を切り替えるとともに、ＪＴＡＧ回路３０が制御部４１に制御されて、プリント板１１上から複数の接続試験用部品２０のそれぞれにコネクタ１０を介して入力信号として接続試験信号を出力し、判断部４２が、第１の態様をとる一の接続試験用部品２０からの接続試験信号に対する応答信号に基づいて、当該接続試験用部品２０を接続されたコネクタ１０および当該コネクタ１０に係るネット１２の接続状態を判断するので、複数の接続試験用部品２０のうちの一の接続試験用部品２０を自動的に特定して、特定した一の接続試験用部品２０に対応する一のコネクタ１０に係る接続試験だけを実行することができ、オペレータの負担を低減しながら、複数のコネクタ１０に係る接続試験を正確に実行することができる。
つまり、制御部４１が、複数の接続試験用部品２０のうち、一つの接続試験用部品２０のみが第１の態様をとり、他の接続試験用部品２０は第２の態様をとってＪＴＡＧ回路３０（つまり、テスタ４０）から電気的に切断されるように制御するので、オペレータが接続試験用部品２０を抜き指しして試験対象のコネクタ１０を変更する必要がなく、オペレータの負担を大幅に低減できるとともに、オペレータの手作業がなくなる分試験時間を短縮できる。
しかも、制御部４１が自動的に試験対象のコネクタ１０を特定するので、すべてのコネクタ１０に係る接続試験を確実に且つ正確に実行することができる。
また、複数の接続試験用部品２０のスリーステートバッファ２１が、第１の態様をとる場合、応答信号として接続試験信号（入力信号）と同一信号を出力するように構成され、判断部４２が、接続試験用部品２０からの応答信号が接続試験信号と同一であればコネクタ１０に係る接続状態が正常であると判断する一方、応答信号が接続試験信号と異なっていればコネクタ１０に係る接続状態が異常であると判断するので、判断部４２は単純な論理でコネクタ１０に係る接続状態を正確に判断することができる。
また、複数の接続試験用部品２０のスリーステートバッファ２１が、第１の態様をとる場合、応答信号として接続試験信号（入力信号）と同一信号を出力するように構成され、判断部４２が、接続試験用部品２０からの応答信号が接続試験信号と同一であればコネクタ１０に係る接続状態が正常であると判断する一方、応答信号が接続試験信号と異なっていればコネクタ１０に係る接続状態が異常であると判断するので、判断部４２は単純な論理でコネクタ１０に係る接続状態を正確に判断することができる。
さらに、制御部４１が、各コネクタ１０に係る接続試験を実行すべく、第１の態様をとる接続試験用部品２０を順に変更するので、すべてのコネクタ１０に係る接続試験を自動的に確実に実行することができる。
また、プリント板１１に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ回路３０が、接続試験信号を生成・出力するので、新たに接続試験信号を生成するための回路を設けることなく、プリント板１１上のＬＳＩ３１に他の目的で元々そなえられていたＪＴＡＧ回路３０を用いて各コネクタ１０に係る接続試験を実行することができ、製造コストの低コスト化および省スペース化に寄与できる。
また、プリント板１１に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ回路３０が、接続試験信号を生成・出力するので、新たに接続試験信号を生成するための回路を設けることなく、プリント板１１上のＬＳＩ３１に他の目的で元々そなえられていたＪＴＡＧ回路３０を用いて各コネクタ１０に係る接続試験を実行することができ、製造コストの低コスト化および省スペース化に寄与できる。
さらに、制御部４１および判断部４２が、ＪＴＡＧ回路３０を用いたボード・テストを実行するテスタ４０にそなえられているので、制御部４１および判断部４２を実現するにあたり、新たな装置を用意することなく、元々他の目的に使用していたテスタ４０を併用することができ、製造コストの低コスト化に寄与できる。
〔２〕その他
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述した実施形態では、各接続試験用部品２０がＩ２Ｃ素子２２をそなえて構成された例をあげて説明したが、本発明はこれに限定されるものではなく、例えば図３に示すごとく、各接続試験用部品２０がＩ２Ｃ素子２２をそなえず、テスタ４０の制御部４１が、複数の接続試験用部品２０のスリーステートバッファ２１のそれぞれに、動作態様を切り替えるための切替制御信号を、信号線ｅ１〜ｅ４を通じて直接入力するように構成してもよく、これによっても上述した実施形態と同様の作用効果を得ることができる。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述した実施形態では、各接続試験用部品２０がＩ２Ｃ素子２２をそなえて構成された例をあげて説明したが、本発明はこれに限定されるものではなく、例えば図３に示すごとく、各接続試験用部品２０がＩ２Ｃ素子２２をそなえず、テスタ４０の制御部４１が、複数の接続試験用部品２０のスリーステートバッファ２１のそれぞれに、動作態様を切り替えるための切替制御信号を、信号線ｅ１〜ｅ４を通じて直接入力するように構成してもよく、これによっても上述した実施形態と同様の作用効果を得ることができる。
さらに、上述した実施形態では、制御部４１からの切替制御信号が、プリント板１１のコネクタ１０を介してＩ２Ｃ素子２２に入力される例をあげて説明したが、本発明はこれに限定されるものではなく、例えば図４に示すごとく、各接続試験用部品２０ａ〜２０ｄのそれぞれに、コネクタ２３ａ〜２３ｄを設けて、制御部４１からの切替制御信号をプリント板１１外部の信号線ｆ１〜ｆ４およびコネクタ２３ａ〜２３ｄを介して各接続試験用部品２０ａ〜２０ｄのＩ２Ｃ素子２２ａ〜２２ｄに直接入力するように構成してもよく、これによっても上述した実施形態と同様の作用効果を得ることができる。さらに、プリント板１１のコネクタ１０に実際に接続される部品がＩ２Ｃ素子をそなえておらず、プリント板１１がＩ２Ｃ素子に対応できない構成のものであっても、Ｉ２Ｃ素子２２を用いて２つの信号だけで、すべての接続試験用部品２０のスリーステートバッファ２１の動作態様を切替制御することができ、装置構成を簡素にできる。
また、上述した実施形態では、テスタ４０の制御部４１が各接続試験用部品２０のスリーステートバッファ２１の動作態様を切り替えるための切替制御信号を出力する場合を例にあげて説明したが、本発明はこれに限定されるものではなく、例えば図５に示すごとく、ＪＴＡＧ回路３０が信号線ｇ１〜ｇ４を通じて切替制御信号を出力するように構成してもよい。つまり、ＪＴＡＧ回路３０からコネクタ１０への１信号を、スリーステートバッファ２１を切替制御する切替制御信号のために使用してもよく、これによっても上述した実施形態と同様の作用効果を得ることができる。
〔３〕付記
（付記１）
複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なうプリント板接続試験装置であって、
該複数のコネクタのそれぞれに接続され、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品と、
該プリント板上に設けられ、該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として入力される接続試験信号を生成する接続試験信号生成回路と、
該複数の接続試験用部品のうちの一の接続試験用部品のみが該第１の態様をとるように、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替えを制御するとともに、該接続試験信号生成回路からの該接続試験信号の出力を制御する制御部と、
該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する該応答信号に基づいて、当該接続試験用部品を接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断する判断部とをそなえて構成されていることを特徴とする、プリント板接続試験装置。
（付記２）
該複数の接続試験用部品が、該第１の態様をとる場合、該応答信号として該入力信号と同一信号を出力するように構成され、
該判断部が、該一の接続試験用部品からの該応答信号が該接続試験信号と同一であれば該コネクタおよび当該コネクタに係るネットの接続状態が正常であると判断する一方、該応答信号が該接続試験信号と異なっていれば該コネクタおよび当該コネクタに係るネットの接続状態が異常であると判断することを特徴とする、付記１記載のプリント板接続試験装置。
（付記３）
該複数の接続試験用部品のそれぞれがスリーステートバッファをそなえて構成され、該スリーステートバッファが、該制御部からの切替制御信号に基づいて、該入力信号に応じて高レベルもしくは低レベルの該応答信号を出力する該第１の態様、および、ハイインピーダンスとなり該応答信号を出力しない該第２の態様を切り替えることを特徴とする、付記１または付記２記載のプリント板接続試験装置。
（付記４）
該複数の接続試験用部品のそれぞれが、該制御部からの該切替制御信号を該スリーステートバッファに入力するＩ２Ｃ（Inter Integrated Circuit）素子をそなえて構成されていることを特徴とする、付記３記載のプリント板接続試験装置。
（付記５）
該制御部が、各コネクタおよび各コネクタに係るネットの接続試験を実行すべく、該第１の態様をとる該一の接続試験用部品を順に変更することを特徴とする、付記１〜付記４のいずれか１項に記載のプリント板接続試験装置。
（付記６）
該接続試験信号生成回路が、該プリント板に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ（Joint Test Action Group）回路であることを特徴とする、付記１〜付記５のいずれか１項に記載のプリント板接続試験装置。
（付記７）
該制御部が、該ＪＴＡＧ回路に接続され当該ＪＴＡＧ回路を用いたボード・テストを実行するテスタにそなえられていることを特徴とする、付記６記載のプリント板接続試験装置。
（付記８）
該判断部が、該テスタにそなえられていることを特徴とする、付記７記載のプリント板接続試験装置。
（付記９）
該複数の接続試験用部品のそれぞれからの該応答信号が該ＪＴＡＧ回路を介して該判断部に出力されることを特徴とする、付記６〜付記８のいずれか１項に記載のプリント板接続試験装置。
（付記１０）
複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なうプリント板接続試験方法であって、
該複数のコネクタのそれぞれに、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品を接続し、
該複数の接続試験用部品のうちの一の接続試験用部品のみが該第１の態様をとるように、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替えるとともに、該プリント板上から該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として接続試験信号を出力し、
該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する該応答信号に基づいて、当該接続試験用部品を接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断することを特徴とする、プリント板接続試験方法。
（付記１１）
該複数の接続試験用部品が、該第１の態様をとる場合、該応答信号として該入力信号と同一信号を出力するように構成され、
該一の接続試験用部品からの該応答信号が該接続試験信号と同一であれば該コネクタおよび当該コネクタに係るネットの接続状態が正常であると判断する一方、該応答信号が該接続試験信号と異なっていれば該コネクタおよび当該コネクタに係るネットの接続状態が異常であると判断することを特徴とする、付記１０記載のプリント板接続試験方法。
（付記１２）
該複数の接続試験用部品のそれぞれがスリーステートバッファをそなえて構成され、該スリーステートバッファが、切替制御信号に基づいて、該入力信号に応じて高レベルもしくは低レベルの該応答信号を出力する該第１の態様、および、ハイインピーダンスとなり該応答信号を出力しない該第２の態様を切り替えることを特徴とする、付記１０または付記１１記載のプリント板接続試験方法。
（付記１３）
該複数の接続試験用部品のそれぞれがＩ２Ｃ（Inter Integrated Circuit）素子をそなえ、該Ｉ２Ｃ素子が該切替制御信号を該スリーステートバッファに入力することを特徴とする、付記１２記載のプリント板接続試験方法。
（付記１４）
各コネクタおよび各コネクタに係るネットの接続試験を実行すべく、該第１の態様をとる該一の接続試験用部品を順に変更することを特徴とする、付記１０〜付記１３のいずれか１項に記載のプリント板接続試験方法。
（付記１５）
該接続試験信号が、該プリント板に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ（Joint Test Action Group）回路によって生成され出力されることを特徴とする、付記１０〜付記１４のいずれか１項に記載のプリント板接続試験方法。
（付記１６）
該ＪＴＡＧ回路に接続され当該ＪＴＡＧ回路を用いたボード・テストを実行するテスタが、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替え、および、該ＪＴＡＧ回路からの該接続試験信号の出力を制御することを特徴とする、付記１５記載のプリント板接続試験方法。
（付記１７）
該テスタが、該第１の態様をとる該一の接続試験用部品からの該応答信号に基づいて、当該接続試験用部品を接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断することを特徴とする、付記１６記載のプリント板接続試験方法。
（付記１８）
該複数の接続試験用部品のそれぞれからの該応答信号が該ＪＴＡＧ回路を介して該テスタに出力されることを特徴とする、付記１５〜付記１７のいずれか１項に記載のプリント板接続試験方法。
〔３〕付記
（付記１）
複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なうプリント板接続試験装置であって、
該複数のコネクタのそれぞれに接続され、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品と、
該プリント板上に設けられ、該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として入力される接続試験信号を生成する接続試験信号生成回路と、
該複数の接続試験用部品のうちの一の接続試験用部品のみが該第１の態様をとるように、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替えを制御するとともに、該接続試験信号生成回路からの該接続試験信号の出力を制御する制御部と、
該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する該応答信号に基づいて、当該接続試験用部品を接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断する判断部とをそなえて構成されていることを特徴とする、プリント板接続試験装置。
（付記２）
該複数の接続試験用部品が、該第１の態様をとる場合、該応答信号として該入力信号と同一信号を出力するように構成され、
該判断部が、該一の接続試験用部品からの該応答信号が該接続試験信号と同一であれば該コネクタおよび当該コネクタに係るネットの接続状態が正常であると判断する一方、該応答信号が該接続試験信号と異なっていれば該コネクタおよび当該コネクタに係るネットの接続状態が異常であると判断することを特徴とする、付記１記載のプリント板接続試験装置。
（付記３）
該複数の接続試験用部品のそれぞれがスリーステートバッファをそなえて構成され、該スリーステートバッファが、該制御部からの切替制御信号に基づいて、該入力信号に応じて高レベルもしくは低レベルの該応答信号を出力する該第１の態様、および、ハイインピーダンスとなり該応答信号を出力しない該第２の態様を切り替えることを特徴とする、付記１または付記２記載のプリント板接続試験装置。
（付記４）
該複数の接続試験用部品のそれぞれが、該制御部からの該切替制御信号を該スリーステートバッファに入力するＩ２Ｃ（Inter Integrated Circuit）素子をそなえて構成されていることを特徴とする、付記３記載のプリント板接続試験装置。
（付記５）
該制御部が、各コネクタおよび各コネクタに係るネットの接続試験を実行すべく、該第１の態様をとる該一の接続試験用部品を順に変更することを特徴とする、付記１〜付記４のいずれか１項に記載のプリント板接続試験装置。
（付記６）
該接続試験信号生成回路が、該プリント板に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ（Joint Test Action Group）回路であることを特徴とする、付記１〜付記５のいずれか１項に記載のプリント板接続試験装置。
（付記７）
該制御部が、該ＪＴＡＧ回路に接続され当該ＪＴＡＧ回路を用いたボード・テストを実行するテスタにそなえられていることを特徴とする、付記６記載のプリント板接続試験装置。
（付記８）
該判断部が、該テスタにそなえられていることを特徴とする、付記７記載のプリント板接続試験装置。
（付記９）
該複数の接続試験用部品のそれぞれからの該応答信号が該ＪＴＡＧ回路を介して該判断部に出力されることを特徴とする、付記６〜付記８のいずれか１項に記載のプリント板接続試験装置。
（付記１０）
複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なうプリント板接続試験方法であって、
該複数のコネクタのそれぞれに、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品を接続し、
該複数の接続試験用部品のうちの一の接続試験用部品のみが該第１の態様をとるように、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替えるとともに、該プリント板上から該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として接続試験信号を出力し、
該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する該応答信号に基づいて、当該接続試験用部品を接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断することを特徴とする、プリント板接続試験方法。
（付記１１）
該複数の接続試験用部品が、該第１の態様をとる場合、該応答信号として該入力信号と同一信号を出力するように構成され、
該一の接続試験用部品からの該応答信号が該接続試験信号と同一であれば該コネクタおよび当該コネクタに係るネットの接続状態が正常であると判断する一方、該応答信号が該接続試験信号と異なっていれば該コネクタおよび当該コネクタに係るネットの接続状態が異常であると判断することを特徴とする、付記１０記載のプリント板接続試験方法。
（付記１２）
該複数の接続試験用部品のそれぞれがスリーステートバッファをそなえて構成され、該スリーステートバッファが、切替制御信号に基づいて、該入力信号に応じて高レベルもしくは低レベルの該応答信号を出力する該第１の態様、および、ハイインピーダンスとなり該応答信号を出力しない該第２の態様を切り替えることを特徴とする、付記１０または付記１１記載のプリント板接続試験方法。
（付記１３）
該複数の接続試験用部品のそれぞれがＩ２Ｃ（Inter Integrated Circuit）素子をそなえ、該Ｉ２Ｃ素子が該切替制御信号を該スリーステートバッファに入力することを特徴とする、付記１２記載のプリント板接続試験方法。
（付記１４）
各コネクタおよび各コネクタに係るネットの接続試験を実行すべく、該第１の態様をとる該一の接続試験用部品を順に変更することを特徴とする、付記１０〜付記１３のいずれか１項に記載のプリント板接続試験方法。
（付記１５）
該接続試験信号が、該プリント板に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ（Joint Test Action Group）回路によって生成され出力されることを特徴とする、付記１０〜付記１４のいずれか１項に記載のプリント板接続試験方法。
（付記１６）
該ＪＴＡＧ回路に接続され当該ＪＴＡＧ回路を用いたボード・テストを実行するテスタが、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替え、および、該ＪＴＡＧ回路からの該接続試験信号の出力を制御することを特徴とする、付記１５記載のプリント板接続試験方法。
（付記１７）
該テスタが、該第１の態様をとる該一の接続試験用部品からの該応答信号に基づいて、当該接続試験用部品を接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断することを特徴とする、付記１６記載のプリント板接続試験方法。
（付記１８）
該複数の接続試験用部品のそれぞれからの該応答信号が該ＪＴＡＧ回路を介して該テスタに出力されることを特徴とする、付記１５〜付記１７のいずれか１項に記載のプリント板接続試験方法。
Claims (5)
- 複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なうプリント板接続試験装置であって、
各コネクタおよび各コネクタに係るネットの接続試験時に該複数のコネクタのそれぞれに接続され、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品と、
該プリント板上に設けられ、該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として入力される接続試験信号を生成する接続試験信号生成回路と、
該複数の接続試験用部品のうち、一の接続試験用部品が該第１の態様をとるように、該複数の接続試験用部品のそれぞれの該第１の態様と該第２の態様との切り替えを制御するとともに、該接続試験信号生成回路からの該接続試験信号の出力を制御する制御部と、
該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する応答信号に基づいて、当該接続試験用部品に接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断する判断部とをそなえて構成されていることを特徴とする、プリント板接続試験装置。 - 該複数の接続試験用部品は、該第１の態様をとる場合には該応答信号として該入力信号と同一信号を出力するように構成され、
該判断部が、該一の接続試験用部品からの応答信号が該接続試験信号と同一であれば該コネクタおよび当該コネクタに係るネットの接続状態が正常であると判断する一方、該応答信号が該接続試験信号と異なっていれば該コネクタおよび当該コネクタに係るネットの接続状態が異常であると判断することを特徴とする、請求項１記載のプリント板接続試験装置。 - 該複数の接続試験用部品のそれぞれがスリーステートバッファをそなえて構成され、該スリーステートバッファが、該制御部からの切替制御信号に基づいて、該入力信号に応じて高レベルもしくは低レベルの該応答信号を出力する第１の態様、および、ハイインピーダンスとなり該応答信号を出力しない第２の態様を切り替えることを特徴とする、請求項１または請求項２記載のプリント板接続試験装置。
- 該接続試験信号生成回路が、該プリント板に搭載された、ボード・テストを行なうためのバウンダリ・スキャン・アーキテクチャとしてのＪＴＡＧ（Joint Test Action Group）回路であることを特徴とする、請求項１〜請求項３のいずれか１項に記載のプリント板接続試験装置。
- 複数のコネクタを有するプリント板における、各コネクタおよび各コネクタに係るネットの接続試験を行なうプリント板接続試験方法であって、
各コネクタおよび各コネクタに係るネットの接続試験時に、該複数のコネクタのそれぞれに、入力信号に対する応答信号を出力する第１の態様と、該応答信号を出力しない第２の態様との２つの動作態様を切り替え可能な複数の接続試験用部品を接続し、
該複数の接続試験用部品のうちの一の接続試験用部品が該第１の態様をとるように、該複数の接続試験用部品のそれぞれを該第１の態様あるいは該第２の態様に切り替え、
該プリント板上から、該複数の接続試験用部品のそれぞれに該コネクタを介して該入力信号として入力する接続試験信号を出力し、
該第１の態様をとる該一の接続試験用部品からの該接続試験信号に対する応答信号に基づいて、当該接続試験用部品に接続された該コネクタおよび当該コネクタに係るネットの接続状態を判断することを特徴とする、プリント板接続試験方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2006/321724 WO2008053526A1 (fr) | 2006-10-31 | 2006-10-31 | Appareil et procédé permettant de tester une connexion de carte imprimée |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008053526A1 JPWO2008053526A1 (ja) | 2010-02-25 |
| JP5176962B2 true JP5176962B2 (ja) | 2013-04-03 |
Family
ID=39343885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008541939A Expired - Fee Related JP5176962B2 (ja) | 2006-10-31 | 2006-10-31 | プリント板接続試験装置および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7970569B2 (ja) |
| JP (1) | JP5176962B2 (ja) |
| WO (1) | WO2008053526A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581600B2 (en) * | 2010-12-14 | 2013-11-12 | Hewlett-Packard Development Company, L.P. | Electrical connectivity test apparatus and methods |
| CN102279337A (zh) * | 2011-04-19 | 2011-12-14 | 珠海经济特区伟思有限公司 | 一种隔离卡测试系统 |
| CN115480153A (zh) * | 2021-06-15 | 2022-12-16 | 英业达科技有限公司 | 提高待测试电路板中脚位测试涵盖率系统及其方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195165A (ja) * | 1982-05-11 | 1983-11-14 | Fuji Xerox Co Ltd | コネクタ−抜け検出方法 |
| JPH0365670A (ja) * | 1989-08-02 | 1991-03-20 | Mitsubishi Electric Corp | 集積回路装置 |
| JPH05333083A (ja) * | 1992-05-28 | 1993-12-17 | Mitsubishi Electric Corp | ケーブル自動検査装置 |
| JPH10170606A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 半導体装置 |
| JP2001004683A (ja) * | 1999-06-21 | 2001-01-12 | Toshiba Corp | 自己点検装置 |
| JP2001344988A (ja) * | 2000-05-30 | 2001-12-14 | Ricoh Co Ltd | 半導体メモリ接続系統の検査方法，装置及び画像形成装置 |
| JP2004205351A (ja) * | 2002-12-25 | 2004-07-22 | Rohm Co Ltd | 検査ロジックを備えた複数のｉｃからなるｌｓｉ |
| JP2004525546A (ja) * | 2000-12-29 | 2004-08-19 | テラダイン・インコーポレーテッド | シリアル・デバイスのループバック検査の改良 |
| JP2005249494A (ja) * | 2004-03-02 | 2005-09-15 | Sharp Corp | 電子機器 |
| JP2006220515A (ja) * | 2005-02-09 | 2006-08-24 | Fujitsu Ltd | Ｊｔａｇ試験方式 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4947395A (en) * | 1989-02-10 | 1990-08-07 | Ncr Corporation | Bus executed scan testing method and apparatus |
| US5115435A (en) * | 1989-10-19 | 1992-05-19 | Ncr Corporation | Method and apparatus for bus executed boundary scanning |
| US5410551A (en) * | 1992-01-02 | 1995-04-25 | Andahl Corporation | Net verification method and apparatus |
| US5428626A (en) * | 1993-10-18 | 1995-06-27 | Tektronix, Inc. | Timing analyzer for embedded testing |
| JP3978269B2 (ja) | 1996-11-05 | 2007-09-19 | 富士通株式会社 | プリント回路板の試験方法 |
| JPH1152025A (ja) | 1997-08-07 | 1999-02-26 | Toshiba Corp | メモリーモジュール接続試験用モジュール |
| JPH11174122A (ja) | 1997-12-11 | 1999-07-02 | Toshiba Corp | バウンダリスキャンテスト方法 |
| JP2003057301A (ja) | 2001-08-09 | 2003-02-26 | Oht Inc | 検査装置、回路基板の検査方法、コンピュータプログラム及びコンピュータ可読記録媒体 |
| US6925583B1 (en) * | 2002-01-09 | 2005-08-02 | Xilinx, Inc. | Structure and method for writing from a JTAG device with microcontroller to a non-JTAG device |
| US7334060B2 (en) * | 2004-03-19 | 2008-02-19 | International Business Machines Corporation | System and method for increasing the speed of serially inputting data into a JTAG-compliant device |
| JP4828871B2 (ja) * | 2005-07-01 | 2011-11-30 | 富士通株式会社 | バックワイヤリングボードの診断方式 |
-
2006
- 2006-10-31 JP JP2008541939A patent/JP5176962B2/ja not_active Expired - Fee Related
- 2006-10-31 WO PCT/JP2006/321724 patent/WO2008053526A1/ja active Application Filing
-
2009
- 2009-03-25 US US12/411,060 patent/US7970569B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195165A (ja) * | 1982-05-11 | 1983-11-14 | Fuji Xerox Co Ltd | コネクタ−抜け検出方法 |
| JPH0365670A (ja) * | 1989-08-02 | 1991-03-20 | Mitsubishi Electric Corp | 集積回路装置 |
| JPH05333083A (ja) * | 1992-05-28 | 1993-12-17 | Mitsubishi Electric Corp | ケーブル自動検査装置 |
| JPH10170606A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 半導体装置 |
| JP2001004683A (ja) * | 1999-06-21 | 2001-01-12 | Toshiba Corp | 自己点検装置 |
| JP2001344988A (ja) * | 2000-05-30 | 2001-12-14 | Ricoh Co Ltd | 半導体メモリ接続系統の検査方法，装置及び画像形成装置 |
| JP2004525546A (ja) * | 2000-12-29 | 2004-08-19 | テラダイン・インコーポレーテッド | シリアル・デバイスのループバック検査の改良 |
| JP2004205351A (ja) * | 2002-12-25 | 2004-07-22 | Rohm Co Ltd | 検査ロジックを備えた複数のｉｃからなるｌｓｉ |
| JP2005249494A (ja) * | 2004-03-02 | 2005-09-15 | Sharp Corp | 電子機器 |
| JP2006220515A (ja) * | 2005-02-09 | 2006-08-24 | Fujitsu Ltd | Ｊｔａｇ試験方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008053526A1 (fr) | 2008-05-08 |
| US20090182523A1 (en) | 2009-07-16 |
| US7970569B2 (en) | 2011-06-28 |
| JPWO2008053526A1 (ja) | 2010-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100698860B1 (ko) | Ｊｔａｇ 시험 방식 | |
| US6505317B1 (en) | System and method for testing signal interconnections using built-in self test | |
| JP4406648B2 (ja) | ＳｏＣのための再設定可能なファブリック | |
| JP4354051B2 (ja) | 接続性テストシステム | |
| US7132823B2 (en) | Design for test for a high speed serial interface | |
| JP2006242638A (ja) | 半導体検査装置 | |
| US8185788B2 (en) | Semiconductor device test system with test interface means | |
| JP2008226083A (ja) | オンチップ・デバッグ・エミュレータおよびデバッグ方法並びにマイクロコンピュータ | |
| JP2023500929A (ja) | プリント回路基板をデバッグするための方法、装置、およびコンピュータプログラム製品 | |
| JP6832787B2 (ja) | 半導体装置および半導体装置のテスト方法 | |
| JP5176962B2 (ja) | プリント板接続試験装置および方法 | |
| JPH05288807A (ja) | チェック回路を含む集積回路 | |
| US20160282414A1 (en) | Boundary scan testing with loopbacks | |
| US7610535B2 (en) | Boundary scan connector test method capable of fully utilizing test I/O modules | |
| JP2007147363A (ja) | 部品実装確認機能を備えた電子装置及び部品実装確認方法 | |
| CN114781304A (zh) | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 | |
| JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JP5407257B2 (ja) | 回路試験装置及び回路試験システム | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
| JP2004317221A (ja) | Ｆｐｇａ搭載ボードのテスト方法とテスト装置 | |
| JP5136044B2 (ja) | 電子部品実装基板 | |
| JP2006139485A (ja) | コンピュータ制御装置 | |
| JP2011007591A (ja) | Ａｓｉｃ及び基板の接続検査方法 | |
| JP2010271126A (ja) | バウンダリスキャン回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121224 |
|
| LAPS | Cancellation because of no payment of annual fees |