JPH08507610A - プリング抵抗を備える接続部をテストする装置 - Google Patents

Abstract

(57)【要約】 電子回路と少なくとも２つの接続部とを有し、これら接続部の各々が上記回路の別々の出力端子及び別々のプリング抵抗に接続されているような装置が記載されている。この装置は、テスト抵抗が固定電源電圧とテスト点との間に接続され、前記各プリング抵抗が該テスト点に接続され、前記電子回路がテストデータを前記接続部へ供給することにより所定の応答が前記テスト点に形成されるようにして、これら接続部をテストするように構成されていることを特徴としている。

Description

【発明の詳細な説明】 ［発明の名称］ プリング抵抗を備える接続部をテストする装置 ［技術分野］ 本発明は、電子回路と、第１のプリング抵抗を備える第１の接続部と、第２の プリング抵抗を備える第２の接続部とを有し、前記回路の第１の出力端子が前記 第１の接続部に接続され、同回路の第２の出力端子が前記第２の接続部に接続さ れているような装置に関する。 ［背景技術］ 論理回路は、常に活動的に使用されるとは限らない接続部を用いることがしば しばある。そのような接続部の一例は、送信側の集積回路から受信側の集積回路 へ１語当たりの各ビットを伝送するようなバスである。所定の期間にわたっての み専ら上記バスを使用するような種々の送信側集積回路がある。上記のようなバ スが、所定の瞬時及び一つの送信集積回路から他の送信集積回路への切り換えの 間にどの送信集積回路によっても必要とされない場合は、当該バスは一時的に信 号を受信することはない。このような場合に、バスに接続された受信集積回路に 不確定な値を処理させてしまうようなフローティング状態の接続部を避けるため に、各接続部にはプルアップ抵抗が設けられる。このような抵抗は上記接続部と 電源電圧との間に設けられ、該接続部を送信集積回路により駆動されていない場 合に固定値に引き込む。 上記のような回路を組み立てた後、全ての部品が所望の接続部へ正しく接続さ れているか否かを確認するためにテストが実施される。このようなテストを実行 するために、バス内の各接続部は例えば測定ピン等を介して測定装置に接続する ために、これまでは、自身のテスト点を有していなければならなかった。そして 、プルアップ抵抗がテスト点と電源電圧とに正しく接続されているか否かがテス トされる。 論理回路は、バウンダリスキャンテスト（ＢＳＴ）論理が益々設けられている ような集積回路を使用するようになっている。これらの集積回路は、ＢＳＴ法に 従って回路支持体の相互接続機能をテストすることを可能にしている。この点に 関しては、ＢＳＴ法によるテストを記載した、アメリカ、ボストン、１９９３、 ＩＳＢＮ0-7923-9296-5、クルワー・アカデミック出版のハリー・ブリーカー、 ペーター・ファン・デン・アインデン及びフランス・デ・ヨンによる「バウンダ リスキャンテストの実現」なる本の第１〜１７頁を参照されたい。 接続の完全なテストのためには、全ての接続点が、ＢＳＴ論理又はテストデー タを発生又は解析することができる他の論理を備えた集積回路に接続されなけれ ばならない。このことは、プルアップ抵抗を有するような接続部は、抵抗はテス ト論理を有していないため、上記のような方法によってはテストすることができ ないことを意味している。 ［発明の目的］ 本発明の目的は、各プルアップ抵抗に対してテスト点が最早必要とされないよ うな方法でバス中にプルアップ抵抗を有するような接続部をテストすることにあ る。 ［発明の開示］ 従って、本発明の一つの見方によれば、電子回路と、第１のプリング抵抗を備 える第１の接続部と、第２のプリング抵抗を備える第２の接続部とを有し、前記 回路の第１の出力端子が前記第１の接続部に接続され、前記回路の第２の出力端 子が前記第２の接続部に接続されているような装置において、テスト抵抗が電源 端子とテスト点との間に接続され、前記第１のプリング抵抗が前記テスト点と前 記第１の接続部との間に接続され、前記第２のプリング抵抗が前記テスト点と前 記第２の接続部との間に接続され、前記電子回路はテストアタッチメントを有す ると共に該テストアタッチメント上の所定の信号の制御に基づいてテスト過程内 で前記各接続部にテストを実施するように構成され、前記テスト過程が初期化ス テップと、複数のフォローアップ・ステップとを含み、これらステップの各々が 前記テスト点に応答を形成させるために前記出力端子を介する前記接続部へのテ ストデータの特異な組み合わせの伝送を含むことを特徴とするような装置が提供 される。本発明の他の利点は、プルアップ抵抗を備える接続部のテストが他の接 続部のテストと一層共通化される点にある。 第１の変形例は、前記接続部をテストするために、前記回路がバウンダリスキ ャンテスト法に基づいてテストを実行するように構成されていることを特徴とし ている。 又、本発明の他の実施例によれば、電子回路と、第１のプリング抵抗を備える 第１の接続部と、第２のプリング抵抗を備える第２の接続部とを有し、前記回路 の第１の入力端子が前記第１の接続部に接続され、前記回路の第２の入力端子が 前記第２の接続部に接続されているような装置において、テスト抵抗が電源端子 とテスト点との間に接続され、前記第１のプリング抵抗が前記テスト点と前記第 １の接続部との間に接続され、前記第２のプリング抵抗が前記テスト点と前記第 ２の接続部との間に接続され、前記電子回路はテスト接続部を有すると共に該テ スト接続部上の所定の信号の制御に基づいてテスト過程内で前記各接続部にテス トを実施するように構成され、前記テスト過程が （１）初期化ステップと、（２）前記テスト点上の電圧による前記接続部への テストデータの供給と、（３）前記入力端子を介しての前記接続部からの結果の データの前記回路への入力及び該結果のデータの前記テスト接続部への供給とを 含むことを特徴とする装置が提供される。 ［図面の簡単な説明］ 以下、本発明の好ましい実施例を添付図面を参照しながら詳細に説明する。 図１は、バスと同バスに接続された２個の集積回路とを備える支持体の一部を 示す、 図２Ａは、バスと同バスに接続された２個の集積回路とを備える支持体の一部 を、短絡回路及び接続エラーが存在する状態で示す、 図２Ｂは、短絡回路がある場合における異なるテストパターンに対するテスト 点上の電圧レベルを示す、 図２Ｃは、接続エラーがある場合における種々のテストパターンに対するテス ト点上の電圧レベルを示す、 図３は、テストデータをマルチプレクサにより出力端子上に供給する集積回路 を示す、 図４は、上記集積回路のマルチプレクサを詳細に示す、 図５は、入力端子上のデータを観察するための論理アンドゲートを有する集積 回路を示す。 尚、これらの図における対応する符号は同様の要素を示す。 ［実施例の詳細な説明］ 図１はバス４を備える支持体２の一部を示し、この場合該バスは３つの接続部 ６、８及び１０を有している。上記バスには多数の集積回路が接続されるが、そ れらのうちの２個が図示されている。即ち、集積回路１２は出力端子１４、１６ 及び１８を介して前記バスにデータを供給し、集積回路２０は入力端子２２、２ ４及び２６を介して該バスからデータを読み込む。上記バスの各接続部はプルア ップ抵抗２８、３０及び３２に接続され、これら抵抗はテスト抵抗３４を介して 電源電圧３６に接続されている。上記各プルアップ抵抗はテスト点３８にも接続 され、該テスト点はテスト中に使用されるものである。 図１に図示した実施例の両集積回路にはテスト論理が設けられている。該論理 は以下に述べるような２つの形式のテストを実行するのを可能にする。これら形 式のテストの説明は、どちらの集積回路にテスト論理が設けられなければならな いかを述べるであろう。好ましい実施例の集積回路にはバウンダリスキャンテス ト（ＢＳＴ）論理が設けられるが、他の形のテスト論理も可能であり後述するで あろう。集積回路１２及び２０はＢＳＴ法に基づいてテストを実行するように構 成されている。この目的のためこれら集積回路は、ブロック４０により示されテ ストを制御すると共に各ピンにつき値を有するＢＳＴセルの縦続接続４２を介し て正しい位置にテストデータを供給するＴＡＰコントローラ及び他の手段と、テ スト制御データ及びテストデータを入力すると共に必要に応じて該データを引き 渡すテストアタッチメント４４とを有している。尚、ＢＳＴテスト論理の詳細な 仕様はＢＳＴ規格（ＩＥＥＥ規格1149.1-1990）に述べられている。 図１の構成は２つの形式のテストを実行するのに適している。第１の形式によ れば、集積回路１２がテストデータをＢＳＴセルを介してバスに供給し、その後 該テストデータによりテスト点３８に発生される電圧レベルが測定される。この 第１の形式のテストに関しては、集積回路１２にテスト論理が設けられなければ ならない。第２の形式のテストによれば、テスト点３８に電圧が印加され、集積 回路２０のＢＳＴセルを介して該電圧の接続部への影響が決定される。この第２ の形式のテストに関しては、集積回路２０にテスト論理が設けられなければなら ない。 図２Ａは図１と同様の回路を示すが、接続部８と１０との間に例えば組み立て 工程の間にこぼれた半田滴に起因する短絡回路４６が存在する。更に、プルアッ プ抵抗３２の正しくない接続を含むような接続エラー６０が示されている。ここ で、専ら短絡回路４６を含むような状況に関するテストを説明する。該テストの 第１のステップは、テストアタッチメント４４に付与される制御信号により集積 回路１２をテストモードに設定することである。次いで、テストアタッチメント ４４を介して所定の論理値を出力端子１４、１６及び１８上に形成することによ りテストパターンが前記バスに何回も付与され、それにはテスト点３８の電圧の 測定が後続する。テスト点３８上の電圧は、テスト抵抗３４を介しての電源電圧 と、プルアップ抵抗２８、３０及び３２を介しての接続部６、８及び１０上の電 圧との結果である。集積回路１２へのテストデータの供給と、テスト点３８上の 電圧の測定とは１個のテスタにより調整された形で実行される。 図２Ａに示す回路に関して、図２Ｂは４つのパターンに対してテスト点３８上 で測定された電圧を図示している。出力端子１４、１６及び１８のＢＳＴセルは 、順次、“１１１”（４８）、“０１１”（５０）、“００１”（５２）及び“ ０００”（５４）なる値を持つ。前記テスト点で測定された電圧は実線５６で示 されている。パターン５０に関しては、測定された電圧は期待された電圧５８と はずれている。即ち、これは接続部８と１０との間の短絡回路４６によるもので ある。他のパターンも可能であり、又各パターンは異なる順序で提供することも できる。実際には、テストパターンは該当する回路と、従うべきテストのやり方 に基づいて決定される。 次に、図２Ａの状況であって、短絡回路ではなく接続エラー６０のみが含まれ る状況を考えてみる。当該テストも前述したものと同様であり、テスト点上で測 定された電圧が図２Ｃに示されている。この場合は、パターン５４に対して測定 された電圧が期待値６２からずれている。これは、抵抗３２が接続部１０上の論 理“０”をテスト点３８に供給しないという事実による。このテストに関しても 、 他のパターンを使用することができ、又各パターンを異なる順序で供給すること もできる。 図２Ａにおける接続エラー６０は第２の形式のテストによっても発見すること ができる。このテストによれば、集積回路２０がテストモードに設定され、テス トデータはテスト点３８上の電圧を介して前記バスの各接続部に供給される。次 いで、上記バス上の信号が入力端子２２、２４及び２６のＢＳＴセルに書き込ま れると共に観測のためにテストアタッチメント６４に供給される。第１の読み出 しステップの間には、テスト点３８は外部からは駆動されず、プルアップ抵抗に より接続部６及び８は論理“１”を受信し、接続部１０は不定のままとなる。こ の実施例においてフローティング状態の接続部が“１”になると仮定すると、入 力端子２２、２４及び２６のＢＳＴセルは“１１１”なるパターンを含むことに なる。第２のステップの間では、前記テスト点は好ましくはテスタを介して低（ ロー）電圧を入力する。結果として、接続部６及び８は論理“０”を受信するが 、上記ロー電圧はエラー６０のせいで受け渡されないから接続部１０は再び不定 となる。この場合、“００１”なるパターンが前記ＢＳＴセルに読み込まれ、従 って接続部１０に関するプルアップ接続が不備であると結論することができる。 本発明の他の実施例では、第２の形式のテストが前記第１の形式のテストを実 行するのと同一の集積回路により実行することができる。この集積回路は図１及 び図２Ａにおける集積回路１２である。この目的のため、出力端子１４、１６及 び１８と、それらのＢＳＴセルはテストデータを送出すると共にテストデータを 書き込むようにも構成される。このような双方向ＢＳＴセルの可能性は前記ＢＳ Ｔ規格に記載されており、実際に多数の形式の集積回路に使用されている。 テスト抵抗３４の値を決定するには、２つの異なる条件が満たされなければな らない。該値は、一方においては、プルアップ抵抗が当該テスト抵抗に接続され ている各接続部上の信号の相互の影響を十分に小さく維持するために、十分に小 さくなくてはならない。上記のような影響は、一つの接続部上の信号の変化がテ スト点３８上で小さな電圧変化を引き起こすことにより発生する。この変化は、 他の接続部上の信号の論理値を変化させる程大きくはないであろう。前記テスト 抵抗の値は、他方においては、前記テスト点がプルダウンされた際に、該テスト 抵抗を介して流れる電流を制限するためにできる限り大きくなくてはならない。 上記電流はテスト抵抗中で消費される電力が限られたままである程小さくなくて はならず、従って通常の低電力抵抗をテスト抵抗として使用することができる。 テスト抵抗の実際の値は各回路に関して個々に決定されねばならず、従って論理 値の電圧レベルを決定するテクノロジと、テスト抵抗に電圧を供給する接続部の 数とにも依存する。 本発明の主な利点はテスト点の数が減少する点にある。これまでは各バスの各 接続部が自身のテスト点を必要としたが、本発明によればバス当たり１個のテス ト点を要するのみである。プリント回路基板の形態の支持体上に２つのデジタル 信号プロセッサ及びそれらのバスが２重に装着されるような近年の実際の状況に おいては、５８個のテスト点の節約が達成された。このことは、上記のような基 板は既に高密度の部品及び接続部を有しているから、特に重要である。 本発明の適用技術分野は所定の形式の論理又はその実施に限定されるものでは ない。適用の例は、２値論理、３値論理、ＴＴＬ構成及びＥＣＬ構成等である。 本実施例はバスに、該当する場合に、プルアップ抵抗により適切に規定された値 が供給されるような場合に関するものである。しかしながら、本発明がバスにプ ルダウン抵抗が設けられるような場合にも使用することができることは明らかで ある。このことは、テストに関してテストパターンが逆となることを意味する。 本発明を実施するには、前記第１の形式のテストに関しては集積回路１２は前 記接続部を介してテストデータを送信することができなければならず、第２の形 式のテストに関しては集積回路２０が前記接続部からテストデータを受信するこ とができなければならない。前述したＢＳＴ法に加えて、テストデータを送信及 び受信するには種々の代替法がある。図３は送信側の他の例を示し、図５は受信 側の他の例を示す。 図３は集積回路６６を示し、該回路において入力信号６８は中核論理７０に供 給されると共に各マルチプレクサ７２のテスト入力端子にも供給される。制御信 号７４は、上記マルチプレクサが出力端子７６に対し上記テスト入力端子上の値 か又は他の機能入力端子上の値のどちらを供給するかを決定する。図４は上記マ ルチプレクサを詳細に示している。制御信号７４はテスト信号７８又は機能信号 ８０の何れが当該マルチプレクサの出力端子８２に現れるかを選択的に決定する 。このように、データは制御信号７４に基づいて入力端子６８から直接出力端子 ７６に供給することができる。このようにして、テストデータが接続部に供給さ れる。 図５は集積回路８４を示し、該回路は入力端子に接続されたツリー状の論理ア ンドゲート（ＡＮＤツリー）を有している。入力端子、例えば入力端子８６、は 中核論理８８に接続されると共にアンドゲート９２の入力端子９０に接続されて いる。該アンドゲートの他の入力端子９４は当該ツリー中の先行するアンドゲー ト９６の出力端子に接続されている。最初のアンドゲート９８の一方の入力端子 は論理“１”を帯びている。最後のアンドゲート１００の出力端子は、全ての接 続された入力端子に対する前段側のアンド演算の結果を帯びており、この結果が 接続部１０２を介して出力される。全ての接続された入力端子が論理“１”を入 力する場合は、論理“１”が出力端子１０２に現れる。前記入力端子の中の少な くとも１個が論理“０”を入力した場合は、上記出力端子には論理“０”が現れ る。各接続部の状態はテストパターンを接続部１０４に供給すると共に、その都 度出力端子１０２を読むことにより決定することができる。

Claims (1)

1. 【特許請求の範囲】 １．電子回路と、第１のプリング抵抗を備える第１の接続部と、第２のプリング 抵抗を備える第２の接続部とを有し、前記回路の第１の出力端子が前記第１の接 続部に接続され、前記回路の第２の出力端子が前記第２の接続部に接続されてい るような装置において、テスト抵抗が電源端子とテスト点との間に接続され、前 記第１のプリング抵抗が前記テスト点と前記第１の接続部との間に接続され、前 記第２のプリング抵抗が前記テスト点と前記第２の接続部との間に接続され、前 記電子回路はテストアタッチメントを有すると共に該テストアタッチメント上の 所定の信号の制御に基づいてテスト過程内で前記各接続部にテストを実施するよ うに構成され、前記テスト過程が初期化ステップと、複数のフォローアップ・ス テップとを含み、これらステップの各々が前記テスト点に応答を形成させるため に前記出力端子を介する前記接続部へのテストデータの特異な組み合わせの伝送 を含むことを特徴とする装置。 ２．請求項１に記載の装置において、前記接続部をテストするために、前記回路 がバウンダリスキャンテスト法に基づいてテストを実行するように構成されてい ることを特徴とする装置。 ３．電子回路と、第１のプリング抵抗を備える第１の接続部と、第２のプリング 抵抗を備える第２の接続部とを有し、前記回路の第１の入力端子が前記第１の接 続部に接続され、前記回路の第２の入力端子が前記第２の接続部に接続されてい るような装置において、テスト抵抗が電源端子とテスト点との間に接続され、前 記第１のプリング抵抗が前記テスト点と前記第１の接続部との間に接続され、前 記第２のプリング抵抗が前記テスト点と前記第２の接続部との間に接続され、前 記電子回路はテストアタッチメントを有すると共に該テストアタッチメント上の 所定の信号の制御に基づいてテスト過程内で前記各接続部にテストを実施するよ うに構成され、前記テスト過程が（１）初期化ステップと、（２）前記テスト点 上の電圧による前記接続部へのテストデータの供給と、（３）前記入力端子を介 しての前記接続部からの結果のデータの前記回路への入力及び該結果のデータの 前記テストアタッチメントへの供給とを含むことを特徴とする装置。 ４．請求項３に記載の装置において、前記（２）のステップにおける前記テスト 点上の電圧が前記電源電圧により形成されることを特徴とする装置。 ５．請求項３又は４に記載の装置において、前記接続部をテストするために、前 記回路がバウンダリスキャンテスト法に基づいてテストを実行するように構成さ れていることを特徴とする装置。 ６．電子回路と、第１のプリング抵抗を備える第１の接続部と、第２のプリング 抵抗を備える第２の接続部とを有し、前記回路の第１の出力端子が前記第１の接 続部に接続され、前記回路の第２の出力端子が前記第２の接続部に接続されてい るような装置において、テスト抵抗が電源端子とテスト点との間に接続され、前 記第１のプリング抵抗が前記テスト点と前記第１の接続部との間に接続され、前 記第２のプリング抵抗が前記テスト点と前記第２の接続部との間に接続され、前 記電子回路は前記出力端子を介して既知のデータを前記接続部に出力し、前記テ スト点に応答を形成するように構成されていることを特徴とする装置。 ７．請求項１ないし６の何れか一項に記載の装置において、前記テスト抵抗の抵 抗値が前記プリング抵抗の並列接続の抵抗値に比べて小さいことを特徴とする装 置。