JP4708566B2 - 自動試験装置用遠隔試験モジュール - Google Patents
自動試験装置用遠隔試験モジュール Download PDFInfo
- Publication number
- JP4708566B2 JP4708566B2 JP2000578667A JP2000578667A JP4708566B2 JP 4708566 B2 JP4708566 B2 JP 4708566B2 JP 2000578667 A JP2000578667 A JP 2000578667A JP 2000578667 A JP2000578667 A JP 2000578667A JP 4708566 B2 JP4708566 B2 JP 4708566B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- module
- remote
- pin group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Description
発明の分野
本発明は、一般的には集積回路を試験するための自動試験(テスト)装置に関し、より詳細には、被試験デバイスの特化されたピンとのインタフェースをとるために自動試験装置で使用するための遠隔試験モジュールに関する。
発明の背景
半導体装置産業は、電子製品に対する止まることのない需要を満足させさせるために、より小型でより高速な集積回路を製造するように絶え間なく懸命に努力している。信頼性の高いICによってこの需要にタイムリーに応じるために、デバイス製造者は各デバイスの完全性および動作可能性を検証することを余儀なくされる。したがって、ICの成功した製造に含まれたクリティカルなプロセスは、各ICデバイスの機能的および構造的試験と関連がある。
【0002】
個々のICの機能的および構造的な試験を行うために、当業者は自動試験装置を使用することが多い。通常「テスタ」と呼ばれる装置は、正確にタイミングを取られた信号パターンまたはベクトルを被試験デバイス(DUT:device−under−test)の入力ピンに加え、一方で、DUTの出力ピンから出力信号を捕捉する(取り込む)。出力信号をメモリに常駐する期待されるパラメータと比較して、ICに機能的または構造的な欠陥があるかどうかを決定する。
【0003】
従来のテスタは、一般に、コンピュータで駆動(ドライブ)される試験コントローラを含み、その試験コントローラがテスタインタフェースまたは試験ヘッドに指令を発する。試験ヘッドはピン電子回路を含み、そのピン電子回路が試験パターンまたはベクトルを生成し、DUTの個々の入力ピンおよび出力ピンに結合された複数の信号チャネルを通して送る。DUTとの物理的インタフェースをとるために、テスタインタフェースはコンタクトまたはポゴ(pogo)の配列を含み、そのコンタクトがデバイスインタフェース基板(DIB)の接触コンタクトに結合する。DUTは、DIBに取り付けられたソケットに実装される。
【0004】
従来のテスタは、意図された用途に対しては満足に動作するが、IC技術の進歩は、テスタ技術の進歩の先を行く傾向がある。例えば、VLSIマイクロプロセッサの動向は、高速30チャネルRambus(ラムバス)インタフェースを実現することを含む。そのようなインタフェースを介して信号をドライブするために必要な高周波パターンのために(ほぼ1ギガヘルツ)、従来のテスタには、約50ピコ秒の要求されるタイミング精度を達成するという困難さがある。この特定の例で、不精密のいくつかはインピーダンス不整合に起因しており、そのインピーダンス不整合は、DUTにドライブされるまたはDUTから受け取られるパルス幅が、テスタ駆動/比較ノードからDUTピンへのラウンドトリップ(往復)遅延(RTD)よりも小さい時に生じる。
【0005】
同様な問題は、予期しないほどに高いか低い電圧レベルおよび相対的に速いか遅いパターン立上り時間のような、他の特化されたDUTピンに起因する。このようにして、主要な問題には、従来のテスタが経済的で実際的なやり方で特定のDUTピンに適応することができないことが含まれる。
【0006】
変更されたDUTに従来のテスタを適応させる1つの従来のコスト高な方法に、DUTを実装するデバイスインタフェース基板を特注(カスタマイズ)することがある。通常「ロード基板(loadboard)」と呼ばれる専用DIBは特別な回路を使用し、その特別な回路は、DIBに永久的に固定され、特定のDUTピンのテスタとのインタフェースをとるようにユーザによって制御される。この解決法によって従来のテスタでDUTを試験することは可能になるが、DIBの面積に対する制限により、実装することができるカスタム(特注)回路の量が限定される。従って、少数の特化されたDUTピンだけが、ロード基板法でサポートされる可能性がある。さらに、DIBは通常ユーザが製作し管理するので、ロード基板上のカスタム回路とテスタの間の較正が問題になってくる。
自動試験装置の更なる従来技術の例として、EP−A−0566823、EP−A−0802418および米国特許第5,111,459号、第5,794,175号、第4,730,318号および第5,712,858号がある。
【0007】
したがって、それぞれのDIBを専用化するという負担なしに、DUTの特化されたピンを選択的に試験する能力を有するテスタが必要とされている。さらに、様々な特化された試験要求を有する多数のDUTにテスタを適応させる遠隔試験モジュールが必要とされている。本発明の遠隔試験モジュールはこれらの要求を満たすものである。
発明の概要
本発明の遠隔試験モジュールは、テスタの有用さをその最初に設計された目的を超えて拡張し、さらに通常予期されるピンに加えて特化されたピンを有するDUTを試験するようにテスタを適応させる好都合なインタフェースを提供する。本発明によって、ユーザは、DIBを特注することまたは特別な特化されたテスタを購入することに関連した不要なコストを避けることができるようになる。さらに、本発明はテスタを用いて実施されるので、較正およびデバッギングの時間が相当に少なくなる。
【0008】
前述の利点を実現するために、本発明は、一実施形態において、テスタインタフェースと被試験デバイスに接続された複数の特化されたピンとの間の複数の試験チャネルを選択的にインタフェースするための遠隔試験モジュールを備える。テスタインタフェースは、所定の試験信号を生成するための試験コントローラに結合される。遠隔試験モジュールは、試験コントローラに応答して、所定の試験信号をモジュール試験信号に変更し、そのモジュール試験信号を被試験デバイスの特化されたピンおよび接続装置に加えるための信号調整装置を含む。接続装置は、テスタインタフェースと特化されたピンの間に試験調整装置を結合するための複数の導電性経路を有する。
【0009】
他の形態において、本発明は、デバイスインタフェース基板に結合し、さらに被試験デバイスとやりとりする試験信号を受け取るための自動試験装置を備える。被試験デバイスは、デバイスインタフェース基板に取り付けられ、特化された試験ピンを含む。自動試験装置は、複数のマスタ試験信号を格納するように構成された主メモリを有する試験コントローラおよびテスタインタフェースを含む。テスタインタフェースは、多数のマスタ試験信号をデバイスインタフェース基板に送るための試験コントローラに接続される。遠隔試験モジュールは、テスタインタフェースの特化された試験ピンとのインタフェースをとり、試験コントローラに応答して複数のモジュール試験信号をデバイスインタフェース基板および接続装置に加えるための信号調整装置を含む。接続装置は、特化されたチャネルを信号調整装置に結合しさらにデバイスインタフェース基板に接続するための複数の導電性経路を有する。
【0010】
さらに他の形態において、本発明は、自動試験装置をデバイスインタフェース基板に適応させる方法を含む。デバイスインタフェース基板は、被試験デバイスを実装する。被試験デバイスは、特化された試験信号を受け取るための特化されたピンを含む。本方法は、試験コントローラから試験信号を受け取り、さらにその信号を特化された信号に変更するための信号調整装置を有する遠隔試験モジュールを最初に選択し、さらに遠隔試験モジュールをテスタインタフェースとデバイスインタフェース基板の間に置いて特化された信号を特化されたピンに加えるステップを含む。
【0011】
本発明の他の形態は、試験コントローラで制御される高周波信号のタイミング誤差を最小限にする方法を含む。信号は、所定の最小パルス幅のパルスで構成され、被試験デバイスの複数の特化されたピンに加えられる。被試験デバイスは、デバイスインタフェース基板に配置される。本方法は、試験コントローラで生成された試験信号の周波数を逓倍するための信号調整装置を有する遠隔試験モジュールを最初に選択し、遠隔試験モジュールを被試験デバイスの近くに位置付け、さらに、特化された被試験デバイスピンの遠隔試験モジュールチャネルとのインタフェースをとって、ラウンドトリップ遅延時間を所定のパルス幅よりも小さく設定するステップを含む。
【0012】
本発明の他の特徴および利点は、添付の図面を参照する以下の詳細な説明から明らかになるであろう。
発明の詳細な説明
半導体デバイス製造者は、一般に、使用可能性(operability)を検証するために、全ての個々の集積回路(IC)が厳格な機能試験を受けることを要求する。試験は、通常、ウェーハレベルでの一括試験および最終パッケージレベルでの個々の試験を含んだ、製造の様々な段階で行われる。
【0013】
ここで図1を参照して、個々のパッケージされたデバイスを試験するために、デバイス製造者は、一般に、被試験デバイス(DUT)12を実装するためのデバイスインタフェース基板(DIB)10を組み立てる。DIBは、通常、ユーザによって管理され、DUTを試験するために使用される自動試験装置(「テスタ」)20(図2)とのインタフェースを物理的にとるためのコンタクト14を含む。いくつかの環境では、DUTは、30チャネル高速ラムバス(Rambus)インタフェース16のような回路を含み、その回路は、複数の特化されたDUTチャネルまたはピン18用の特化された試験パラメータを必要とする。
【0014】
ここで図2を参照して、本発明の一実施形態に従ったテスタは、一般的に20で示され、試験コントローラ22および多数のDIBコンタクト14(図1)に結合するテスタインタフェース40を含む。論理デバイスおよび/またはメモリデバイスの両方を試験するテスタは、本発明の譲受人に譲渡された米国特許第5,528,136号および5,794,175号により完全に記載されている。それらの特許の開示は、この引用により本明細書に援用される。遠隔試験モジュール50は、所定の試験チャネルをテスタインタフェースから特化されたDUTピン18(図1)に選択的に結合させて、ユーザ管理DIB10を特注することを必要としないで、テスタを特化された試験用途に適応させる。
【0015】
図2および3を参照して、試験コントローラ22は、一般に、ユーザと通信し、ユーザ試験プログラムを実行させるコンピュータを含む。コンピュータは、DUTをシミュレートしさらに応答してDUTが何を出力するかを検証するための波形を生成する試験信号発生器31を制御する。さらに図2および3を参照して、テスタインタフェース40は、一般に、試験コントローラ22からの指令およびデータに応答して、DUT12に対して信号波形を生成しドライブするピン電子回路30を含む。波形は、それぞれの入力/出力(I/O)コンタクト端子配列またはポゴ配列32で終端する複数のチャネルまたは信号経路に沿って伝播する。各端子は、DIB10の対応するコンタクトに物理的に結合するように構成されている。
【0016】
ここで図4を参照すると、遠隔試験モジュール50の好ましい詳細な回路は、試験コントローラ22からのそれぞれ入力および試験コントローラ22へのそれぞれの出力を備える複数のノード62を含む。クロックノード63は、それぞれのクロック信号をそれぞれのテスタチャネルからクロック信号調整装置(コンディショナ)64に供給する。クロック信号調整装置は、後でタイミング制御ユニット66の入力に加えるためにクロック信号を変更する位相ロック発振器またはフィルタ64を備えることが好ましい。タイミング制御ユニットは、用途特定集積回路(ASIC)の形態を取るのが好ましく、DIBデータバスノード70からデータを受け取るためのレジスタ68を含む。較正RAM72は、レジスタ68の出力に結合され、さらにノード67を介してテスタに結合されて、関連したデータおよび時間集合情報を受け取る。移相器74のグループが、較正されたクロック信号を維持するために発振器64および較正RAM72から情報を受け取る。較正RAMおよび移相器は、遠隔ピン電子回路インタフェース90に情報を供給して、そのインタフェースを較正された正確な状態に維持する。
【0017】
遠隔ピン電子回路インタフェース90は、それぞれの駆動(ドライブ)部分、比較部分および直流(DC)試験部分100、102および104を含み、それぞれ、局部的再クロック動作ドライブ信号を監視制御し、局部的ストローブ比較を監視制御し、および直流スイッチング(切り換え)機能を行う。駆動部分は、テスタで最初に生成された再クロック動作信号をDUTに加えるための複数のドライバ91を備える。ドライバは、クロック信号調整装置64に結合されマルチプレクサ84で供給される信号に応答するフリップフロップ94によってクロック動作する。単一クロック源で複数のドライバを再クロック動作させることで、DUTに加えるためのより正確な試験信号の集合が得られる。
【0018】
遠隔ピン電子回路インタフェース90の比較部分102は、DUT出力に結合された入力を有する複数の比較器(コンパレータ)92を含む。比較器は、予期されたDUT出力と実際のDUT出力の比較を行って、特定のDUTピンが合格か不合格かを決定する。比較器出力は、クロック信号調整装置74に応答する複数のフリップフロップ93を通って供給されて比較器出力を再クロック動作させる。フリップフロップからの再クロック動作出力は、オプションの多重化/逆多重化(マルチプレックス/デマルチプレックス)プロセッサ78に供給される。
【0019】
直流パラメータ試験を行うために、遠隔ピン電子回路インタフェース90の直流試験部分はスイッチング(切り換え)装置を含み、DUTから交流試験構成要素を切り離し、一方で同時に直流試験バス75をDUTに結合する。直流試験バスは、切換え装置を通してフォース(強制)線路FORCEに沿って直流強制信号を送り、センス線路SENCEを通してDUT応答信号を受け取る。直流試験バスは、感知された信号を評価するパラメトリック測定ユニットPMU(図示されない)に接続する。
【0020】
オプションの多重化/逆多重化プロセッサ78は、タイミング制御ユニット66および遠隔ピン電子回路インタフェース90の両方に結合され、ノード69および71を介して試験コントローラ22から試験信号を受け取る。DUT12から取り込まれた出力信号は、ノード73を介して試験コントローラに供給される。例えば、ノード69で、テスタチャネル0〜3はシーケンサ82に結合され、そのシーケンサは試験コントローラからのコンフィギュレーション
(構成)指令に応答してプロセッサ78内の多重化および逆多重化を制御する。シーケンサは、試験ベクトル信号の実際の多重化を実行するマルチプレクサ84をドライブする。
【0021】
例えば、所望の試験速度が800MHzであり、試験コントローラ22が100MHzの速度で試験信号を送ることができるに過ぎない場合、シーケンサ82は、試験コントローラからの8本のライン(線路)を多重化してDUT12への複数のチャネルに沿ってデータをドライブするように命令される。これは、マルチプレクサ84を8:1の比に構成するようにシーケンサを設定することで達成される。その時、試験信号がマルチプレクサに送られる時に、DUTインタフェース76に出力されるインタリーブされた試験信号は800MHzである。遠隔ピン電子回路90の駆動部分100は、タイミング制御ユニット66からの較正されたクロックおよび電圧レベル情報に基づいて、これらの試験信号をDUTに加える。その結果は、DUTに対する、適切にタイミングを取られた高速試験信号シーケンスとなる。
【0022】
さらに、遠隔試験モジュール50はDUT12から出力信号を取り込む。これらの信号は、遠隔ピン電子回路90の比較部分を経由して受け取られ、同期を取られている。DUT出力をサンプリングする特殊なサンプル時間、または特殊なサンプルシーケンスがある場合、シーケンサ82は、複数のフリップフロップ86を設定するようにプログラムされて、特殊な時間またはシーケンスで信号を取り込むようにすることが可能である。さらに、DUT出力はまた試験コントローラに対して速すぎ、信号速度を下げてから、信号を複数の試験コントローラ端子に送るためにフリップフロップで実行されるデマルチプレックスステップを必要とする可能性がある。例えば、DUTデータ速度が800MHzであり試験コントローラデータ速度が100MHzである場合、デマルチプレックス比は1:8である。
【0023】
前述した実施形態のいずれにおいても、試験コントローラ22は、遠隔試験モジュール50がDUTを試験している間に、同時にDUT12を試験することができる。この同時試験の構成は、低速と高速の両方の試験要求を有するDUTを試験する最良の方法である。例えば、試験コントローラは、比較的低速に関係のあるDUTの態様を試験することができ、遠隔試験モジュールは、比較的高速に関係のあるDUTの態様を試験することができる。多くの電子デバイスでは、零入力(quiescent)電流IDDQのような、電力消費が問題であり、これは試験コントローラで試験することができる。しかし、データ入力および出力速度のような他の態様は高速試験を必要とし、これらの特徴は遠隔試験モジュールで試験することができる。
【0024】
本発明の一態様では、遠隔試験モジュール50は、テスタインタフェースコンタクト42とDIBコンタクト14(図2)の間に容易に挿入したり取り外したりすることができる取り外し可能なユニットを備える。遠隔試験モジュールは、DUT12のすぐ近くに、好ましくは1.5から4インチの範囲内に、例えば2インチ以下に、または送信経路内の不完全さからの反射が1パルス幅内に要求される精度におさまる程度に十分近くに取り付けられる。これは、特化された高速試験に関して重要なパラメータである。遠隔試験モジュールとDUTの間の相対的な距離を最小限にすることによって、信号のラウンドトリップ遅延は、約3nsの最小パルス幅マイナス立上り部分よりも小さくなり、その結果1つのエッジからのリンギング/反射が次のエッジの前に要求される精度におさまるようになる。これによって、インピーダンス不整合に起因する反射によるタイミング誤差は最小になる。このようにして、本発明はインピーダンス不整合制御の形態を有すると考えることができる。
【0025】
DUTに含まれる技術のタイプに依存して、またはDUTがどのような機能を行うように設計されているかに依存して、遠隔試験モジュールは、モジュール試験信号をロードされた特注である場合もあり、または特定のDUTを試験するように設計された特有の機能を持つように作られた特注であることもある。さらに、遠隔試験モジュールは、テスタに取り付けらけている間に、較正され、診断され、制御プログラムをロードされ、または試験信号をロードされる。これによって、モジュールは、DIBの拡張ではなくて、テスタの拡張になる。さらに、遠隔試験モジュールを取り外し取り替えることができることは有益である。その理由は、それによって、顧客は1つの遠隔試験モジュールを別のものと置き換え、新しい構成を試験コントローラ22に入れることができるようになるからである。この特徴によって、DUTに行われる試験の種類を変える時間が減少する(例えば、モジュール試験信号試験と多重化マスタ試験信号試験)。その結果として、全体のコストが相当に減少する。
【0026】
当業者は、本発明が提供する多くの利益および利点を理解するであろう。例えば、重要な利点には、ATEとDUTの間の最小遅延時間が含まれる。これは、遠隔試験モジュールの実施によって達成される。また、モジュールによって、ATEとDUTの間の高速高精度の信号通信が可能になる。さらに、遠隔試験モジュールは、テスタを特化された被試験デバイスに適応させる能力を向上させる適応性のあるツールを提供する。
【図面の簡単な説明】
【図1】 被試験デバイス(DUT)を実装するためのユーザ制御デバイスインタフェース基板(DIB)のブロック図である。
【図2】 本発明の一実施形態に従った自動試験装置のブロック図である。
【図3】 図2に示した試験コントローラのブロック図である。
【図4】 本発明の一実施形態に従った図2の遠隔試験モジュールのブロック図である。
Claims (25)
- 所定の試験信号に応答する第1ピングループと、モジュール試験信号に応答する第2ピングループとを含む被試験デバイスを試験する際、自動試験装置と共に用いて、前記自動試験装置の試験ヘッドと被試験デバイスの第2ピングループとの間で複数の試験チャネルを選択的にインタフェースする遠隔試験モジュールであって、前記試験ヘッドは、前記所定の試験信号を生成する試験コントローラに結合されるテスタインタフェースを有する、遠隔試験モジュールにおいて、
前記試験コントローラに応答し、前記所定の試験信号を前記モジュール試験信号に変更するとするとともに、前記モジュール試験信号を前記被試験デバイスの前記第2ピングループに加える信号調整装置と、
複数の導電性経路を有し、前記テスタインタフェースと前記第2ピングループとの間に前記信号調整装置を結合する接続装置と、
を含む遠隔試験モジュール。 - 前記モジュール試験信号が所定の最小パルス幅を有し、
前記導電性経路が、前記信号調整装置と前記被試験デバイスの間に、前記所定の最小パルス幅よりも小さいラウンドトリップ遅延時間を設定するそれぞれの経路長を有する、請求項1に記載の遠隔試験モジュール。 - 前記被試験デバイスと前記モジュールとの間の前記導電性経路が、2インチ以下の長さである、請求項2に記載の遠隔試験モジュール。
- 前記第2ピングループが高速入力および出力を備える、請求項1に記載の遠隔試験モジュール。
- 前記第2ピングループがラムバスインタフェースを備える、請求項4に記載の遠隔試験モジュール。
- 前記信号調整装置が、前記第2ピングループに加えられる信号の周波数を増加させる多チャネル加速装置を含む、請求項1に記載の遠隔試験モジュール。
- 前記加速装置が、第1周波数のそれぞれの入力と、前記第1周波数よりも高い周波数を生成するようにインタリーブされたそれぞれの出力とを有する複数のマルチプレクサを備える、請求項6に記載の遠隔試験モジュール。
- 前記試験コントローラからの較正指令に応答する較正回路をさらに含む、請求項1に記載の遠隔試験モジュール。
- 前記較正回路が、前記被試験デバイスとやりとりをするエッジタイミングを較正するための複数の移相器を含む、請求項8に記載の遠隔試験モジュール。
- 前記較正回路が、
前記試験コントローラからの較正信号に応答するメモリをさらに含み、
前記移相器が、前記メモリに結合され、前記較正信号に応答する、請求項9に記載の遠隔試験モジュール。 - 前記移相器が、クロック源に結合され、調整されたクロック信号を受け取り、前記調整されたクロック信号を遅延させるように動作する、請求項9に記載の遠隔試験モジュール。
- デバイスインタフェース基板に結合し、被試験デバイスに試験信号を加えそしてそれから試験信号を受け取る自動試験装置であって、前記被試験デバイスが前記デバイスインタフェース基板に実装され、前記被試験デバイスが、複数のマスタ試験信号に応答する第1ピングループと複数のモジュール試験信号に応答する第2ピングループとを含む、自動試験装置において、
前記複数のマスタ試験信号を生成する試験コントローラと、
前記試験コントローラに接続されたテスタインタフェースを含み、多数の前記マスタ試験信号を前記デバイスインタフェース基板に送る試験ヘッドと、
前記テスタインタフェースを前記第2ピングループとインタフェースするための遠隔試験モジュールであって、
前記試験コントローラに応答し、前記マスタ試験信号を前記複数のモジュール試験信号に変更して、前記複数のモジュール試験信号を前記デバイスインタフェース基板に加えるための信号調整装置、および、
前記第2ピングループを前記信号調整装置に結合するための複数の導電性経路を有し、前記デバイスインタフェース基板に接続する接続装置、
を含む遠隔試験モジュールと、
を含む自動試験装置。 - 前記モジュール試験信号が所定の最小パルス幅を有し、
前記導電性経路が、前記信号調整装置と前記デバイスインタフェース基板との間に、前記所定のパルス幅よりも小さいラウンドトリップ遅延時間を設定するそれぞれの経路長を有する、請求項12に記載の自動試験装置。 - 前記被試験デバイスと前記モジュールとの間の前記導電性経路が、2インチ以下の長さである、請求項13に記載の自動試験装置。
- 前記第2ピングループが高速ピンを備える、請求項12に記載の自動試験装置。
- 前記第2ピングループがラムバスインタフェースを備える、請求項15に記載の自動試験装置。
- 前記信号調整装置が、前記第2ピングループに加えられる信号の周波数を増加させる多チャネル加速装置を含む、請求項12に記載の自動試験装置。
- 前記加速装置が、第1周波数のそれぞれの入力と、前記第1周波数よりも高い周波数を生成するようにインタリーブされたそれぞれの出力とを有する複数のマルチプレクサを備える、請求項17に記載の自動試験装置。
- 前記試験コントローラからの較正指令に応答する較正回路をさらに含む、請求項12に記載の自動試験装置。
- 前記較正回路が、
前記被試験デバイスとやりとりをするエッジタイミングを較正するための複数の移相器を含む、請求項19に記載の自動試験装置。 - 前記較正回路が、
前記試験コントローラからの較正信号に応答するメモリをさらに含み、
前記移相器が、前記メモリに結合され、前記較正信号に応答する、請求項19に記載の自動試験装置。 - 前記移相器が、クロック源に結合されて、調整されたクロック信号を受け取り、前記調整されたクロック信号を遅延させるように動作する、請求項19に記載の自動試験装置。
- テスタインタフェースを有する半導体試験装置の試験ヘッドを被試験デバイスに適応させる方法であって、前記被試験デバイスが、試験コントローラからの試験信号を受け取るための第1ピングループと、特化された試験信号を受け取るための第2ピングループとを含む、方法において、
前記試験コントローラからの試験信号を受け取り、該信号を前記特化された試験信号に変更するための信号調整装置を有する遠隔試験モジュールを選択するステップと、
前記テスタインタフェースと前記被試験デバイスとの間に前記遠隔試験モジュールを配置して、前記特化された試験信号を前記第2ピングループに加えるステップと、
を含む方法。 - 試験コントローラによって制御される高周波信号のタイミング誤差を最小にする方法であって、前記高周波信号が所定の最小パルス幅のパルスであって、被試験デバイスに加えられるパルスを含み、前記被試験デバイスが、前記試験コントローラにより生成される第1周波数の前記高周波信号を受け取るための第1ピングループと、第2周波数の前記高周波信号受け取るための第2ピングループとを含む、方法において、
前記第1周波数から前記第2周波数に、前記高周波信号を逓倍するための信号調整装置を有する遠隔試験モジュールを選択するステップであって、前記信号調整装置が複数のチャネル出力を有するステップと、
前記遠隔試験モジュールを前記被試験デバイスの近くに位置付けるステップと、
前記第2ピングループを前記遠隔試験モジュールチャネル出力とインタフェースし、前記所定の最小パルス幅よりも短いラウンドトリップ遅延時間を設定するステップと、
を含む方法。 - テスタインタフェースに結合される試験コントローラによって生成される所定の試験信号に応答する第1ピングループと、モジュール試験信号に応答する第2ピングループとを有する被試験デバイスを試験する際、自動試験装置と共に用いて、前記テスタインタフェースと被試験デバイスの第2ピングループとの間で複数の試験チャネルを選択的にインタフェースする遠隔試験モジュールであって、
前記試験コントローラに応答し、前記所定の試験信号を所定の最小パルス幅を有する前記モジュール試験信号に変更して、該モジュール試験信号を前記被試験デバイスの前記第2ピングループに加える信号調整装置と、
複数の導電性経路を有し、前記テスタインタフェースと前記第2ピングループとの間に前記信号調整装置を結合する接続装置であって、前記導電性経路が、前記信号調整装置と前記被試験デバイスとの間に、前記所定の最小パルス幅よりも小さいラウンドトリップ遅延時間を設定するそれぞれの経路長を有する、接続装置と、
を含む遠隔試験モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/178,257 US6275962B1 (en) | 1998-10-23 | 1998-10-23 | Remote test module for automatic test equipment |
US09/178,257 | 1998-10-23 | ||
PCT/US1999/024704 WO2000025144A1 (en) | 1998-10-23 | 1999-10-21 | Remote test module for automatic test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002528726A JP2002528726A (ja) | 2002-09-03 |
JP4708566B2 true JP4708566B2 (ja) | 2011-06-22 |
Family
ID=22651840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000578667A Expired - Lifetime JP4708566B2 (ja) | 1998-10-23 | 1999-10-21 | 自動試験装置用遠隔試験モジュール |
Country Status (7)
Country | Link |
---|---|
US (1) | US6275962B1 (ja) |
EP (1) | EP1123514B1 (ja) |
JP (1) | JP4708566B2 (ja) |
KR (1) | KR100649648B1 (ja) |
DE (1) | DE69904854T2 (ja) |
TW (1) | TW523605B (ja) |
WO (1) | WO2000025144A1 (ja) |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7189230B2 (en) * | 1996-01-05 | 2007-03-13 | Thermage, Inc. | Method for treating skin and underlying tissue |
US7452358B2 (en) * | 1996-01-05 | 2008-11-18 | Thermage, Inc. | RF electrode assembly for handpiece |
US6551844B1 (en) * | 1997-01-15 | 2003-04-22 | Formfactor, Inc. | Test assembly including a test die for testing a semiconductor product die |
US6452411B1 (en) | 1999-03-01 | 2002-09-17 | Formfactor, Inc. | Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses |
US6499121B1 (en) * | 1999-03-01 | 2002-12-24 | Formfactor, Inc. | Distributed interface for parallel testing of multiple devices using a single tester channel |
US6480978B1 (en) | 1999-03-01 | 2002-11-12 | Formfactor, Inc. | Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons |
US6603323B1 (en) * | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
US6556938B1 (en) | 2000-08-29 | 2003-04-29 | Agilent Technologies, Inc. | Systems and methods for facilitating automated test equipment functionality within integrated circuits |
US6577980B1 (en) * | 2000-11-28 | 2003-06-10 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad receivers of integrated circuits |
US6850075B1 (en) * | 2000-12-22 | 2005-02-01 | Cypress Semiconductor Corp. | SRAM self-timed write stress test mode |
US6658613B2 (en) | 2001-03-21 | 2003-12-02 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad receivers of integrated circuits |
JP4480290B2 (ja) * | 2001-03-23 | 2010-06-16 | 株式会社リコー | 半導体試験受託方法及びシステム |
US6721920B2 (en) | 2001-06-07 | 2004-04-13 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad drivers of integrated circuits |
US7162672B2 (en) | 2001-09-14 | 2007-01-09 | Rambus Inc | Multilevel signal interface testing with binary test apparatus by emulation of multilevel signals |
DE60216484T2 (de) * | 2001-09-14 | 2007-08-23 | Rambus Inc., Los Altos | Mehrpegelsignalschnittstellenprüfung mit binärer prüfvorrichtung durch emulation von mehrpegelsignalen |
US20030070126A1 (en) * | 2001-09-14 | 2003-04-10 | Werner Carl W. | Built-in self-testing of multilevel signal interfaces |
US6986085B2 (en) * | 2002-03-08 | 2006-01-10 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad drivers of integrated circuits |
US7278079B2 (en) | 2002-04-12 | 2007-10-02 | Broadcom Corporation | Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
US7174490B2 (en) * | 2002-04-12 | 2007-02-06 | Broadcom Corporation | Test system rider utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices |
US7502326B2 (en) * | 2002-04-12 | 2009-03-10 | Broadcom Corporation | Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
US7363557B2 (en) * | 2002-04-12 | 2008-04-22 | Broadcom Corporation | System for at-speed automated testing of high serial pin count multiple gigabit per second devices |
DE60306008T2 (de) * | 2002-04-12 | 2007-01-11 | Broadcom Corp., Irvine | Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit |
US6762614B2 (en) * | 2002-04-18 | 2004-07-13 | Agilent Technologies, Inc. | Systems and methods for facilitating driver strength testing of integrated circuits |
JP4133172B2 (ja) * | 2002-09-27 | 2008-08-13 | シャープ株式会社 | 論理回路テスト装置 |
US7143323B2 (en) * | 2002-12-13 | 2006-11-28 | Teradyne, Inc. | High speed capture and averaging of serial data by asynchronous periodic sampling |
US6943556B2 (en) * | 2003-06-30 | 2005-09-13 | Intel Corporation | High-speed duty cycle test through DC measurement using a combination of relays |
US7073109B2 (en) * | 2003-09-30 | 2006-07-04 | Agilent Technologies, Inc. | Method and system for graphical pin assignment and/or verification |
US20080191707A1 (en) * | 2003-10-27 | 2008-08-14 | Arc Radar And Communication Services, Llc | Configurable interface device |
JP2007527170A (ja) * | 2004-02-19 | 2007-09-20 | ジョージア テック リサーチ コーポレイション | 並列通信のためのシステムおよび方法 |
EP1600784A1 (en) | 2004-05-03 | 2005-11-30 | Agilent Technologies, Inc. | Serial/parallel interface for an integrated circuit |
US7242209B2 (en) * | 2004-05-03 | 2007-07-10 | Dft Microsystems, Inc. | System and method for testing integrated circuits |
TWI274166B (en) * | 2004-06-18 | 2007-02-21 | Unitest Inc | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices |
US7375542B2 (en) * | 2004-06-30 | 2008-05-20 | Teradyne, Inc. | Automated test equipment with DIB mounted three dimensional tester electronics bricks |
DE102004035556B3 (de) * | 2004-07-22 | 2005-12-08 | Infineon Technologies Ag | Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts |
US7436197B1 (en) * | 2004-09-23 | 2008-10-14 | National Semiconductor Corporation | Virtual test head for IC |
US7454681B2 (en) * | 2004-11-22 | 2008-11-18 | Teradyne, Inc. | Automatic test system with synchronized instruments |
US7319936B2 (en) * | 2004-11-22 | 2008-01-15 | Teradyne, Inc. | Instrument with interface for synchronization in automatic test equipment |
US20060132119A1 (en) * | 2004-12-17 | 2006-06-22 | Arc Radar And Communication Services, Llc | Configurable test interface device |
US7237161B2 (en) * | 2005-03-30 | 2007-06-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Remote integrated circuit testing method and apparatus |
US20060290361A1 (en) * | 2005-06-23 | 2006-12-28 | Travis Ellis | A semiconductor integrated circuit tester channel with selective bypass circuitry |
US7539912B2 (en) | 2005-12-15 | 2009-05-26 | King Tiger Technology, Inc. | Method and apparatus for testing a fully buffered memory module |
US7881430B2 (en) * | 2006-07-28 | 2011-02-01 | General Electric Company | Automatic bus management |
KR101370728B1 (ko) * | 2006-08-04 | 2014-03-06 | 어드밴테스트 (싱가포르) 피티이. 엘티디. | 테스트 장치 |
US7411407B2 (en) * | 2006-10-13 | 2008-08-12 | Agilent Technologies, Inc. | Testing target resistances in circuit assemblies |
US7620861B2 (en) * | 2007-05-31 | 2009-11-17 | Kingtiger Technology (Canada) Inc. | Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels |
US7554858B2 (en) | 2007-08-10 | 2009-06-30 | Micron Technology, Inc. | System and method for reducing pin-count of memory devices, and memory device testers for same |
US7827452B2 (en) * | 2007-08-24 | 2010-11-02 | Verigy (Singapore) Pte. Ltd. | Error catch RAM support using fan-out/fan-in matrix |
US8384410B1 (en) | 2007-08-24 | 2013-02-26 | Advantest (Singapore) Pte Ltd | Parallel test circuit with active devices |
US7757144B2 (en) * | 2007-11-01 | 2010-07-13 | Kingtiger Technology (Canada) Inc. | System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices |
US8242796B2 (en) * | 2008-02-21 | 2012-08-14 | Advantest (Singapore) Pte Ltd | Transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units |
US7928755B2 (en) * | 2008-02-21 | 2011-04-19 | Verigy (Singapore) Pte. Ltd. | Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test |
US7848899B2 (en) * | 2008-06-09 | 2010-12-07 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing integrated circuit devices |
TWM343792U (en) * | 2008-06-10 | 2008-11-01 | Princeton Technology Corp | Circuit testing apparatus |
US8373432B2 (en) * | 2009-04-09 | 2013-02-12 | Teradyne Inc. | Automated test equipment employing test signal transmission channel with embedded series isolation resistors |
CN101968527B (zh) * | 2009-07-27 | 2013-06-19 | 智邦科技股份有限公司 | 系统级封装的装置批次测试方法及其装置批次测试系统 |
JP5193975B2 (ja) * | 2009-09-04 | 2013-05-08 | 富士通株式会社 | 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法 |
US8356215B2 (en) * | 2010-01-19 | 2013-01-15 | Kingtiger Technology (Canada) Inc. | Testing apparatus and method for analyzing a memory module operating within an application system |
US8918686B2 (en) | 2010-08-18 | 2014-12-23 | Kingtiger Technology (Canada) Inc. | Determining data valid windows in a system and method for testing an integrated circuit device |
TWI574258B (zh) * | 2011-03-28 | 2017-03-11 | 三星電子股份有限公司 | 使用命令/位址校準之記憶體裝置,系統及方法 |
US8760945B2 (en) | 2011-03-28 | 2014-06-24 | Samsung Electronics Co., Ltd. | Memory devices, systems and methods employing command/address calibration |
US20120324302A1 (en) * | 2011-06-17 | 2012-12-20 | Qualcomm Incorporated | Integrated circuit for testing using a high-speed input/output interface |
US9003256B2 (en) | 2011-09-06 | 2015-04-07 | Kingtiger Technology (Canada) Inc. | System and method for testing integrated circuits by determining the solid timing window |
US8724408B2 (en) | 2011-11-29 | 2014-05-13 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing and assembling memory modules |
US9117552B2 (en) | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
TWI569028B (zh) * | 2014-05-02 | 2017-02-01 | 塞拉有限公司 | 除錯系統 |
CN104931909A (zh) * | 2015-05-19 | 2015-09-23 | 国家电网公司 | 一种避雷器计数器带电测试工具、系统及方法 |
US10345418B2 (en) * | 2015-11-20 | 2019-07-09 | Teradyne, Inc. | Calibration device for automatic test equipment |
CN110208680A (zh) * | 2019-06-26 | 2019-09-06 | 长电科技(滁州)有限公司 | 一种芯片测试系统及方法 |
US11221365B2 (en) | 2020-03-11 | 2022-01-11 | Teradyne, Inc. | Calibrating an interface board |
US11553618B2 (en) | 2020-08-26 | 2023-01-10 | PassiveLogic, Inc. | Methods and systems of building automation state load and user preference via network systems activity |
CN112858978A (zh) * | 2021-01-08 | 2021-05-28 | 胜达克半导体科技(上海)有限公司 | 一种载具板自校准的高精度测试方法 |
CN114253781B (zh) * | 2021-12-10 | 2023-03-14 | 飞腾信息技术有限公司 | 测试方法、装置、设备及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54150051A (en) * | 1978-05-18 | 1979-11-24 | Mitsubishi Electric Corp | Characteristic test device |
JPH02292855A (ja) * | 1989-05-02 | 1990-12-04 | Toshiba Corp | 半導体集積回路装置 |
JPH06188700A (ja) * | 1992-12-18 | 1994-07-08 | Hitachi Ltd | 可変遅延回路の校正方式 |
JPH07218590A (ja) * | 1994-02-09 | 1995-08-18 | Toshiba Corp | 半導体試験装置 |
JPH08129053A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 集積回路試験装置 |
JPH08274691A (ja) * | 1994-12-01 | 1996-10-18 | Teledyne Inc | Rf信号自動試験装置のアーキテクチャ |
JPH1048298A (ja) * | 1996-04-18 | 1998-02-20 | Motorola Inc | 半導体装置の高速試験方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4517512A (en) * | 1982-05-24 | 1985-05-14 | Micro Component Technology, Inc. | Integrated circuit test apparatus test head |
US4591795A (en) * | 1984-10-01 | 1986-05-27 | United Technologies Corporation | Signal conditioning circuit for L/R VDT sensors |
FR2604260B1 (fr) | 1986-09-19 | 1988-12-30 | Draxy Sarl | Testeur de circuits electroniques |
US4730318A (en) | 1986-11-24 | 1988-03-08 | International Business Machines Corporation | Modular organized storage tester |
US5247246A (en) * | 1987-04-17 | 1993-09-21 | Everett Charles Technologies, Inc. | Testing of integrated circuit devices on loaded printed circuit boards |
US5321700A (en) | 1989-10-11 | 1994-06-14 | Teradyne, Inc. | High speed timing generator |
DE69100176T2 (de) | 1991-11-11 | 1993-10-28 | Hewlett Packard Gmbh | Impulsformerschaltung. |
US5262716A (en) | 1992-04-21 | 1993-11-16 | Hewlett-Packard Company | Tester calibration procedure which includes fixturing |
JP3516963B2 (ja) * | 1993-03-12 | 2004-04-05 | 株式会社東芝 | メモリアクセス制御装置 |
US5712858A (en) | 1995-04-11 | 1998-01-27 | Digital Equipment Corporation | Test methodology for exceeding tester pin count for an asic device |
US5694399A (en) * | 1996-04-10 | 1997-12-02 | Xilinix, Inc. | Processing unit for generating signals for communication with a test access port |
US5689515A (en) * | 1996-04-26 | 1997-11-18 | Teradyne, Inc. | High speed serial data pin for automatic test equipment |
US5794175A (en) | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
-
1998
- 1998-10-23 US US09/178,257 patent/US6275962B1/en not_active Expired - Lifetime
-
1999
- 1999-10-21 WO PCT/US1999/024704 patent/WO2000025144A1/en active IP Right Grant
- 1999-10-21 JP JP2000578667A patent/JP4708566B2/ja not_active Expired - Lifetime
- 1999-10-21 EP EP99971095A patent/EP1123514B1/en not_active Expired - Lifetime
- 1999-10-21 KR KR1020017004766A patent/KR100649648B1/ko active IP Right Grant
- 1999-10-21 DE DE69904854T patent/DE69904854T2/de not_active Expired - Lifetime
-
2000
- 2000-03-14 TW TW088118281A patent/TW523605B/zh not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54150051A (en) * | 1978-05-18 | 1979-11-24 | Mitsubishi Electric Corp | Characteristic test device |
JPH02292855A (ja) * | 1989-05-02 | 1990-12-04 | Toshiba Corp | 半導体集積回路装置 |
JPH06188700A (ja) * | 1992-12-18 | 1994-07-08 | Hitachi Ltd | 可変遅延回路の校正方式 |
JPH07218590A (ja) * | 1994-02-09 | 1995-08-18 | Toshiba Corp | 半導体試験装置 |
JPH08129053A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 集積回路試験装置 |
JPH08274691A (ja) * | 1994-12-01 | 1996-10-18 | Teledyne Inc | Rf信号自動試験装置のアーキテクチャ |
JPH1048298A (ja) * | 1996-04-18 | 1998-02-20 | Motorola Inc | 半導体装置の高速試験方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1123514B1 (en) | 2003-01-08 |
US6275962B1 (en) | 2001-08-14 |
EP1123514A1 (en) | 2001-08-16 |
DE69904854D1 (de) | 2003-02-13 |
KR20010080184A (ko) | 2001-08-22 |
TW523605B (en) | 2003-03-11 |
JP2002528726A (ja) | 2002-09-03 |
WO2000025144A1 (en) | 2000-05-04 |
DE69904854T2 (de) | 2003-11-20 |
KR100649648B1 (ko) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4708566B2 (ja) | 自動試験装置用遠隔試験モジュール | |
EP1295139B1 (en) | Arrangement for calibrating timing of an integrated circuit wafer tester and method | |
US7036062B2 (en) | Single board DFT integrated circuit tester | |
US6105157A (en) | Salphasic timing calibration system for an integrated circuit tester | |
US6192496B1 (en) | System for verifying signal timing accuracy on a digital testing device | |
US6298465B1 (en) | Skew calibration means and a method of skew calibration | |
US7423443B2 (en) | Method of performing parallel test on semiconductor devices by dividing voltage supply unit | |
US6784684B2 (en) | Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals | |
EP1581870A2 (en) | Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory | |
TW459141B (en) | Driver with transmission path loss compensation | |
US20040181731A1 (en) | Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory | |
JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
JP4846134B2 (ja) | 試験装置、及びキャリブレーション方法 | |
JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
US5572669A (en) | Bus cycle signature system | |
US20030016041A1 (en) | Method and apparatus for testing semiconductor integrated circuit, and semiconductor integrated circuit manufactured thereby | |
JP2000097994A (ja) | 半導体試験装置 | |
JPH0921846A (ja) | 検査装置 | |
JP2000346910A (ja) | Icの多数並列同時テスト用測定装置 | |
JPH028758A (ja) | 遅延時間測定装置 | |
Hafed et al. | A high-throughput 5 Gbps timing and jitter test module featuring localized processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071016 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090223 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090522 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4708566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |