TW523605B - Remote test module for automatic test equipment - Google Patents
Remote test module for automatic test equipment Download PDFInfo
- Publication number
- TW523605B TW523605B TW088118281A TW88118281A TW523605B TW 523605 B TW523605 B TW 523605B TW 088118281 A TW088118281 A TW 088118281A TW 88118281 A TW88118281 A TW 88118281A TW 523605 B TW523605 B TW 523605B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- signal
- module
- patent application
- item
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
經濟部智慧財產局員工消費合作社印製 523605 A7 __B7 五、發明説明(I ) 發明之領域 本發明一般係關於測試積體電路之自動測試設備,且 更特別係關於一種用於一自動測試設備之中而與測試中裝 .置之特殊化接腳有介面接觸之遠距測試模組。 發明背景 半導體設備工廠持續致力於製造較小及較快之積體電 路,以滿足對於電子產品之永不滿足之需求。爲了即時以 可信賴的積體電路符合此項需求,設備製造商被迫驗證每 一個裝置之整合性及可操作性。因此,牽涉於積體電路之 成功製造之一個重要的程序係關於每一個積體電路裝置之 功能上及結構上之測試。 爲了實施個別積體電路之功能上及結構上之測試,熟 悉本項技藝之人士通常採用自動測試設備。其通常稱爲A 測試機〃,該設備準確地施加時序訊號態樣或向量至一個 測試中裝置(dev i c e — unde r — t e s t)之 輸入接腳,同時捕捉由該測試中裝置之輸出接腳之輸出訊 號。該輸出訊號與存在於一個記憶體中之期望參數相比較 ,以決定是否該積體電路具有任何功能上或結構上之錯誤 〇 典型地,傳統之測試機包括一個電腦驅動測試控制器 ,該控制器發出命令至一個測試機介面或測試頭。該測試 頭包括接腳電子裝置,該接腳電子裝置產生並送出測試態 樣或向量,沿著複數個連接至該測試中裝置之個別輸入及 輸出接腳之訊號通道前進。爲了實際上與該測試中裝置作 - -------9------—— 本紙張又度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 523605 A7 B7 五、發明説明(> ) 接觸,該測試介面包括一個接點或彈簧接點陣列,其連接 至測試介面板之配對接點。該測試中裝置跨接至設於該測 試介面板上之一個連接器。 雖然傳測測試機對於其既定目的能處理得不錯,然而 ,於積體電路技術之進步傾向於引導測試機技術之進步。 舉例而言,一種超大型積體電路微處理器上之趨勢係牽涉 到實施一個高速的3 0個通道之R a mb u s介面。由於 透過如此之介面而驅動訊號所需之高頻態樣(大約10億 赫芝),傳統測試機欲完成大約5 0X10—12秒之所需 時序準確度係有困難的。於此特定的例子中,當驅動至測 試中裝置或由測試中裝置所接收之脈波寬度係小於由該測 試機之驅動/比較節點至測試中裝置之循環延遲(r 〇 u nd — trip — delay)時,一些由於阻抗不匹配 導致之不精確會產生。 類似的問題產生於其他特殊化之測試中裝置之接腳, 諸如預期外之高或低電壓準位,及相當快或慢之態樣上升 時間。因此,主要問題牽涉到傳統之測試機無法以經濟的 及實際的方式去適應特別的測試中裝置之接腳。 使一個傳統測試機適應於修改過之測試中裝置之一個 傳統及成本低之技術係牽涉到訂做跨接該測試中裝置之裝 置介面板。通常係稱爲一個★負載板〃,該訂做之裝置介 面板採用永久固定於該板之特殊電路且爲使用者所控制, 以作爲特殊之測試中裝置接腳及測試機之介面。雖然此種 解決方案允許傳統測試機測試該測試中裝置,但是裝置介 本紙張尺度適用中81國家標準(CNS ) A4規格(21〇Χ297ϋ) "'-- (請先閲讀背面之注意事項再填寫本頁)
523605 A7 B7 五、發明説明(> ) 面板之面積的限制將限制能夠被安裝之訂做電路之數量。 因此,只有一些特殊化之測試中裝置接腳可以以負載板之 技術支援。此外,因爲裝置介面板典型上係由使用者製造 .之控制,所以在負載板上之訂做電路及測試機之間的校準 係會產生問題的。 因此,對於一個不具有訂做個別裝置介面板之負擔而 具有選擇性地測試一個測試中裝置之特殊化接腳之能力的 測試機係有其需要存在。此外,使一個測試機適合於複數 個具有變化之特殊化測試需求之測試中裝置而不需要分離 之測試機之遠距測試模組係有存在之必要。而本發明之遠 距測試模組滿足這些需求。 發明槪要 本發明之遠距測試模組係提供一個便利之介面,以在 測試機之原來設計目的之外延伸其用途,且使測試機適合 於測試具有除了正常期望之接腳之外之特殊化接腳之測試 中裝置。本發明使使用者能夠避免伴隨訂做之裝置介面板 而來之不希望之成本,或者甚至購買額外特殊化測試機之 成本。此外,由於本發明係以測試機實施,校正及除錯的 時間係大幅減少。 本發明爲了實現上述之優點,在第一種形式中,本發 明包含一個遠距測試模組,其用以於一個測試機介面及複 數個連接至測試中裝置之特殊化接腳之間選擇性地與複數 個測試通道作介面接觸。該測試機介面係連接至一個用以 產生預先決定測試訊號之測試控制器,該遠距測試模組包 I紙張尺度適用中關家標準(CNS ) A4規格(210X29^公釐) ' (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 523605 A7 __B7 五、發明説明(斗) 括一個回應於該測試控制器之訊號調整器,其用以修改該 預先決定之測試訊號成爲模組測試訊號,且施加該模組測 試訊號至該測試中裝置及一個連接設備之特殊化接腳。該 .連接設備具有複數個導電路徑,以連接該訊號調整器於該 測試機介面及該特殊化接腳之間。 於另一種形式之中,本發明包含一個自動測試設備, 其用以連接至一個裝置介面板,並施加測試訊號至測試中 裝置及由該測試中裝置接收測試訊號。該測試中裝置係跨 接至該裝置介面板且包括特殊化測試接腳。該自動測試設 備包括一個具有設計成儲存複數個主測試訊號之主記憶體 之測試控制器及一個測試機介面。該測試機介面係連接至 該測試控制器,用以設定大多數主測試訊號至該裝置介面 板之路徑。一個遠距測試模組作爲該測試機介面及該特殊 化測試接腳之介面,且包括一個回應於該測試控制器之訊 號調整器,其用以施加複數個模組測試訊號至該裝置介面 板及一個連接設備。該連接設備具有複數個導電路徑,其 用以連接該特殊化通道至該訊號調整器,並連接至裝置介 面板。 在又另一個形式之中,本發明包含一個使一個自動測 試設備適用於一個裝置介面板之方法。該裝置介面板係跨 ‘接於一個測試中裝置之上,該測試中裝置包括用以接收特 殊化測試訊號之特殊化接腳。該方法包括之步驟爲:首先 ,選擇一個具有一個訊號調整器之遠距測試模組,該訊號 調整器係用以接收由測試控制器而來之測試訊號且修改該 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X:^7公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 線· 經濟部智慧財產局員工消費合作社印製 523605 A7 ___B7_ 五、發明説明(< ) 訊號成爲特殊化訊號;及將該遠距測試模組放置於該測試 機介面及該裝置測試板之間,以施加該特殊化訊號至該特 殊化接腳。 本發明之一個進一步之形式爲,包含一個將一個測試 控制器所控制之高頻訊號上之時序錯誤最小化之方法。該 訊號包含一個預先決定最小脈波寬度之脈波,且施加至於 測試中裝置之上之複數個特殊化接腳。該測試中裝置係設 置於一個裝置介面板上。該方法包括之步驟爲:首先,選 擇一個具有一個訊號調整器之遠距測試模組,用以增加由 該測試控制器所產生之測試訊號之頻率;定位該遠距測試 模組於該測試中裝置附近;及以該遠距測試模組與該特殊 化測試中裝置之接腳作介面接觸,以建立小於預先決定脈 波寬度之循環延遲時間。 當閱讀下列詳細說明及後附圖式時’本發明之上述及 其他特色及優點將會明白。 圖式簡單說明 第1圖係用以跨接於一個測試中裝置之使用者控制之 裝置介面板之方塊圖; 第2圖係一個根據本發明一個實施例之自動測試設備 之方塊圖; 第3圖係一個示於第2圖之測試控制器之方塊圖;及 第4圖係一個根據本發明一個實施例而不於第2圖之 遠距測試模組之方塊圖。 ^^尺度適用中國國家標準(〇奶)八4規格(210、/29^公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 523605 A7 B7 五、發明説明(l;) 發Μ詳細說明 (請先閱讀背面之注意事項再填寫本頁) 典型地,半導體裝置製造商需要所有個別的積體電路 裝置,以進行嚴格的功能測試以驗證可操作性。該項測試 .通常在製造之不同階段下實施,包括於晶圓階段之大量測 試及於最後封裝階段之個別測試。 現在參看第1圖,爲了測試個別封裝之裝置,典型地 ,裝置製造商建構一個用以跨接一個測試中裝置i 2之裝 置介面板(dev i c e-i nt e r f a c e—boa rd) l〇。該裝置介面板l〇通常係爲使用者所控制, 且包括用以與測試該測試中裝置12之自動測試設備20 (示於第2圖)作實際介面接觸之接點1 4。於某些環境 之下,該測試中裝置包括諸如一個3 0個通道之高速R a m b u s介面1 6,其需要用於複數個特殊化測試中裝置 通道或接腳1 8之特殊化測試參數。 經濟部智慧財產局員工消費合作社印製 現在參看第2圖,一個根據本發明之一個實施例之測 試機通常係標示爲2 0,其包括一個測試控制器2 2及一 個用以連接至該裝置介面板之大部份接點14(示於第1 圖)之測試機介面4 0。用於測試邏輯及/或記憶體裝置 之測試機係更詳細地敘述於美國專利公告號第5,5 2 8 ,136號及5,7 9 4,175號,該兩件美國專利案 係讓與給本案之申請人,且於此倂入作爲參考之用。〜個 遠距測試模組5 0選擇性地連接由該測試機介面之預先決 定之測試通道至該特殊化測試中裝置接腳18(示於第1 圖),以使該測試機在不需要訂做該使用者控制之裝置介 8 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 523605 A7 B7 五、發明説明(y ) 面板10之下能適用於特殊化之測試應用。 參看第及3圖,該測試控制器2 2通常包括一個與 使用者溝通及執行使用者測試程式之電腦。該電腦控制一 個測試訊號產生器3 1,該訊號產生器3 1產生波形,用 .以刺激該測試中裝置且驗證該測試中裝置所反應之輸出。 進一步參看第2及3圖,該測試機介面4 0通常包括接腳 電子裝置3 0,其產生及驅動訊號波形至該測試中裝置1 2,以反應於由該測試控制器2 2而來之命令及資料。該 波形沿著複數個終止於個別輸入/輸出接點端點陣列或彈 簧接點陣列3 2之通道或訊號路徑傳送。每一個端點係設 計成實質上連接至裝置介面板1 0上之一個對應接點。 現在參看第4圖,該遠距測試模組5 0之較佳詳細電 路係包括複數個節點6 2,該節點6 2包含個別的由該測 試控制器2 2而來之輸入端及至該測試控制器2 2之輸出 端。一個時鐘節點6 3由個別的測試機通道饋入個別的時 鐘訊號至一個時鐘訊號調整器6 4。該時鐘訊號調整器6 4較佳地包含一個鎖相振盪器或濾波器6 4,其修正該時 鐘訊號作爲後來之一個時序控制單元6 6之輸入之應用。 該時序控制單元較佳地採用一個特定應用積體電路(A S I C)之形式,且包括用以由一個裝置介面板資料匯流排 節點7 0而來之資料的暫存器6 8。一個校準隨機存取記 憶體7 2係連接至該暫存器6 8之輸出,且亦經由節點6 7而連接至該測試機,以接收相關之資料及時間設定之資 訊。一群相移器7 4接收由振盪器6 4及該校準隨機存取 Q _______ 本紙張尺度適用中國國家標準(CNS ) A4規格(210〆297公釐〉 (請先閲讀背面之注意事項再填寫本頁) -5-口 Γ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 523605 A7 ____B7 五、發明説明(多) 記憶體7 2而來之資訊,以維持校準過之時鐘訊號。該校 準隨機存取記憶體7 2及該相移器7 4提供資訊至一個遠 距接腳電子介面9 0,以保持其係校準過的及準確的。 該遠距接腳電子介面9 0包括個別的驅動、比較及直 .流測試部份100、102及104,分別監視及控制本 地再鎖住驅動訊號、監視及控制本地選通之比較及影響直 流切換功能。該驅動部分包含複數個用以施加原本由該測 試機產生之再鎖住訊號至該測試中裝置之驅動器91。該 驅動器係以連接至該時鐘訊號調整器6 4之正反器9 4輸 入時鐘訊號,且係反應於一個由多工器8 4饋入之訊號。 以一個單一時鐘源再鎖住該複數個驅動器係提供對於測試 中裝置之應用更精確的一組測試訊號。 該遠距接腳電子介面9 0之比較部份1 0 2包括複數 個具有連接至該測試中裝置輸出之輸入點之比較器9 2。 該比較器實施該期望測試中裝置輸出及真正的測試中裝置 輸出之間的比較,以決定是否該特定之測試中裝置之接腳 係合格的或失敗的。該比較器輸出係饋入複數個正反器, 其反應於該時鐘訊號調整器7 4以再鎖住該比較器之輸出 。然後,由該正反器而來之再鎖住輸出可以被饋入至該非 必要的性的多工/解多工處理器7 8。 爲了使直流參數測試有效,該遠距接腳電子介面9 0 之直流測試部份1 0 4包括一個開關設備,其用以由該測 試中裝置斷開該交流測試元件,同時連接一個直流測試匯 流排7 5至該測試中裝置。該直流測試匯流排沿著一個施 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 523605 經濟部智慧財產局員工消費合作社印製 A 7 __ _ _B7_ 五、發明説明(f ) 力線F〇R C E送出一個直流施力訊號,並經由該開關設 備而至該測試中裝置,且經由一個感測線S E N S E而接 收該測試中裝置回應訊號。該直流測試匯流排連接至一個 計算該感測到訊號之參數測量單元(未示出)。 該非必要的多工/解多工處理器7 8係連接至該時序 控制單元6 6及該遠距接腳電子介面9 0,且經由節點6 9及7 1接收測試訊號。由該測試中裝置1 2而來之捕捉 輸出訊號,係經由節點7 3而饋入該測試控制器。舉例而 言,於節點6 9之測試機通道0至3係連接至一個定序器 8 2,該定序器8 2係回應於由該測試控制器而來之結構 指令而控制於處理器7 8中之多工及解多工。該定序器8 2驅動一個實施測試向量訊號真正的多工之多工器8 4。 舉例而言,假如希望之測試速度係8 0 0百萬赫芝, 而且該測試控制器2 2僅能在1 0 0百萬赫芝之速度下傳 送測試訊號,則該定序器8 2接受指令,將由該測試控制 器而來之8條線多工,以驅動資料沿著複數個通道而至該 測試中裝置1 2。這是藉由設定該定序器以設計該多工器 8 4或爲8 : 1之比率而達成。然後,當該測試訊號傳送 至該多工器時,該輸出至該測試中裝置介面7 6之插入之 測試訊號係8 0 0百萬赫芝。基於由該時序控制單元6 6 而來之校準時鐘及電壓準位資訊,該遠距接腳電子介面9 0之驅動部份1 0 0施加這些測試訊號至該測試中裝置。 此結果對於該測試中裝置係一個正確計時之高速測試訊號 序列。 ϋϋ- ϋ-— —^^^1 ϋϋ ϋ—·— Hr— ϋϋ «—>—.4« 1^^^ UBIBi I m (請先閱讀背面之注意事項再填寫本頁) 、11 線: 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 523605 A7 B7 五、發明説明(v〇 ) 此外,該遠距測試模組5 0捕捉由該測試中裝置1 2 而來之輸出訊號。這些訊號係透過該遠距接腳電子介面9 0之比較部份1 0 2而接收及計時。假如有特別的取樣時 間以取樣該測試中裝置之輸出或者一個特別的取樣序列, 則該定序器8 2可以被程式設計成設定複數個正反器8 6 ,以於該特定時間或序列而捕捉該訊號。此外,該測試中 裝置之輸出亦可能對於該測試控制器2 2係太快的,需要 一個由該正反器實施之解多工之步驟,以減少該訊號速度 並分配該訊號至複數個測試控制器端點。舉例而言,假如 該測試中裝置資料速率係8 0 0百萬赫芝且該測試控制器 之資料速率係1 0 0百萬赫芝,則該解多工比係爲1 : 8 〇 於上述任何之實施例之中,該測試控制器2 2在該遠 距測試模組5 0測試該測試中裝置時,能夠同時測試該測 試中裝置。可以預期的是,此種同時測試之架構係測試一 個具有局速及低速測試需求之測試中裝置之最佳方式。舉 例而言,該測試控制器能夠測試該測試中裝置之關於相當 低速率之部份,且該遠距測試模組能夠測試該測試中裝置 之關於相當高速率之部份。在許多電子設備之中,功率消 耗係一個重要考量,諸如靜電流I D D Q,且此可能夠以 該測試控制器測試出來。然而,其他諸如資料輸入及輸出 速率等方面需要高速測試,且這些特色能夠以該遠距測試 模組測試出。 於本發明之一個觀點之中,該遠距測試模組5 0包含 __'_u-- m. m is— 1 ---- I-I If - 1-1士^- I m (請先閱讀背面之注意事項再填寫本頁) 訂 -線: 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 523605 A7 B7 五、發明説明((丨) 一個可移動單元,其能夠容易地在該測試機介面接點4 2 及該裝置介面板接點1 4之間插入及移出(未不於第2圖 )。該遠距測試模組係設置於非常接近該測試中裝置12 .,較佳地係在大約1 · 5至4英吋之範圍內,或者是短到 足以使得由於傳輸路徑不完整所造成之反射在一個脈波寬 度之內穩定至所需之準確度。此對於特殊化之高速測試係 爲一個重要的參數。藉由將該遠距測試模組及該測試中裝 置之間的相對距離予以最小化,該循環延遲(r 〇 u n d _t r i p_d e 1 a y )之訊號係比該最小脈波寬度大 約3奈秒爲少,其減去部份之上升時間,使得由一端之振 鈴/反射在下一個步驟之前穩定至所需之準確度。如此減 少由於阻抗不匹配之反射造成之時序錯誤-於本文中,本 發明可以被認爲係具有一種阻抗不匹配控制之形式。 根據該測試中裝置所包含之技術之型態或者該測試中 裝置設計成實施之何種功能,該遠距測試模組能夠載入量 身訂做之模組測試訊號,或者以設計成測試該特定測試中 裝置之特定能力而量身建造。此外,該遠距測試模組係以 一個控制程式校準、診斷或者載入,或者當裝設於該測試 機之上時,載入測試訊號。此使得該模組成爲該測試機之 延伸,而不是該裝置介面板之延伸。再者,移除及取代遠 距測試模組之能力係有益的,這是因爲其允許使用者以一 個遠距測試模組取代另一個遠距測試模組,且新的結構則 進入該測試控制器。此種特色減少在該測試中裝置之上改 變實施之測試型態之時間(例如,模組測試訊號測試相較 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 、τ 經濟部智慧財產局員工消費合作社印製 523605 A7 B7 五、發明説明(u>0 " 於多工主測試訊號測試。因此,全部的成本係大幅下降) 〇 熟悉本項技藝之人士應可瞭解本發明所提供之許多優 .點及益處。舉例而言,一個重要的優點係牽涉到該自動測 試設備及測試中裝置之間之最小時間延遲。此係透過該遠 距測試模組之實施而完成。該模組亦致能該自動測試設備 及該測試中裝置之間之高速及高準確度之訊號通訊。此外 ,該遠距測試模組提供一個增進使測試機適用於特殊化測 試中裝置之能力的有彈性工具。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 ________U- 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公董)
Claims (1)
- 523605 A8 B8 C8 D8 六、申請專利範圍 1、 一種遠距測量模組’其係用以選擇性地在一個測 試機介面及複數個連接至一個測試中裝置之特殊化接腳之 間作爲複數個測試通道之介面,該測試機介面係連接至— 個用以產生預先決定之測試訊號的測試控制器,該遠距測 試模組包含: 一個訊號調整器,其用以回應該測試控制器,以修改; 該預先決定之測試訊號成爲模組測試訊號,且施加該模組 測試訊號至該測試中裝置之該特殊化接腳;及 一個連接裝置,其具有複數個導電路徑,以連接該訊 號調整器於該測試機介面及該特殊化接腳之間。 2、 如申請專利範圍第1項之遠距測量模組,其中: 該脈波具有預先決定之最小脈波寬度;且 該導電路徑具有個別的路徑長度,且其建立之該訊號 調整器及該測試中裝置之間的循環延遲係小於該預先決定 之最小脈波寬度。 3、 如申請專利範爵第2項之遠距測量模組,其中: 介於該測試中裝置及該模組之間的導電路徑係小於大 約2英吋。 4、 如申請專利範圍第1項之遠距測量模組,其中: 該特殊化接腳包含高速輸入及輸出。 5、 如申請專利範圍第4項之遠距測量模組,其中: 該特殊化接腳包含一個R a m b u s介面。 6、 如申請專利範圍第1項之遠距測量模組,其中: 該訊號調整器包括一個多通道加速器,其用以增加施 本紙張尺度逋用中國國家梂準(CNS ) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁} 、τ 經濟部智慧財產局員工消費合作社印製 523605 A8 B8 S__ 六、申請專利範圍 加至該特殊化接腳之訊號之頻率。 7、 如申請專利範圍第6項之遠距測量模組,其中: 該加速器包含複數個多工器,該複數個多工器具有各 別的第一頻率輸入及各別插入(interleaved )之輸出,以產生高於該第一頻率之頻率。 8、 如申請專利範圍第1項之遠距測試模組,其進一 步包括: 一個校準電路,其回應於由該測試控制器而來之校準 命令。 9、 如申請專利範圍第8項之遠距測試模組,其中, 該校準電路包括: 複數個相移器,其用以校準送至該測試中裝置及由該 測試中裝置而來之端點時序。 1 〇、如申請專利範圍第9項之遠距測試模組,其中 ,該校準電路進一步包括: 一個記憶體,其回應於由該測試控制器而來之校準訊 號,且 該相移器係連接至該記憶體,且回應於該校準訊號。 1 1、如申請專利範圍第9項之遠距測試模組,其中 該相移器係連接至一個時鐘源,以接收一個調整過之 訊號,且可操作於延遲該調整過之時鐘訊號。 1 2、一種自動測試設備,其用以連接至一個裝置介 面板,且施加測試訊號至一個測試中裝置及接收由一個測 --------_2_ 本紙張尺度逋用中國國家梂準(CNS ) A4規格(210X:297公釐) (請先閲讀背面之注意事項再填寫本頁) 、1Τ 線: 經濟部智慧財產局員工消費合作社印製 523605 A8 B8 C8 D8 六、申請專利範圍 試中裝置而來之測試訊號,該測試中裝置跨接至該裝置介 面板並包括特殊化測試接腳,該自動測試設備包括: 一個測試控制器,其產生複數個主測S式訊號, 一個測試機介面,其連接至該測試控制器,以設定大 部分該主測試訊號至該裝置介面板之路徑;及 一個遠距測試模組,其用以作爲該測試機介面至該特 殊化測試接腳之介面,該遠距測試模組包括: 一個訊號調整器,其回應於該測試控制器,以施加該 複數個模組測試訊號至該裝置介面板;及 一個連接裝置,其具有複數個導電路徑,用以連接該 特殊化通道至該訊號調整器,且連接至該裝置介面板。 1 3、如申請專利範圍第1 2項之自動測試設備,其 中·· 該脈波具有預先決定之最小脈波寬度;且 該導電路徑具有個別的路徑長度,且其建立之該訊號 調整器及該測試中裝置之間的循環延遲係小於該預先決定 之最小脈波寬度。 1 4、如申請專利範圍第1 3項之自動測試設備,其 中: 介於該測試中裝置及該模組之間的導電路徑係小於大 約2英吋。 1 5、如申請專利範圍第1 2項之自動測試設備,其 中: 該特殊化接腳包含高速接腳。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) ------ - -- (請先閲讀背面之注意事項再填寫本頁) 言 經濟部智慧財產局員工消費合作社印製 523605 A8 B8 C8 D8 六、申請專利範圍 1 6、如申請專利範圍第1 5項之自動測試設備,其 中: 該特殊化接腳包含一個R a mb u s介面。 1 7、如申請專利範圍第1 2項之自動測試設備,其 中: 該訊號調整器包括一個多通道加速器,其用以增加施 加至該特殊化接腳之訊號之頻率。 1 8、如申請專利範圍第.1 7項之自動測試設備,其 中: 該加速器包含複數個多0:器,該複數個多工器具有各 別的第一頻率輸入及各別插入(i n t e r 1 e ave d )之輸出,以產生高於該第〜頻率之頻率。 1 9、如申請專利範圍第1 2項之自動測試設備,其 進一步包括: 一個校準電路’其回應於由該測試控制器而來之校準 命令。 2 0、如申請專利範圍第1 9項之自動測試設備,其 中該校準電路包括: 複數個相移器,其用以校準送至該測試中裝置及由該 測試中裝置而來之端點時序。 2 1、如申請專利範圍第1 9項之自動測試設備,其 中該校準電路包括: 一個記憶體,其回應於由該測試控制器而來之校準訊 號;且 本紙張尺度逋用中國國家摞率(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、v't» 經濟部智慧財產局員工消费合作社印製 523605 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 該相移器係連接至該記憶體,且回應於該校準訊號。 2 2、如申請專利範圍第1 9項之自動測試設備,其 中: 該相移器係連接至一個時鐘源,以接收一個調整過之 訊號,且可操作於延遲該調整過之時鐘訊號。 2 3、一種使一個自動測試設備適用於一個測試中裝 置之方法,該測試中裝置包括用以接收特殊化測試訊號之 特殊化接腳,該方法包含之步驟爲: 選擇一個具有一訊號調整器之遠距測試模組,該訊號 調整器用以接收由該測試控制器而來之測試訊號,且修改 該訊號成爲該特殊化訊號;及 將該遠距測試模組放置於該測試機介面及該裝置測試 板之間,以施加該特殊化訊號至該特殊化接腳。 2 4、一種減少於一個測試控制器所控制之高頻訊號 上之時序錯誤之方法,該態樣包含具有預先決定最小脈波 寬度且施加至複數個於測試中裝置之特殊化接腳之脈波, 該方法包含之步驟爲: 選擇一個具有一個訊號調整器之遠距測試模組,用以 增加由該測試控制器所產生之測試訊號之頻率; 定位該遠距測試模組於該測試中裝置附近;及 以該遠距測試模組與該特殊化測試中裝置之接腳作介 面接觸,以建立小於預先決定脈波寬度之循環延遲時間。 ______ ^_ 本紙张尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/178,257 US6275962B1 (en) | 1998-10-23 | 1998-10-23 | Remote test module for automatic test equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
TW523605B true TW523605B (en) | 2003-03-11 |
Family
ID=22651840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088118281A TW523605B (en) | 1998-10-23 | 2000-03-14 | Remote test module for automatic test equipment |
Country Status (7)
Country | Link |
---|---|
US (1) | US6275962B1 (zh) |
EP (1) | EP1123514B1 (zh) |
JP (1) | JP4708566B2 (zh) |
KR (1) | KR100649648B1 (zh) |
DE (1) | DE69904854T2 (zh) |
TW (1) | TW523605B (zh) |
WO (1) | WO2000025144A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108291937A (zh) * | 2015-11-20 | 2018-07-17 | 泰拉丁公司 | 用于自动测试设备的校准装置 |
CN110208680A (zh) * | 2019-06-26 | 2019-09-06 | 长电科技(滁州)有限公司 | 一种芯片测试系统及方法 |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7189230B2 (en) * | 1996-01-05 | 2007-03-13 | Thermage, Inc. | Method for treating skin and underlying tissue |
US7452358B2 (en) * | 1996-01-05 | 2008-11-18 | Thermage, Inc. | RF electrode assembly for handpiece |
US6551844B1 (en) | 1997-01-15 | 2003-04-22 | Formfactor, Inc. | Test assembly including a test die for testing a semiconductor product die |
US6499121B1 (en) * | 1999-03-01 | 2002-12-24 | Formfactor, Inc. | Distributed interface for parallel testing of multiple devices using a single tester channel |
US6452411B1 (en) | 1999-03-01 | 2002-09-17 | Formfactor, Inc. | Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses |
US6480978B1 (en) | 1999-03-01 | 2002-11-12 | Formfactor, Inc. | Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons |
US6603323B1 (en) * | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
US6556938B1 (en) | 2000-08-29 | 2003-04-29 | Agilent Technologies, Inc. | Systems and methods for facilitating automated test equipment functionality within integrated circuits |
US6577980B1 (en) * | 2000-11-28 | 2003-06-10 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad receivers of integrated circuits |
US6850075B1 (en) * | 2000-12-22 | 2005-02-01 | Cypress Semiconductor Corp. | SRAM self-timed write stress test mode |
US6658613B2 (en) | 2001-03-21 | 2003-12-02 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad receivers of integrated circuits |
JP4480290B2 (ja) * | 2001-03-23 | 2010-06-16 | 株式会社リコー | 半導体試験受託方法及びシステム |
US6721920B2 (en) | 2001-06-07 | 2004-04-13 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad drivers of integrated circuits |
ATE347111T1 (de) * | 2001-09-14 | 2006-12-15 | Rambus Inc | Mehrpegelsignalschnittstellenprüfung mit binärer prüfvorrichtung durch emulation von mehrpegelsignalen |
US7162672B2 (en) | 2001-09-14 | 2007-01-09 | Rambus Inc | Multilevel signal interface testing with binary test apparatus by emulation of multilevel signals |
US20030070126A1 (en) * | 2001-09-14 | 2003-04-10 | Werner Carl W. | Built-in self-testing of multilevel signal interfaces |
US6986085B2 (en) | 2002-03-08 | 2006-01-10 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad drivers of integrated circuits |
US7174490B2 (en) * | 2002-04-12 | 2007-02-06 | Broadcom Corporation | Test system rider utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices |
US7278079B2 (en) | 2002-04-12 | 2007-10-02 | Broadcom Corporation | Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
US7363557B2 (en) * | 2002-04-12 | 2008-04-22 | Broadcom Corporation | System for at-speed automated testing of high serial pin count multiple gigabit per second devices |
US7502326B2 (en) * | 2002-04-12 | 2009-03-10 | Broadcom Corporation | Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
DE60306008T2 (de) * | 2002-04-12 | 2007-01-11 | Broadcom Corp., Irvine | Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit |
US6762614B2 (en) * | 2002-04-18 | 2004-07-13 | Agilent Technologies, Inc. | Systems and methods for facilitating driver strength testing of integrated circuits |
JP4133172B2 (ja) * | 2002-09-27 | 2008-08-13 | シャープ株式会社 | 論理回路テスト装置 |
US7143323B2 (en) * | 2002-12-13 | 2006-11-28 | Teradyne, Inc. | High speed capture and averaging of serial data by asynchronous periodic sampling |
US6943556B2 (en) * | 2003-06-30 | 2005-09-13 | Intel Corporation | High-speed duty cycle test through DC measurement using a combination of relays |
US7073109B2 (en) * | 2003-09-30 | 2006-07-04 | Agilent Technologies, Inc. | Method and system for graphical pin assignment and/or verification |
US20080191707A1 (en) * | 2003-10-27 | 2008-08-14 | Arc Radar And Communication Services, Llc | Configurable interface device |
AU2005215043A1 (en) * | 2004-02-19 | 2005-09-01 | Georgia Tech Research Corporation | Systems and methods for parallel communication |
EP1600784A1 (en) * | 2004-05-03 | 2005-11-30 | Agilent Technologies, Inc. | Serial/parallel interface for an integrated circuit |
US7242209B2 (en) * | 2004-05-03 | 2007-07-10 | Dft Microsystems, Inc. | System and method for testing integrated circuits |
TWI274166B (en) * | 2004-06-18 | 2007-02-21 | Unitest Inc | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices |
US7375542B2 (en) * | 2004-06-30 | 2008-05-20 | Teradyne, Inc. | Automated test equipment with DIB mounted three dimensional tester electronics bricks |
DE102004035556B3 (de) * | 2004-07-22 | 2005-12-08 | Infineon Technologies Ag | Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts |
US7436197B1 (en) * | 2004-09-23 | 2008-10-14 | National Semiconductor Corporation | Virtual test head for IC |
US7319936B2 (en) * | 2004-11-22 | 2008-01-15 | Teradyne, Inc. | Instrument with interface for synchronization in automatic test equipment |
US7454681B2 (en) * | 2004-11-22 | 2008-11-18 | Teradyne, Inc. | Automatic test system with synchronized instruments |
US20060132119A1 (en) * | 2004-12-17 | 2006-06-22 | Arc Radar And Communication Services, Llc | Configurable test interface device |
US7237161B2 (en) * | 2005-03-30 | 2007-06-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Remote integrated circuit testing method and apparatus |
US20060290361A1 (en) * | 2005-06-23 | 2006-12-28 | Travis Ellis | A semiconductor integrated circuit tester channel with selective bypass circuitry |
US7539912B2 (en) | 2005-12-15 | 2009-05-26 | King Tiger Technology, Inc. | Method and apparatus for testing a fully buffered memory module |
US7881430B2 (en) * | 2006-07-28 | 2011-02-01 | General Electric Company | Automatic bus management |
JP5201741B2 (ja) * | 2006-08-04 | 2013-06-05 | アドバンテスト (シンガポール) プライベート リミテッド | 汎用ブロックと専用リソースブロックを備えるテストモジュール |
US7411407B2 (en) * | 2006-10-13 | 2008-08-12 | Agilent Technologies, Inc. | Testing target resistances in circuit assemblies |
US7620861B2 (en) * | 2007-05-31 | 2009-11-17 | Kingtiger Technology (Canada) Inc. | Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels |
US7554858B2 (en) | 2007-08-10 | 2009-06-30 | Micron Technology, Inc. | System and method for reducing pin-count of memory devices, and memory device testers for same |
US8384410B1 (en) | 2007-08-24 | 2013-02-26 | Advantest (Singapore) Pte Ltd | Parallel test circuit with active devices |
US7827452B2 (en) * | 2007-08-24 | 2010-11-02 | Verigy (Singapore) Pte. Ltd. | Error catch RAM support using fan-out/fan-in matrix |
US7757144B2 (en) * | 2007-11-01 | 2010-07-13 | Kingtiger Technology (Canada) Inc. | System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices |
US8242796B2 (en) * | 2008-02-21 | 2012-08-14 | Advantest (Singapore) Pte Ltd | Transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units |
US7928755B2 (en) * | 2008-02-21 | 2011-04-19 | Verigy (Singapore) Pte. Ltd. | Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test |
US7848899B2 (en) * | 2008-06-09 | 2010-12-07 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing integrated circuit devices |
TWM343792U (en) * | 2008-06-10 | 2008-11-01 | Princeton Technology Corp | Circuit testing apparatus |
EP2404181B1 (en) * | 2009-04-09 | 2015-08-19 | Teradyne, Inc. | Automated test equipment employing test signal transmission channel with embedded series isolation resistors |
CN101968527B (zh) * | 2009-07-27 | 2013-06-19 | 智邦科技股份有限公司 | 系统级封装的装置批次测试方法及其装置批次测试系统 |
JP5193975B2 (ja) * | 2009-09-04 | 2013-05-08 | 富士通株式会社 | 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法 |
US8356215B2 (en) * | 2010-01-19 | 2013-01-15 | Kingtiger Technology (Canada) Inc. | Testing apparatus and method for analyzing a memory module operating within an application system |
US8918686B2 (en) | 2010-08-18 | 2014-12-23 | Kingtiger Technology (Canada) Inc. | Determining data valid windows in a system and method for testing an integrated circuit device |
US8760945B2 (en) | 2011-03-28 | 2014-06-24 | Samsung Electronics Co., Ltd. | Memory devices, systems and methods employing command/address calibration |
DE202012013708U1 (de) * | 2011-03-28 | 2020-01-07 | Samsung Electronics Co., Ltd. | Speichereinrichtungen und -systeme unter Verwendung einer Befehls/Adressenkalibrierung |
US20120324302A1 (en) * | 2011-06-17 | 2012-12-20 | Qualcomm Incorporated | Integrated circuit for testing using a high-speed input/output interface |
US9003256B2 (en) | 2011-09-06 | 2015-04-07 | Kingtiger Technology (Canada) Inc. | System and method for testing integrated circuits by determining the solid timing window |
US8724408B2 (en) | 2011-11-29 | 2014-05-13 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing and assembling memory modules |
US9117552B2 (en) | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
TWI569028B (zh) * | 2014-05-02 | 2017-02-01 | 塞拉有限公司 | 除錯系統 |
CN104931909A (zh) * | 2015-05-19 | 2015-09-23 | 国家电网公司 | 一种避雷器计数器带电测试工具、系统及方法 |
US11221365B2 (en) | 2020-03-11 | 2022-01-11 | Teradyne, Inc. | Calibrating an interface board |
US11553618B2 (en) * | 2020-08-26 | 2023-01-10 | PassiveLogic, Inc. | Methods and systems of building automation state load and user preference via network systems activity |
CN112858978A (zh) * | 2021-01-08 | 2021-05-28 | 胜达克半导体科技(上海)有限公司 | 一种载具板自校准的高精度测试方法 |
CN114253781B (zh) * | 2021-12-10 | 2023-03-14 | 飞腾信息技术有限公司 | 测试方法、装置、设备及存储介质 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54150051A (en) * | 1978-05-18 | 1979-11-24 | Mitsubishi Electric Corp | Characteristic test device |
US4517512A (en) * | 1982-05-24 | 1985-05-14 | Micro Component Technology, Inc. | Integrated circuit test apparatus test head |
US4591795A (en) * | 1984-10-01 | 1986-05-27 | United Technologies Corporation | Signal conditioning circuit for L/R VDT sensors |
FR2604260B1 (fr) | 1986-09-19 | 1988-12-30 | Draxy Sarl | Testeur de circuits electroniques |
US4730318A (en) | 1986-11-24 | 1988-03-08 | International Business Machines Corporation | Modular organized storage tester |
US5247246A (en) * | 1987-04-17 | 1993-09-21 | Everett Charles Technologies, Inc. | Testing of integrated circuit devices on loaded printed circuit boards |
JP2839547B2 (ja) * | 1989-05-02 | 1998-12-16 | 株式会社東芝 | 半導体集積回路装置 |
US5321700A (en) | 1989-10-11 | 1994-06-14 | Teradyne, Inc. | High speed timing generator |
EP0541840B1 (en) | 1991-11-11 | 1993-07-14 | Hewlett-Packard GmbH | Formatter circuit |
US5262716A (en) | 1992-04-21 | 1993-11-16 | Hewlett-Packard Company | Tester calibration procedure which includes fixturing |
JPH06188700A (ja) * | 1992-12-18 | 1994-07-08 | Hitachi Ltd | 可変遅延回路の校正方式 |
JP3516963B2 (ja) * | 1993-03-12 | 2004-04-05 | 株式会社東芝 | メモリアクセス制御装置 |
JPH07218590A (ja) * | 1994-02-09 | 1995-08-18 | Toshiba Corp | 半導体試験装置 |
JP2725615B2 (ja) * | 1994-10-31 | 1998-03-11 | 日本電気株式会社 | 集積回路試験装置 |
US5572160A (en) * | 1994-12-01 | 1996-11-05 | Teradyne, Inc. | Architecture for RF signal automatic test equipment |
US5712858A (en) | 1995-04-11 | 1998-01-27 | Digital Equipment Corporation | Test methodology for exceeding tester pin count for an asic device |
US5694399A (en) * | 1996-04-10 | 1997-12-02 | Xilinix, Inc. | Processing unit for generating signals for communication with a test access port |
IE960908A1 (en) | 1996-04-18 | 1997-10-22 | Motorola Inc | Method for high-speed testing a semiconductor device |
US5689515A (en) * | 1996-04-26 | 1997-11-18 | Teradyne, Inc. | High speed serial data pin for automatic test equipment |
US5794175A (en) | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
-
1998
- 1998-10-23 US US09/178,257 patent/US6275962B1/en not_active Expired - Lifetime
-
1999
- 1999-10-21 DE DE69904854T patent/DE69904854T2/de not_active Expired - Lifetime
- 1999-10-21 WO PCT/US1999/024704 patent/WO2000025144A1/en active IP Right Grant
- 1999-10-21 JP JP2000578667A patent/JP4708566B2/ja not_active Expired - Lifetime
- 1999-10-21 KR KR1020017004766A patent/KR100649648B1/ko active IP Right Grant
- 1999-10-21 EP EP99971095A patent/EP1123514B1/en not_active Expired - Lifetime
-
2000
- 2000-03-14 TW TW088118281A patent/TW523605B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108291937A (zh) * | 2015-11-20 | 2018-07-17 | 泰拉丁公司 | 用于自动测试设备的校准装置 |
CN110208680A (zh) * | 2019-06-26 | 2019-09-06 | 长电科技(滁州)有限公司 | 一种芯片测试系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1123514B1 (en) | 2003-01-08 |
WO2000025144A1 (en) | 2000-05-04 |
JP4708566B2 (ja) | 2011-06-22 |
EP1123514A1 (en) | 2001-08-16 |
US6275962B1 (en) | 2001-08-14 |
KR20010080184A (ko) | 2001-08-22 |
KR100649648B1 (ko) | 2006-11-24 |
DE69904854D1 (de) | 2003-02-13 |
DE69904854T2 (de) | 2003-11-20 |
JP2002528726A (ja) | 2002-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW523605B (en) | Remote test module for automatic test equipment | |
TW512471B (en) | Method for calibrating timing of an integrated circuit tester and an interconnect system | |
US6327678B1 (en) | Skew adjusting method in IC testing apparatus and pseudo device for use in the method | |
TWI271533B (en) | Calibrating method for semiconductor testing apparatus | |
TW529232B (en) | Apparatus for reducing power supply noise in an integrated circuit | |
JP4106197B2 (ja) | 半導体テストシステム | |
US7672805B2 (en) | Synchronization of modules for analog and mixed signal testing in an open architecture test system | |
US6369601B1 (en) | Method of measuring a propagation delay time through a transmission path in a semiconductor integrated circuit testing apparatus and semiconductor integrated circuit testing apparatus using the same | |
US20030057940A1 (en) | Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals | |
US7171611B2 (en) | Apparatus for determining the access time and/or the minimally allowable cycle time of a memory | |
JP3212583B2 (ja) | デルタタイムによるイベント型テストシステム | |
JP2002148316A (ja) | 集積回路試験方法 | |
TW459141B (en) | Driver with transmission path loss compensation | |
US6812727B2 (en) | Semiconductor integrated circuit device and testing method thereof | |
JP4846134B2 (ja) | 試験装置、及びキャリブレーション方法 | |
JP2006500580A (ja) | 高速半導体テストシステム | |
Rajsuman | An overview of the open architecture test system | |
US20030016041A1 (en) | Method and apparatus for testing semiconductor integrated circuit, and semiconductor integrated circuit manufactured thereby | |
JPH0921846A (ja) | 検査装置 | |
JP2000346910A (ja) | Icの多数並列同時テスト用測定装置 | |
JPH028758A (ja) | 遅延時間測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |