JP5201741B2 - 汎用ブロックと専用リソースブロックを備えるテストモジュール - Google Patents

Description

本発明は、テストデバイスを使用した被試験装置のテストに関する。

電子デバイスのテストにおいて、特に電気入力及び出力信号（例えばデジタル入力または出力、アナログ入力または出力、ＲＦ入力または出力、静的／ＤＣ入力または出力）を提供する集積電子回路のテストにおいては、被試験装置の入力へテスト信号または刺激信号を供給し、自動テスト装置で被試験装置の応答信号を、例えば予測データと比較することにより評価する。かかる自動テスト装置は特定のテスト機能、すなわちテスト装置が実行するテストファンクションまたはルーチンを含む。このテスト機能は、実行可能ソフトウェアコードの形式でテスト装置に組み込むことができる。

Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓの９３０００テストデバイスは入手可能なテストデバイスの一例である。

テストデバイスは従来、ワークステーションと１つ以上の被試験装置（ＤＵＴ）との間に接続される。テストデバイスは、互いに並行に接続され実行すべきテストを指定するいくつかのテストモジュールからなる。各モジュールは特定のリソースを備え、複合テストルーチンの一部をなす特定のファンクションを履行する。例えばデジタル波形モジュールには、テスト中に必要なデジタル波形信号を提供する能力がある。アナログ波形モジュールには、テスト中に必要なアナログ波形信号を提供する能力がある。各モジュールは、テスト中のそれぞれのファンクションに合わせて個別に開発しなければならず、このことは多大な開発コストを要することがある。

ＷＯ２００５／１１４２３６Ａ１は、非標準インストゥルメントカードを含むデジタルモジュール、アナログモジュール、あるいはキャリアモジュールである複数のテストモジュールを備えるテストシステムを開示する。前記キャリアモジュールは、前記他の標準モジュールのうちの１つの換わりに前記テストシステムのテストパッドに接続され、前記インストゥルメントカードと、前記テストシステムバス又は前記テストパッドインタフェースコネクタとの間に、インタフェースを確立する。

本発明の目的は、被試験装置（ＤＵＴ）をテストする効率的なシステムを提供することである。かかる目的の解決手段を独立請求項に示す。従属請求項は更なる実施形態を示す。

本発明の例示的実施形態によると、被試験装置をテストする試験装置のためのテストモジュールが提供され、このテストモジュールは、特定のテストファンクション（例えば、複合テストの状況における部分的ファンクション）を実行するように構成され、且つテストモジュールのテストファンクションに限定されないテストリソース（例えば、メモリリソース及び／または処理リソース）を提供するように構成された汎用セクション（例えば、部分的ファンクションから独立したハードウェア及び／またはソフトウェアブロック）を備え、汎用セクションは試験装置の集中制御装置に接続されるように構成された制御インタフェースを備え、テストモジュールはさらに（例えばモジュール内インタフェース経由で）、汎用セクションと結合されテストモジュールのテストファンクションに限定されたテストリソースを提供するように構成された専用セクション（例えば、部分的ファンクションを履行するため選択的に調整されるハードウェア及び／またはソフトウェアブロック）を備え、専用セクションは被試験装置（すなわち１つ以上の被試験装置）に接続されるよう構成された被試験装置インタフェースを備える。

別の例示的実施形態によると、被試験装置をテストする試験装置のためのテストデバイス（例えば、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓの９３０００テストデバイスに類似）が提供され、このテストデバイスは、複数のテストモジュールを収容するように構成された収容部（例えば、カートリッジ状テストモジュールのため複数のスロットを含むラック）と、前述した特徴を持ち収容部に収容される（または収容された）複数のテストモジュールとを備える。

さらに別の例示的実施形態によると、被試験装置をテストする試験装置が提供され、この試験装置は、被試験装置をテストする際に実行すべきテストを集中的に制御する（及び／または監視する）集中制御装置（例えば、ワークステーション、ラップトップ、またはＰＣ等のコンピュータ）と、前述した特徴を持つテストデバイスとを備え、テストデバイスの収容部に収容される複数のテストモジュールの制御インタフェースは、集中制御装置に接続される（または接続可能である）。

さらに別の例示的実施形態によると、被試験装置をテストする試験装置のためのテストデバイスを構成する（例えばプログラムする、またはインストールする）方法が提供され、この方法は、前述した特徴を持つ複数のテストモジュールをテストデバイスの収容部に挿入することと、被試験装置をテストする特定のテスト（例えば、ＤＵＴ「ＡＢＣ」をテストするテスト「ＸＹＺ」）に従い複数のテストモジュールの少なくとも２つの汎用セクションを少なくとも部分的には同時に（例えば、少なくとも２つの汎用セクションの各々に対し同じプログラミング信号を供給することにより、または命令を構成することにより、同時に）構成する（すなわち、実行すべき特定のテストルーチンに従いそれぞれのテストモジュールを構成する）ことを備える。

本発明の実施形態は部分的もしくは全体的に１つ以上の適切なソフトウェアプログラムにより実施または支援でき、このソフトウェアプログラムは任意のデータキャリアに記憶でき、または任意のデータキャリアにより提供でき、適切なデータ処理部内で、または適切なデータ処理部により、実行できる。被試験装置をテストするためのテストファンクションを提供しテストデバイスにより実行するため（例えば、被試験装置を刺激する刺激信号を生成する、及び／または刺激信号の印加に応じた被試験装置の応答信号を評価する）、好ましくはソフトウェアプログラムまたはルーチンを適用する。本発明の一実施形態によるテストルーチン実行は、コンピュータプログラムにより、すなわちソフトウェア、あるいは１つ以上の専用電子最適化回路を使用することにより、すなわちハードウェア、あるいは混成形式にて、ソフトウェアコンポーネントとハードウェアコンポーネントとを使用して、達成することができる。

一例示的実施形態によると、提供されるテストモジュールまたはテストカートリッジは、テストモジュールによって実行される特定のテストファンクションに限定されない、または個別化されない、汎用セクションと、全体的な複合テスト手順の状況においてテストモジュールの特定のテストファンクション向けに特別に調整される、または個別化される、専用セクションとを備える。テストモジュールが特定のテストファンクションに合致するよう全面的に指定される従来のシステムとは対照的に、以下で説明する例示的実施形態によるテストモジュールは標準電子装置のかなりの部分を構成し、特定のテストファンクションとの関係で個別化されない。例えば、処理リソースとストレージリソースはこの汎用または多目的部分に収容し、特定のテストファンクション向けに個別化され調整される特定の特性と特定のハードウェア及びソフトウェアは、これとは別の専用セクションに設ける。したがって、新たなテストモジュールを作成または計画するときには専用セクションのみを個別に設計または開発すればよく、汎用セクションはいかなる種類のテストモジュールであっても同じものを用意すればよい。汎用セクションと専用セクションはモジュール内インタフェースを介して結合でき、このモジュール内インタフェースは２つのセクションを接続し、２つのセクション間で電子的に翻訳する。

かかる共通の「汎用チャネル」コンポーネントをテストシステムの全チャネルに供給することによってインタフェースが確定し、ワークステーションや他の何らかの集中制御体をチャネルごとに異なる駆動部／受信部と結合し、さらに駆動部／受信部を被試験装置（ＤＵＴ）に結合することができる。機械的結合、電気的結合、容量結合、及び／またはソフトウェア結合との関係で、かかるインタフェースを提供できる。その結果、例示的実施形態は新たなテストモジュールの開発にかかる手間を減らし、開発時間を短縮し、開発コストを抑制し、コンポーネント（特に汎用セクションのコンポーネント）数の増加によるモジュール当たりのコストを抑制し、変形の数を少なくして製造コストをさらに抑制する。

かかる試験装置の状況においてワークステーションは集中制御体として複数の制御信号を実際のテストデバイスに供給する。テストデバイスは複数のスロットを含むラックであってよく、ユーザがそれらのスロット内に様々なテストモジュールをモジュール方式で挿入することで、テストプロジェクトのテスト構成が決定される。それらのテストモジュールは、テストの対象となる１つ以上の被試験装置（ＤＵＴ）に結合される。特定のテストルーチンに従い、テストデバイスから接続先のＤＵＴへ刺激信号が供給される。具体的に、かかる刺激信号は、ＤＵＴの、例えばテストすべきメモリ製品等の、特定のピンへ、導かれる。ＤＵＴの機能に従いＤＵＴ内で刺激信号が処理され、応答信号が生成される。それらの応答信号は同じピンか別のピンで提供され、テストデバイスに戻される。それらの応答信号は様々なテストモジュール内で予測信号と比較され、この比較の結果からＤＵＴが合格か不合格かの結果が出る。この解析結果は結果信号の形でテストデバイスからワークステーションに送り返される。（人間の）オペレータは集中制御体を使ってテスト手順を監視し、及び／またはテスト結果を評価する。

テストデバイスにおいては、個々のテストモジュールは異なるファンクションを提供することが見込まれる。プラグイン方式のモジュールやスライドイン方式のカードとしてのテストモジュールが見込まれ、実行すべき特定のテストに従い基板内でカードを交換可能にして、試験装置を構成する。

換言すると、かかる試験装置の各テストモジュールは、テストモジュールの各ファンクションに従いテストモジュール内で処理されるデータをフォーマットする。例えばデジタルチャネルに供給されるデジタル入力信号はデジタル出力信号に変換される。アナログチャネルはデジタル入力信号を受信し、そこからアナログ波形を生成する。電力供給チャネルは被試験装置に印加される１つ以上の電力供給信号を、例えば特定の振幅の供給電圧ＶＤＤ（例えば３Ｖ）を生成する。無線周波テストモジュール（ＲＦ）は被試験装置（ＤＵＴ）に印加される高周波信号（例えば数百ＭＨｚ）を生成するように構成される。ＤＣモジュールは、被試験装置に供給される直流または定電圧を生成する。また、他のタイプのモジュールであってもよい。

一例示的実施形態によると、完全に個別化されたテストモジュールを提供する代わりに、標準部分と個別化部分とを具備するモジュールを設計する。２つの部分は機能的に区別して同じ物理的筐体に収容できる他、２つの別々のコンポーネントとして共通の基板上に設けることができる。また、２つの部分を物理的に区別し、別々の物理的筐体に収容することもできる。

あらゆるタイプのテストモジュールに標準部分を設けることにより、ごく単純なモジュール（電力供給モジュール、ＤＣモジュール等）であってもテスト手順のシーケンス制御操作コンポーネント等のコンポーネントを追加でき、汎用部分の標準化構成により、ごく僅かな追加コストで済む。このような構成により、電力供給やＤＣ等の低ファンクションテストモジュールの機能を高めることができる。

テスト測定中、テストは３つのテストステップに区別される。

１．テストセットアップ：測定装置をプログラムすること、すなわち汎用セクションと専用セクションとを含むチャネルをプログラムすることを含む。

２．テスト実行：ＤＵＴに刺激信号を印加し、ＤＵＴからの信号を感知または検知することを含む。

３．結果の評価：結果信号を予測信号と比較することを含む。

例示的実施形態の更なる利点として（テストセットアップをブロックまたはテストモジュールごとに１つずつ完全に別々かつ順次にプログラムしなければならない従来の手法とは対照的に）、標準化コンポーネントと個別化コンポーネントとの分離により、情報の少なくとも一部分は複数のテストモジュールでまとめて標準化部分にプログラムできる。この場合は、ごく一部の追加的個別化部分をテストモジュールごとに個別にプログラムするだけでよく、メインの全般的プログラミング部分は集中的に行うことができる。このため、プログラミング時間を短縮でき、ひいてはテスト時間を短縮し、コストを節約できる。

特に、汎用セクションにプログラムする情報の一部は並行してロードできる（例えば命令やシーケンス制御）。ただし、これとは別の各テストモジュールの汎用セクションにプログラムする情報部分は順次に、すなわち各テストモジュールの各汎用セクションにつき個別にプログラムできる（例えば、電圧値等のパラメータ値を各汎用セクションにつき個別に指定する）。

別々のモジュールまたは基板でテストの実行を互いに同期することも可能である。このことは、個々のテストモジュールによる同期動作実行を可能にし、システムを簡素化する。例えば、個々のテストシーケンスの実行経緯を集中プログラミングにより同期できる。例示的実施形態によると、テストモジュールの標準部分の並列プログラミングを行うことで、テストルーチンに寄与するモジュールの相互作用を精緻化できる。

さらに、標準化部分と個別部分との間を移動するデータを変換することで異なるデータ形式を相互に一致させる変換部を提供できる。

本発明の実施形態には高速テストが可能という利点がある。さらに同期測定実行が可能である。非限定的一般的リソース及び能力を１つの汎用セクションにまとめ、複数のテストモジュール向けに一度開発するだけでよいため、新たなテストモジュールの開発にかかる労力を抑制することができる。

次に、更なる例示的実施形態を説明する。以下、テストモジュールの更なる例示的実施形態を説明する。ただしテストデバイス、試験装置、及び方法にこれらの実施形態を応用することもできる。

汎用セクションは、被試験装置のテストにおいて少なくとも１つのテストパターンを記憶するように構成された第１の記憶部を備える。かかる記憶部は、テストのタイプに関する情報を、あるいは実行すべきテストに関する情報を含む。このことは、デジタル論理テスト（論理値「０」または「１」の適用と読み取りのみ）を実行するか否かの、あるいはＤＣテスト（つまり、一定アナログ電流値の測定）を実行するか否かの情報を含む。さらに、このことはいかなる種類のＤＵＴテストを行うかの指定を含み、例えばテストデバイスで読み取り及び／または書き込みサイクルにアナログ波形を使用するメモリテストを実行するか否かの指定を含む。さらにテストシーケンスを考慮に入れることができ、例えば読み取り／書き込みサイクルによってテストされるメモリセルアレイのメモリセル、メモリセル行、メモリセル列、メモリセル対角線等を指定する方法を考慮に入れることができる。

汎用セクションは、被試験装置への刺激信号の印加に応じて被試験装置により生成される応答信号に比較される一組の予測値を記憶するように構成された第２の記憶部を備える。所望値または予測値からの測定値のずれが十分に小さくＤＵＴを合格とするか、それともずれが大きくＤＵＴを不合格とするかの結果を導出するには、かかる第２の記憶部に記憶される一組の値を結果信号に比較しなければならない。

汎用セクションは、被試験装置への刺激信号の印加に応じて被試験装置により生成される応答信号と一組の予測値との比較がもたらす一組の結果値を記憶するように構成された第３の記憶部を備える。かかる応答信号はテスト結果を、具体的にはＤＵＴの合否を、指示する。

第１から第３までの記憶部は物理的に別々の記憶部であってよく、あるいは１つの物理的メモリの個別部分であってもよい。

メモリ部分の他に、汎用セクションはプロセッサユニットを備え、このプロセッサユニットはメモリ部分にアクセスし、特定のテストファンクションの実行を制御するように構成される。プロセッサユニットはＣＰＵ（中央処理装置）であってよく、あるいはテストの実行を制御し計算タスクを実行する他の何らかの処理リソースであってもよい。

一例示的実施形態によると、汎用セクションはプロセッサユニットと、上述の記憶部と、インタフェースとからなる。換言すると、かかる実施形態によれば、プロセッサユニットと、メモリと、デバイスを接続するためのインタフェースの他に、更なる要素は提供されない。

テストモジュールは、テストデバイスの収容部のスロットに着脱可能な状態で挿入されるカートリッジとして構成される。「カートリッジ」という用語は、自容器内で保持されるか、もしくは共通の基板上に形成される何らかの分離可能なサブユニットを意味する。

汎用セクションと専用セクションは、２つの別々の筐体内に収容される２つの物理的に別々のコンポーネントと、共通の筐体内に収容される１つの物理的に共通のコンポーネントと、２つの別々のソフトウェアコンポーネントとからなる群の１つである。一構成によれば、汎用セクションと専用セクションは２つの異なるハードウェアモジュールであって、例えばこれらのコンポーネントの該当するインタフェースを（例えば機械的にケーブル接続を使用、または無線方式で）互いに電気的に接続することにより接続される。汎用セクションと専用セクションの両方を同一の物理的装置に収容することも、例えば１つの基板上に搭載することも可能である。汎用セクションと専用セクションは部分的もしくは全面的にソフトウェアで実現でき、この場合の汎用セクションは、全てのテストモジュールで同じコードの一部分となり、専用セクションのコードはテストモジュールによって異なる。

専用セクションは、専用セクションと汎用セクションとの間を移動する信号を変換し相互に整合させるように構成された変換部を備える。汎用セクションから到来する信号を特定のテストに通用する信号にするには、あるいは専用部分から到来する信号を全てのテストに通用する信号にするには、２つのコンポーネントの間で、２セクションの言語間のある種の翻訳として、信号を変換すると有利である。かかる変換部は、汎用信号と専用信号とを変換するように構成でき、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等のプログラマブルロジックユニットを備え得る。ＦＰＧＡは、しばしば試作品製作に利用される特注デジタル半導体を指すことがある。変換部はプログラマブルロジックデバイス（ＰＬＤ）も含み、これは様々な論理演算の実行においてユーザによるプログラムが可能なデジタルＩＣを指すことがある。変換部はさらに、特定用途向け集積回路（ＡＳＩＣ）であってよく、これは一顧客の応用要求を満たすよう開発、設計されるある種の集積回路を指すことがあり、しばしば「ゲートアレイ」または「標準セル」製品と称される。より一般的に、変換部は、汎用セクションと専用セクションとで異なる信号形式を変換するように構成された何らかの論理ユニットまたは処理部であってよい。

テストモジュールは、記憶装置、ＤＲＡＭデバイス、論理回路、電気回路、集積回路、プロセッサ、システムオンチップ、スマートカード、トランスポンダ、及びハイブリッド回路とからなる群の被試験装置（２０１）をテストするように構成される。試験装置は、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓの９３０００ＳＯＣデバイス等の改良テストデバイスとして提供できる。かかるテストデバイスで被試験装置（ＤＵＴ）の適正ファンクションをチェックすることで、特定のＤＵＴがテストに合格したか失格したかの結果を得ることができる。かかるＤＵＴは、例えば集積回路（ＩＣ）内のシステムオンチップ、中央処理装置（ＣＰＵ）、ストレージデバイス（例えばＤＲＡＭメモリ製品、または他の何らかの製品）であってもよい。

テストモジュールは複合テストの状況において特定のサブファンクションを履行できる。例えばテストモジュールは、ＤＵＴに印加するデジタル波形を生成するように構成されたデジタル波形生成モジュールであってよい。テストモジュールは、ＤＵＴに供給するアナログ波形をテストシーケンスとして生成するように構成されたアナログ波形生成モジュールであってよい。テストモジュールはまた、ＤＵＴの電力供給信号を供給する、例えば供給電位ＶＤＤと接地電位ＶＳＳとをＤＵＴに提供する、電力供給モジュールであってよい。テストモジュールは、無線周波数領域でテスト信号を生成するように構成された無線周波（ＲＦ）テスト信号生成モジュールであってよい。テストモジュールは、システムをテストするため特定の値の直流または直流電圧を生成する直流（ＤＣ）テスト信号生成モジュールであってもよい。

以下、テストデバイスの更なる例示的実施形態を説明する。ただしテストモジュール、試験装置、及び方法にこれらの実施形態を応用することもできる。

かかるテストデバイスの各テストモジュールの汎用セクションは、複数のテストモジュールのそれぞれで同じであってよい。換言すると、汎用セクションは完全に非限定的でもよく、各モジュールに必要な電子ファンクションの共通基礎を提供する。

具体的に、専用セクションは複数のテストモジュールの一部または全部で異なってよい。こうして専用セクションのハードウェア及び／またはソフトウェアコンポーネントは完全に個別化され、必要なテスト機能を、汎用セクションの基礎的能力とは別に提供する。

以下、方法の更なる例示的実施形態を説明する。ただしテストモジュール、テストデバイス、及び試験装置にこれらの実施形態を応用することもできる。

方法は、被試験装置をテストする特定のテストに従い複数のテストモジュールの少なくとも２つの専用セクションを順次構成することを含む。汎用セクションとは対照的に、特定のサブファンクションに従い個々のテストモジュールを個別化するには、通常ならば専用セクションを個別に、またはグループ単位で、構成する必要がある。ただし、もしも可能であれば専用セクションもグループ分けし、少なくとも部分的には並行してプログラムする（例えば、全ＤＣモジュールの専用セクションを共通のプログラミング手順でプログラムする）。

少なくとも２つの汎用セクションを同時に構成することは、特定のテストルーチンを指定することを有する。例えばテストを実行しなければならないときに、供給電圧レベルを５Ｖとする情報により各汎用セクションをプログラムする。

複数のテストモジュールの少なくとも２つの汎用セクションを少なくとも部分的には同時に構成することは、複数のテストモジュールの内、少なくとも２つのテストモジュールの実行を同期することを有する。例えば、汎用セクションのタイミングやその他の動作パラメータをまとめて構成すれば、テストの全ワークフローで同期をとることができる。個々のユニットを同期することによりシステムの障害安全性は向上する。

試験装置を示す図である。 本発明の例示的実施形態による試験装置を示す図である。 例示的実施形態による試験装置のためのテストモジュールの汎用セクションを示す図である。 例示的実施形態による試験装置のためのテストモジュールを示す図である。

本発明の実施形態の他の目的および付随する多くの利点については、添付の図面と共に以下の実施形態のさらに詳細な説明を参照することで容易に認識され、より良く理解されよう。実質的または機能的に同等または類似の特徴は、同じ参照記号で示す。

以下、図１を参照して試験装置１００を説明する。

試験装置１００は、システム１００の集中制御装置としてワークステーション１０１を備える。システム１００にはさらに被試験装置１０２が、例えばテストの対象となるストレージ製品が提供される。ワークステーション１０１と被試験装置１０２との間には実際のテストデバイス１０３が接続される。これは複数のテストモジュール１０４乃至１１０を備える。テストモジュール１０４乃至１０８は、被試験装置１０２のピンに印加されるデジタルテスト信号を生成するように構成されたデジタルチャネルテストモジュールである。テストモジュール１０９は、ＤＵＴ１０２のピンにアナログ波形を印加するように構成されたアナログチャネルモジュールである。テストモジュール１１０は、テスト中にＤＵＴ１０２に給電するための電力供給信号を生成するように構成された電力供給チャネルである。

測定ヘッドは、ワークステーション１０１とテストデバイス１０３とを結ぶ第１のインタフェース１１１を備える。更なるインタフェース１１２はテストデバイス１０３をＤＵＴ１０２に結合する。

チャネルとも称されるテストモジュール１０４乃至１１０はいずれも個別に開発しなければならず、開発における出費が増え、開発時間が長引き、開発コストが高くなり、多数の異なるテストモジュール１０４乃至１１０がテストに必要となるため、生産コストが高くなる。

以下、図２を参照して本発明の例示的実施形態による試験装置２００を説明する。

試験装置２００は、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓの試験装置９３０００を基礎とする。試験装置２００は、被試験装置２０１を、例えばメモリ製品、または携帯電話機の電子チップをテストするように構成される。

試験装置２００は、ＤＵＴ２０１のテストにおいてテストの実行を集中的に制御する集中制御装置として、ワークステーション２０２を備える。

ワークステーション２０２は、ユーザがテストの実行を制御、監視し、結果を評価するためのユーザインタフェースを備える。このユーザインタフェースはグラフィカルユーザインタフェース（ＧＵＩ）であってよく、あるいはグラフィカルユーザインタフェース（ＧＵＩ）を備えてもよい。かかるグラフィカルユーザインタフェースは、ＤＵＴ、テストデバイス、または実行すべきテストに関するデータ等の情報を（人間の）オペレータに向けて表示する表示装置（陰極線管、液晶ディスプレイ、プラズマ表示装置、その他）を含む。グラフィカルユーザインタフェースはさらに、ユーザがデータ（ＤＵＴまたはテストを指定するデータ等）を入力したり、システムに制御コマンドを提供するための入力装置を備える。かかる入力装置はキーパッド、ジョイスティック、トラックボールを含み、音声認識システムのマイクロフォンであってもよい。かかるＧＵＩにより（人間の）ユーザはシステムと双方向で交信できる。

さらにテストデバイス２０３（テストヘッドとも呼ぶ）が提供される。このテストデバイスは第１のインタフェース２０４を介してワークステーション２０２に結合され、第２のインタフェース２０５を介してＤＵＴ２０１に結合される。

さらに図２から分かるとおり、テストデバイス２０３は、複数のテストモジュール２０６乃至２１２を収容するように構成された収容部（図示せず）を備える。かかる収容部は、テストモジュール２０６乃至２１２として複数のカートリッジを挿入できるラックであってもよい。

テストモジュール２０６乃至２１２の各々は汎用セクション２１３と専用セクション２１４乃至２２０とを備える。

テストモジュール２０６乃至２１２の各々はＤＵＴ２０１のテストにおいて試験装置２００と接続して作動するように構成され、テストモジュール２１４乃至２２０は、テストモジュール２０６乃至２１２ごとに異なる特定のテストファンクションを実行するようそれぞれ構成される。テストモジュール２０６乃至２１０は、デジタル駆動／受信テストモジュールとして構成され、ＤＵＴ２０１に印加されるデジタル刺激信号を生成するように構成され、且つＤＵＴ２０１のデジタル応答信号を評価するように構成される。さらに、テストモジュール２１１はアナログ波形を生成し、且つこれに応じてＤＵＴ２０１によって生成される応答信号を評価するように構成されたアナログ駆動／受信テストモジュールである。テストモジュール２１２は、ＤＵＴ２０１を給電するための電力信号を生成するように構成された電力供給駆動／受信モジュールである。

汎用セクション２１３はテストモジュール２０６乃至２１２のいずれでも同じであり、それぞれのテストモジュール２０６乃至２１２のテストファンクションに限定されないテストリソースを提供するように構成される。汎用セクション２１３は、試験装置２００の集中制御装置２０２に接続されるように構成された制御インタフェース２０４を備える。対照的に、専用セクション２１４乃至２２０の各々は内部インタフェース２２１を介してそれぞれのモジュール２０６乃至２１２の対応する汎用セクション２１３と結合し、テストモジュール２０６乃至２１２のテストファンクションに限定されたテストリソースを提供するように構成される。専用セクション２１４乃至２２０はテストモジュール２０６乃至２１２ごとに個別化され、ＤＵＴ２０１に接続するための被試験装置インタフェース２０５を備える。

したがって汎用チャネル２１３は同じリソースを備える（ただし個別にプログラムされることもある）。対照的に、各専用セクション２１４乃至２２０のハードウェア及びソフトウェア構造は、専用の機能的または物理的ブロックで該当するファンクションを実行するよう個別化される。

テストモジュール２０６乃至２１２はカートリッジとして構成され、テストデバイス２０３の収容部の該当するスロットに着脱可能な状態で挿入される。ＤＵＴ２０１をテストするため試験装置２００のテストデバイス２０３を構成するには、複数のテストモジュール２０６乃至２１２をテストデバイス２０３の収容部に挿入する。全ての汎用セクション２１３を同時プログラミングステップで（部分的もしくは全面的に）構成することで、ＤＵＴ２０１をテストするテストに合わせて全ての汎用セクション２１３をプログラムできる。対照的に、テストにおけるそれぞれのファンクションとの関係で個別の機能を含む専用セクション２１４乃至２２０は、個別に（例えば１つずつ）プログラムする。

かかる汎用セクション２１３の同時プログラミングを行うことによって個々のテストモジュール２０６乃至２１２の実行が同期し、例えば共通のタイミングを得ることによりテストの経緯を正確に定義することができる。

以下、図３を参照して汎用セクション２１３を更に詳しく説明する。

汎用セクション２１３は、ＤＵＴ２０１のテストにおいて１つまたは複数のテストパターンを記憶するように構成された第１の記憶部３００を備える。この第１のメモリ３００はプログラム部分３０１とデータ部分３０２とを含む。プログラム部分３０１には、特定のテストルーチンに関する命令（例えば「データ信号から８ビットを取り、それらを前方に５回移動させる」）を記憶する。データ部分３０２は、テストパラメータ情報（例えば、電圧の振幅を「５Ｖ」とする情報）を含む。

汎用セクション２１３はこの他に、一組の予測値を記憶するように構成された第２の記憶部３０３を備え、それらの予測値は、ＤＵＴ２０１に対する刺激信号の印加に応じてＤＵＴ２０１で生成される応答信号に比較される。ＤＵＴ２０１からのデータ転送とＤＵＴ２０１へのデータ転送は、インタフェース２２１及び２０５を通じて果たすことができる。

汎用セクション２１３はさらに、一組の結果値を記憶するように構成された第３のメモリ部分３０４を備え、それらの結果値は、ＤＵＴ２０１に対する刺激信号の印加に応じてＤＵＴ２０１で生成される応答信号と予測値との比較の結果にあたる。

汎用セクション２１３はさらに、特定のテストファンクションの実行を制御するための計算能力を提供するように構成されたプロセッサユニット３０５を備える。プロセッサユニット３０５はシステム２１３全体を制御する。プロセッサユニット３０５はＡＳＩＣとして実現できる。

以下、テストモジュール２０６の汎用部分２１３と専用セクション２１４との協働を、図４を参照して更に詳しく説明する。

テストモジュール２０６はデジタルチャネルテストモジュールである。

ＤＵＴ２０１のテストを開始するため、汎用セクション２１３のプロセッサユニット３０５は実行すべきテストを指定する信号４００を生成する。

それらの信号は専用セクション２１４の変換部４０１へ供給される。代替的に、変換部４０１は汎用セクション２１３内に位置することもあれば、汎用セクション２１３と専用セクション２１４との間に位置することもある。変換部４０１は、汎用セクション２１３によって提供される汎用信号４００と専用セクション２１４によって提供される専用信号とを変換し、例えば信号形式を相互に一致させる。変換部４０１はプログラマブルロジックユニットであってよく、例えばＦＰＧＡであってよい。

変換された信号は駆動部４０２へ供給され、この駆動部は、インタフェース２０５を通じてＤＵＴ２０１の特定のピンに印加される刺激信号４０３を生成する。信号がＤＵＴ２０１を通過した後には応答信号４０４が論理ユニット４０５へ供給され、変換部４０１へ戻される。変換部４０１は論理ユニット４０５の出力で提供された信号を汎用応答信号４０６に再変換し、この汎用応答信号はプロセッサユニット３０５によって再度処理されることもある。ここで予測信号の比較を行うことができ、その結果はインタフェース２０４を通じてワークステーション２０２へ伝達される。ワークステーション２０２は結果を表示する他、ユーザがシステム２００とやり取りするためのグラフィカルユーザインタフェースを提供することもできる。

変換部４０１は、汎用部２１３と専用部２１４とでやり取りされる信号を整合／個別化する。それには、標準信号を専用信号に変換するか、専用信号を標準信号に変換する変換ロジックを装置４０１内に用意する。換言すると、信号を特定の用途に合致させるための変換を変換部４０１により実行する。

なお、“備える”という語句は他の要素または構造を排除するものではなく、“１つの”という語句は、複数を排除するものではない。異なる実施形態に関連して説明した要素は組み合わせることができる。また、請求項内の参照記号は、請求項の範囲を限定するものと解釈すべきものではない。

２００ 試験装置
２０１ 被試験装置（ＤＵＴ）
２０２ 集中制御装置
２０３ テストデバイス
２０４ 制御インタフェース
２０５ 被試験装置インタフェース
２０６、２１０ テストモジュール（デジタル波形生成モジュール）
２１１ テストモジュール（アナログ波形生成モジュール）
２１２ テストモジュール（電力供給モジュール）
２１３ 汎用セクション
２１４ 専用セクション

Claims (21)

1. 被試験装置（２０１）をテストする試験装置（２００）のためのテストモジュール（２０６）であって、前記テストモジュール（２０６）は特定のテストファンクションを実行するように構成され、
   前記テストモジュール（２０６）の前記テストファンクションに限定されないテストリソースを提供するように構成され、前記試験装置（２００）の集中制御装置（２０２）に接続されるように構成された制御インタフェース（２０４）を備える汎用セクション（２１３）であって、
   前記被試験装置（２０１）のテストにおいて少なくとも１つのテストパターンを記憶するように構成された第１の記憶部（３００）と、
   前記被試験装置（２０１）への刺激信号の印加に応じて前記被試験装置（２０１）により生成される応答信号に比較される一組の予測値を記憶するように構成された第２の記憶部（３０３）と、
   前記被試験装置（２０１）への刺激信号の印加に応じて前記被試験装置（２０１）により生成される応答信号と一組の予測値との比較がもたらす一組の結果値を記憶するように構成された第３の記憶部（３０４）と、
   を備える、汎用セクション（２１３）と、
   前記汎用セクション（２１３）に結合され且つ前記テストモジュール（２０６）の前記テストファンクションに限定されたテストリソースを提供するように構成された専用セクション（２１４）であって、
   前記被試験装置（２０１）に接続されるように構成された被試験装置インタフェース（２０５）と、
   前記専用セクション（２１４）と前記汎用セクション（２１３）との間を移動する信号を変換するように構成された変換部（４０１）と、
   を備える、専用セクション（２１４）と、
   を備えることを特徴とするテストモジュール（２０６）。
2. 前記第１の記憶部（３００）、前記第２の記憶部（３０３）、及び前記第３の記憶部（３０４）は、論理的には別々のメモリ部分であり、物理的には単一の共有の記憶装置として実装されること、を特徴とする請求項１に記載のテストモジュール（２０６）。
3. 前記汎用セクション（２１３）は、前記専用セクション（２１４）を制御するように構成されたプロセッサユニット（３０５）を備えること、を特徴とする請求項１に記載のテストモジュール（２０６）。
4. テストデバイス（２０３）の収容部のスロットに着脱可能な状態で挿入されるカートリッジとして構成されること、を特徴とする上記の請求項のいずれか一項に記載のテストモジュール（２０６）。
5. 前記汎用セクション（２１３）と前記専用セクション（２１４）は、２つの別々の筐体内に収容される２つの物理的に別々のコンポーネントと、共通の筐体内に収容される１つの物理的に共通のコンポーネントと、２つの別々のソフトウェアコンポーネントとからなる群の１つであること、
   を特徴とする上記の請求項のいずれか一項に記載のテストモジュール（２０６）。
6. 前記変換部（４０１）は汎用信号と専用信号とを変換するように構成されること、を特徴とする上記の請求項のいずれか一項に記載のテストモジュール（２０６）。
7. 前記変換部（４０１）はプログラマブルロジックユニットを備えること、を特徴とする上記の請求項のいずれか一項に記載のテストモジュール（２０６）。
8. 前記変換部（４０１）はフィールドプログラマブルゲートアレイと、プログラマブルロジックデバイスと、特定用途向けの集積回路とからなる群の少なくとも１つを備えること、を特徴とする上記の請求項のいずれか一項に記載のテストモジュール（２０６）。
9. 記憶装置、ＤＲＡＭ記憶装置、論理回路、電気回路、集積回路、プロセッサ、システムオンチップ、スマートカード、トランスポンダ、及びハイブリッド回路とからなる群の被試験装置（２０１）をテストするように構成されること、
   を特徴とする上記の請求項のいずれか一項に記載のテストモジュール（２０６）。
10. デジタル波形生成モジュール（２０６乃至２１０）、アナログ波形生成モジュール（２１１）、電力供給モジュール（２１２）、無線周波テスト信号生成モジュール、及び直流テスト信号生成モジュールからなる群の１つとして構成されること、
    を特徴とする上記の請求項のいずれか一項に記載のテストモジュール（２０６）。
11. 被試験装置（２０１）をテストする試験装置（２００）のためのテストデバイス（２０３）であって、前記テストデバイス（２０３）は、
    複数のテストモジュール（２０６乃至２１２）を収容するように構成された収容部と、
    前記収容部に収容される上記の請求項のいずれか一項に記載の複数のテストモジュール（２０６乃至２１２）とを備えること、
    を特徴とするテストデバイス（２０３）。
12. 前記汎用セクション（２１３）は前記複数のテストモジュール（２０６乃至２１２）の各々につき同じであること、を特徴とする請求項１１に記載のテストデバイス（２０３）。
13. 前記汎用セクション（２１３）は前記複数のテストモジュール（２０６乃至２１２）の各々につき同様にプログラムされる、または同様にプログラム可能であること、
    を特徴とする請求項１１または１２に記載のテストデバイス（２０３）。
14. 前記専用セクション（２１４乃至２２０）は前記複数のテストモジュール（２０６乃至２１２）の少なくとも一部で異なること、を特徴とする請求項１１から１３のいずれか一項に記載のテストデバイス（２０３）。
15. 前記専用セクション（２１４乃至２２０）は前記複数のテストモジュール（２０６乃至２１２）の各々につき各様にプログラムされる、または各様にプログラム可能であること、
    を特徴とする請求項１１から１４のいずれか一項に記載のテストデバイス（２０３）。
16. 被試験装置（２０１）をテストする試験装置（２００）であって、
    前記試験装置（２００）は、
    前記被試験装置（２０１）のテストにおいて実行すべきテストを集中的に制御する集中制御装置（２０２）と、
    請求項１１から１５のいずれか一項に記載のテストデバイス（２０３）とを備え、
    前記テストデバイス（２０３）の前記収容部に収容される前記複数のテストモジュール（２０６乃至２１２）の前記制御インタフェース（２０４）は、前記集中制御装置（２０２）に接続されること、
    を特徴とする試験装置（２００）。
17. 被試験装置（２０１）をテストする試験装置（２００）のためのテストデバイス（２０３）を構成する方法であって、
    前記方法は、
    請求項１から１０のいずれか一項に記載の複数のテストモジュール（２０６乃至２１２）を前記テストデバイス（２０３）の収容部に挿入することと、
    前記被試験装置（２０１）をテストする特定のテストに従い前記複数のテストモジュール（２０６乃至２１２）の少なくとも２つの前記汎用セクション（２１３）を少なくとも部分的に同時に構成することを備えること、
    を特徴とする方法。
18. 前記被試験装置（２０１）をテストする前記特定のテストに従い前記複数のテストモジュール（２０６乃至２１２）の少なくとも２つの前記専用セクション（２１４乃至２２０）を順次構成することをさらに備えること、
    を特徴とする請求項１７に記載の方法。
19. 前記少なくとも２つの前記汎用セクション（２１３）を少なくとも部分的に同時に構成することが、特定のテストルーチンを指定することを含むこと、
    を特徴とする請求項１７または１８に記載の方法。
20. 前記少なくとも２つの前記汎用セクション（２１３）を構成することが、少なくとも２つの前記汎用セクション（２１３）で特定のテストルーチンのためのパラメータ値を順次指定することを含むこと、
    を特徴とする請求項１７から１９のいずれか一項に記載の方法。
21. 前記複数のテストモジュール（２０６乃至２１２）の少なくとも２つの前記汎用セクション（２１３）を少なくとも部分的に同時に構成することが、前記複数のテストモジュール（２０６乃至２１２）の内、少なくとも２つのテストモジュールの実行を同期することを含むこと、
    を特徴とする請求項１７から２０のいずれか一項に記載の方法。

Images