TWI504906B - 自動化測試系統和方法 - Google Patents
自動化測試系統和方法 Download PDFInfo
- Publication number
- TWI504906B TWI504906B TW102138191A TW102138191A TWI504906B TW I504906 B TWI504906 B TW I504906B TW 102138191 A TW102138191 A TW 102138191A TW 102138191 A TW102138191 A TW 102138191A TW I504906 B TWI504906 B TW I504906B
- Authority
- TW
- Taiwan
- Prior art keywords
- digital
- analog
- test
- signal
- device under
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
本發明係有關於自動化測試系統，特別是有關於應用現場可規劃邏輯陣列之自動化測試系統。
第1圖為一自動化測試系統10搭配一分析儀器14以對一待測裝置15進行測試的示意圖。在此，該待測裝置15為音訊積體電路，該分析儀器14為一音訊分析器。該自動化測試系統10包括一電源供應器11、一處理器16、一邏輯輸入/輸出板12以及一一般用途介面匯流排13。該自動化測試系統10具有電源供應以及數位訊號和類比訊號量測功能。在該自動化測試系統10中，該處理器16分別耦接並控制該電源供應器11、該邏輯輸入/輸出板12以及該一般用途介面匯流排13。該邏輯輸入/輸出板12能夠實現函數產生器的功能(即該邏輯輸入/輸出板12能送出數位信號給該待測裝置15以測試該待測裝置15的功能)。該一般用途介面匯流排(Genera1 Purpose Interface Bus；GPIB)13係作為該邏輯輸入/輸出板12控制外部之該分析儀器14或是一待測裝置15的介面。該電源供應器11供應電源給該待測裝置15的VDD腳位。
當要進行數位訊號量測時，該邏輯輸入/輸出板12產生數位測試訊號(DIN)傳送至該待測裝置15。該待測裝置15針對該數位測試訊號(DIN)產生一數位訊號輸出(DOUT)。該邏
輯輸入/輸出板12接收該數位訊號輸出(DOUT)，對該數位訊號輸出(DOUT)進行分析比對，產生一數位量測結果。最後，該邏輯輸入/輸出板12根據該數位量測判斷該待測裝置15的數位功能是否正確。
當要進行類比訊號量測時，該處理器16透過該一般用途介面匯流排13控制該分析儀器14產生一類比測試訊號或音訊測試訊號(AIN)給該待測裝置15。該待測裝置15針對該類比測試訊號(AIN)產生一類比訊號輸出(AOUT)給該分析儀器14。該分析儀器14依據該類比訊號輸出(AOUT)做類比特性上的量測。該處理器16經由該一般用途介面匯流排13讀取來自該分析儀器14的類比量測結果。最後，該處理器16根據該類比量測結果執行類比功能運算，判斷該待測裝置15的類比功能是否正確。
由於該自動化測試系統10是透過該分析儀器14進行該待測裝置15的類比功能量測，在該自動化測試系統10與該分析儀器14之間的接地點容易發生雜訊干擾的問題。雜訊干擾的問題會影響到類比量測結果，造成對該待測裝置15的類比功能產生誤判。還有因為該自動化測試系統10與該分析儀器14兩端具有接地平衡(grounding balance)的問題。因此，該自動化測試系統10需要解決該問題的接地手法以及一定的測試等待時間，才能達到穩定的測試效果。
另一方面，若該待測裝置15有多個測試項目需要量測，就有必要提高測試生產效率。此時，測試生產效率就會受限於該一般用途介面匯流排13的規範。例如，符合該一般用途介面匯流排13的通訊協定規範了在同一時間內只能控制單一台分析儀
器；或是該一般用途介面匯流排13需要指令讀取時間，並受限於其傳輸速率。
本發明之一實施例提供一種自動化測試系統，包括一現場可規劃邏輯陣列、一數位類比轉換器、一類比數位轉換器以及一處理器。該現場可規劃邏輯陣列預先寫入一待測裝置所需的數位訊號協定，並產生遵循該數位訊號協定之一數位測試訊號至該待測裝置，使該待測裝置針對該數位測試訊號產生一數位訊號輸出。該現場可規劃邏輯陣列接收該數位訊號輸出，並基於該數位訊號協定對該數位訊號輸出進行分析比對，產生一數位量測結果。該數位類比轉換器產生一類比測試訊號，並傳送至該待測裝置，使該待測裝置針對該類比測試訊號產生一類比輸出訊號。該類比數位轉換器接收該類比輸出訊號，並對該類比輸出訊號量測得到一類比量測結果。該處理器控制該現場可規劃邏輯陣列及數位類比轉換器分別產生該數位測試訊號與該類比測試訊號，並接收該數位測試結果和該類比量測結果，依此判斷該待測裝置的功能是否正常。
本發明之一實施例提供一種自動化測試方法，該方法包括以下步驟：提供一現場可規劃邏輯陣列預先寫入一待測裝置所需的數位訊號協定。該現場可規劃邏輯陣列產生遵循該數位訊號協定之一數位測試訊號至該待測裝置。該現場可規劃邏輯陣列接收該待測裝置回應該數位測試訊號之一數位訊號輸出。該現場可規劃邏輯陣列，基於該數位訊號協定對該數位訊號輸出進行分析比對，產生一數位量測結果。一數位類比轉換器產生並傳送
一類比測試訊號至該待測裝置，該待測裝置針對該類比測試訊號產生一類比輸出訊號。一類比數位轉換器接收該類比輸出訊號，並對該類比輸出訊號量測得到一類比量測結果。一處理器控制該現場可規劃邏輯陣列、該數位類比轉換器及該類比數位轉換器之動作，並接收該數位測試結果和該類比量測結果，並依此判斷該待測裝置的功能是否正常。
10‧‧‧自動化測試系統
11‧‧‧電源供應器
12‧‧‧邏輯輸入/輸出板
13‧‧‧一般用途介面匯流排
14‧‧‧分析儀器
15、27、52‧‧‧待測裝置
20‧‧‧自動化測試系統
16、21‧‧‧處理器
22‧‧‧可編程電源供應器
23‧‧‧現場可規劃邏輯陣列
24‧‧‧高速匯流排介面
25‧‧‧數位類比轉換器
26‧‧‧類比數位轉換器
51‧‧‧分類機
VDD‧‧‧供應電源
DIN‧‧‧數位測試訊號
DOUT‧‧‧數位訊號輸出
AIN‧‧‧類比測試訊號
AOUT‧‧‧類比訊號輸出
handshaking signal‧‧‧交握訊號
Reload‧‧‧分類機做指定待測裝置之動作
第1圖為一自動化測試系統10搭配一分析儀器14以對一待測裝置15進行測試的示意圖。
第2圖為自動化測試系統20對一待測裝置27進行測試的示意圖。
第3圖顯示使用第1圖所示自動化測試系統10分別對1000個音訊積體電路(待測裝置)進行測試時，所量測而得的接地雜訊。
第4圖顯示使用第2圖所示自動化測試系統20分別對1000個音訊積體電路(待測裝置)進行測試時，所量測而得的接地雜訊。
第5A圖為使用第1圖之自動化測試系統10進行自動化量產測試之示意圖。
第5B圖為使用第2圖之自動化測試系統20進行自動化量產測試之示意圖。
第2圖顯示依據本發明之一實施例提出之一自動化測試系統20。如第2圖所示之實施例，該自動化測試系統20包括一
處理器21、一可編程電源供應器22、一現場可規劃邏輯陣列23(Field Programmable Gate Array；FPGA)、一高速匯流排介面24、一數位類比轉換器25以及一類比數位轉換器26。
在本發明之實施例中，該高速匯流排介面24為PXI(PCI eXtensions for Instrumentation)介面，適用於量測與自動化系統。如眾所周知者，PXI傳輸介面的傳輸效率優於先前技術所使用的一般用途介面匯流排13，其效率可提昇百倍。因此，採用PXI傳輸介面可以提昇自動化測試系統的信號處理速度，並且提高自動化測試系統在測試過程中的生產效率。該處理器21耦接該PXI介面，並透過該PXI介面控制該可編程電源供應器22、該現場可規劃邏輯陣列23、該數位類比轉換器25以及該類比數位轉換器26。該現場可規劃邏輯陣列23會預先寫入一待測裝置27所需的數位訊號協定(digital signal protocol)。在此實施例中，該待測裝置例如是一音訊積體電路。
該處理器21控制該可編程電源供應器22提供該待測裝置27進行測試所需的供應電源。值得注意的是該自動化測試系統20更將該處理器21、該現場可規劃邏輯陣列23、該數位類比轉換器25、該類比數位轉換器26以及該待測裝置27之接地配置成單一共地。
當要進行數位訊號量測時，該處理器21控制該現場可規劃邏輯陣列23產生遵循該數位訊號協定之一數位測試訊號(DIN)，並透過該現場可規劃邏輯陣列23的I/O腳位輸出至該待測裝置27。該待測裝置針對該數位測試訊號(DIN)產生一數位訊號輸出(DOUT)。接著，在接收到該數位訊號輸出(DOUT)之後，
該現場可規劃邏輯陣列23基於該數位訊號協定對該數位訊號輸出(DOUT)進行分析比對，產生一數位量測結果。該處理器21經由該PXI介面讀取該數位量測結果，並依此判斷該待測裝置27的數位功能是否正確。
當要進行類比訊號量測時，該處理器21透過該PXI介面控制該數位類比轉換器25產生指定的一類比測試訊號(AIN)給該待測裝置27。該待測裝置27依據自身設定針對該類比測試訊號(AIN)產生一類比訊號輸出(AOUT)給該類比數位轉換器26。該類比訊號輸出(AOUT)可能是一增益(gain)訊號或是一諧波訊號(harmonic signal)，但不僅限於此。該類比數位轉換器26依據該類比訊號輸出(AOUT)做類比特性上的量測得到一類比量測結果。該處理器21經由該PXI介面讀取該類比量測結果。最後，該處理器21根據該類比量測結果執行類比功能運算，並依運算結果判斷該待測裝置27的類比功能是否正確。
相較先前技術所述之自動測試方法，本實施例之自動化測試系統20可以同時進行產生該類比測試訊號(AIN)之動作與做類比特性上的量測得到該類比量測結果之動作。而在先前技術中，該待測裝置15的類比功能量測是由該自動化測試系統10外部的該分析儀器14執行，且該分析儀器14無法同時進行上述兩個量測步驟。因此，本實施例之該自動化測試系統20可以節省測試等待時間。
第3圖顯示使用第1圖所示自動化測試系統10分別對1000個音訊積體電路(待測裝置)進行測試時，所量測而得的接地雜訊。由第3圖可知，對於1000個音訊積體電路而言，測試時接地
雜訊的訊號量大小相當的散亂。因此，對於各個音訊積體電路的量測會造成相當不好的影響。
第4圖顯示使用第2圖所示自動化測試系統20分別對1000個音訊積體電路(待測裝置)進行測試時，所量測而得的接地雜訊。從第4圖可知，對於1000個音訊積體電路而言，測試時接地雜訊的訊號量大小變異不大，具有低雜訊和高穩定性的特點。這是由於第2圖所示之自動化測試系統20與該待測裝置27配置成單一共地。同時，這也反映了第2圖所示之自動化測試系統20係一種高準確性的自動化測試系統。因此，該自動化測試系統20可以避免量產測試中的雜訊干擾，大幅提昇生產產品的產出率。
有別於習知的該自動化測試系統10僅透過該一般用途介面匯流排13控制單一台分析儀器14量測該待測裝置15。本發明之該自動化測試系統20可以同時量測複數個待測裝置，其數目取決於該現場可規劃邏輯陣列23、該數位類比轉換器25、該類比數位轉換器26以及該待測裝置27各自的腳位(pin)數。舉例來說，假設該待測裝置27為具有一電源供應VDD腳位、一組I/O腳位以及四個類比訊號腳位的音訊積體電路。若該自動化測試系統20要同時量測該兩個音訊積體電路，則該可編程電源供應器22、該現場可規劃邏輯陣列23以及該數位類比轉換器25和該類比數位轉換器26就分別需要兩個對應的電源供應VDD腳位、至少兩組I/O腳位以及八個類比訊號腳位。因此，該領域具有通常知識者可以設計該自動化測試系統20中各個裝置的腳位數來決定可同時量測的音訊積體電路數目。藉由同時量測複數個待測裝置，本發明之該自動化測試系統20大幅提昇生產產品的產出率。
第5A圖為使用該自動化測試系統10進行自動化量產測試之示意圖。如第5A圖所示，邏輯輸入/輸出板12使用內部的I/O訊號與一自動化設備分類機51進行交握通訊(handshaking protocol)。交握通訊的處理乃是由處理器16來操縱。此時，邏輯輸入/輸出板12可藉由該I/O訊號控制該分類機51做指定待測裝置52之動作(Reload)，進而達成自動化測試的目的。
第5B圖則為使用本發明之自動化測試系統20進行自動化量產測試之示意圖。如第5B圖所示之一實施例，該處理器21僅需通知該現場可規劃邏輯陣列23，再由該現場可規劃邏輯陣列23控制該分類機51做指定待測裝置52之動作(Reload)，其中該現場可規劃邏輯陣列23會預先寫入控制該分類機51所需的交握訊號(handshaking signal)。藉由使用該現場可規劃邏輯陣列23分擔該處理器21的工作，該自動化測試系統20提高了自動化測試生產的效率。
同樣的，在不脫離本發明範圍內，該領域具有通常知識者可以應用現場可規劃邏輯陣列的特性調整該自動化測試系統20的量測需求。例如，該自動化測試系統20可預先將要更改的量測需求所對應的數位訊號協定寫入該現場可規劃邏輯陣列23。如此一來，該自動化測試系統20可達到即時的數位資料比對和判別。此外，由於本發明將數位類比轉換器25與類比數位轉換器26整合在自動化測試系統20中，使得自動化測試系統20能夠同步進行數位量測作業與類比量測作業，藉此節省測試等待時間與測試中中斷的時間。
本發明雖以較佳實施例揭露如上，使得本領域具有
通常知識者能夠更清楚地理解本發明的內容。然而，本領域具有通常知識者應理解到他們可輕易地以本發明做為基礎，設計或修改流程以及使用不同的自動測試系統進行相同的目的和/或達到這裡介紹的實施例的相同優點。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20‧‧‧自動化測試系統
21‧‧‧處理器
22‧‧‧可編程電源供應器
23‧‧‧現場可規劃邏輯陣列
24‧‧‧高速匯流排介面
25‧‧‧數位類比轉換器
26‧‧‧類比數位轉換器
27‧‧‧待測裝置
VDD‧‧‧供應電源
DIN‧‧‧數位測試訊號
DOUT‧‧‧數位訊號輸出
AIN‧‧‧類比測試訊號
AOUT‧‧‧類比訊號輸出
Claims (6)
- 一種自動化測試系統，包括：一現場可規劃邏輯陣列(Field Programmable Gate Array；FPGA)，預先寫入一待測裝置所需的數位訊號協定，並產生遵循該數位訊號協定之一數位測試訊號至該待測裝置，使該待測裝置針對該數位測試訊號產生一數位訊號輸出，該現場可規劃邏輯陣列接收該數位訊號輸出，並基於該數位訊號協定對該數位訊號輸出進行分析比對，產生一數位量測結果；一數位類比轉換器，產生一類比測試訊號，並傳送至該待測裝置，使該待測裝置針對該類比測試訊號產生一類比輸出訊號；一類比數位轉換器，接收該類比輸出訊號，並對該類比輸出訊號量測得到一類比量測結果；以及一處理器，控制該現場可規劃邏輯陣列及數位類比轉換器分別產生該數位測試訊號與該類比測試訊號，並接收該數位測試結果和該類比量測結果，依此判斷該待測裝置的功能是否正常，其中更將該處理器、該現場可規劃邏輯陣列、該數位類比轉換器、該類比數位轉換器以及該待測裝置之接地配置成單一共地。
- 如申請專利範圍第1項所述之自動化測試系統，更包括一高速匯流排介面，其中該處理器耦接該高速匯流排介面，並透過該高速匯流排介面控制該現場可規劃邏輯陣列、該數位類比轉換器以及該類比數位轉換器之動作。
- 如申請專利範圍第1項所述之自動化測試系統，更包括一可 編程電源供應器，該可編程電源供應器提供該待測裝置測試所需可調整的供應電源。
- 如申請專利範圍第1項所述之自動化測試系統，其中該待測裝置為一音訊積體電路。
- 一種自動化測試方法，該方法包括以下步驟：提供一現場可規劃邏輯陣列(Field Programmable Gate Array；FPGA)，預先寫入一待測裝置所需的數位訊號協定；該現場可規劃邏輯陣列產生遵循該數位訊號協定之一數位測試訊號至該待測裝置；該現場可規劃邏輯陣列接收該待測裝置回應該數位測試訊號之一數位訊號輸出；該現場可規劃邏輯陣列，基於該數位訊號協定對該數位訊號輸出進行分析比對，產生一數位量測結果；一數位類比轉換器產生並傳送一類比測試訊號至該待測裝置，該待測裝置針對該類比測試訊號產生一類比輸出訊號；一類比數位轉換器接收該類比輸出訊號，並對該類比輸出訊號量測得到一類比量測結果；以及一處理器控制該現場可規劃邏輯陣列、該數位類比轉換器及該類比數位轉換器之動作，並接收該數位測試結果和該類比量測結果，並依此判斷該待測裝置的功能是否正常，其中更將該處理器、該現場可規劃邏輯陣列、該數位類比轉換器、該類比數位轉換器以及該待測裝置之接地配置成單一共地。
- 如申請專利範圍第5項所述之自動化測試方法，其中該處理器透過一高速匯流排介面控制該現場可規劃邏輯陣列、該數位類比轉換器以及該類比數位轉換器之動作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102138191A TWI504906B (zh) | 2013-10-23 | 2013-10-23 | 自動化測試系統和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102138191A TWI504906B (zh) | 2013-10-23 | 2013-10-23 | 自動化測試系統和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201516422A TW201516422A (zh) | 2015-05-01 |
| TWI504906B true TWI504906B (zh) | 2015-10-21 |
Family
ID=53720274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102138191A TWI504906B (zh) | 2013-10-23 | 2013-10-23 | 自動化測試系統和方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI504906B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10782348B2 (en) * | 2017-03-10 | 2020-09-22 | Keithley Instruments, Llc | Automatic device detection and connection verification |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6934667B2 (en) * | 1997-08-18 | 2005-08-23 | National Instruments Corporation | System and method for configuring a device to perform measurement functions utilizing conversion of graphical programs into hardware implementations |
| TWI274166B (en) * | 2004-06-18 | 2007-02-21 | Unitest Inc | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices |
| US7369078B2 (en) * | 2004-08-16 | 2008-05-06 | National Instruments Corporation | Flexible converter interface for use in analog-to-digital and digital-to-analog systems |
| TWI345637B (en) * | 2006-08-04 | 2011-07-21 | Verigy Pte Ltd Singapore | Test module with blocks of universal and specific resources |
-
2013
- 2013-10-23 TW TW102138191A patent/TWI504906B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6934667B2 (en) * | 1997-08-18 | 2005-08-23 | National Instruments Corporation | System and method for configuring a device to perform measurement functions utilizing conversion of graphical programs into hardware implementations |
| TWI274166B (en) * | 2004-06-18 | 2007-02-21 | Unitest Inc | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices |
| US7369078B2 (en) * | 2004-08-16 | 2008-05-06 | National Instruments Corporation | Flexible converter interface for use in analog-to-digital and digital-to-analog systems |
| TWI345637B (en) * | 2006-08-04 | 2011-07-21 | Verigy Pte Ltd Singapore | Test module with blocks of universal and specific resources |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201516422A (zh) | 2015-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9116785B2 (en) | Embedded tester | |
| US20150153405A1 (en) | Automatic testing system and method | |
| JP6803373B2 (ja) | 立ち上がり及び立ち下がりエッジのデスキュー | |
| CN103376400B (zh) | 芯片测试方法及芯片 | |
| US7590903B2 (en) | Re-configurable architecture for automated test equipment | |
| US9042188B2 (en) | Memory controller and method of calibrating a memory controller | |
| US7852099B1 (en) | Frequency trimming for internal oscillator for test-time reduction | |
| KR102377362B1 (ko) | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 | |
| CN103605095A (zh) | 一种使电子校准件适配所有矢量网络分析仪的方法 | |
| TWI390227B (zh) | 用於探測受測裝置或受測鏈路的積體電路、方法和系統 | |
| JP2018525618A (ja) | 自動試験機を較正するためのｍｅｍリレーアセンブリ | |
| JP3625400B2 (ja) | 可変遅延素子のテスト回路 | |
| CN103855045A (zh) | 晶圆上芯片参数的修调方法 | |
| JP2017527178A (ja) | ワンショット回路 | |
| WO2023221620A1 (zh) | 一种模板化的存储器测试图形发生器及方法 | |
| CN104614659A (zh) | 自动化测试系统和方法 | |
| CN104660240A (zh) | 超速时延测试时钟生成器 | |
| TWI504906B (zh) | 自動化測試系統和方法 | |
| CN104536282A (zh) | 时间数字转换器、时间测量装置及其测量方法 | |
| US9003256B2 (en) | System and method for testing integrated circuits by determining the solid timing window | |
| KR102538991B1 (ko) | 반도체 테스트 장치 및 반도체 테스트 방법 | |
| KR102632401B1 (ko) | 신호 타이밍 조정 | |
| TW202332927A (zh) | 時序校準方法和系統 | |
| US10720223B2 (en) | Memory device with internal measurement of functional parameters | |
| CN116050324A (zh) | 一种芯片验证结构、芯片验证系统和方法 |