CN104536282A - 时间数字转换器、时间测量装置及其测量方法 - Google Patents

Abstract

公开了一种时间数字转换器，包括M个非门依次串联连接，第1个非门的输入端接收起始触发信号，第M个非门的输出端提供计数器触发信号；M-1个异或门的第一输入端和第二输入端分别连接至相应的一个非门的输出端以及下一个非门的输出端；计数器接收计数器触发信号，并对计数器触发信号进行计数；数据组合模块与M个非门、M-1个异或门和计数器的输出端连接，并接收终止触发信号，根据M个非门的输出和计数器的输出产生表征时间间隔的测量数据，根据M-1个异或门产生表征测量状态的校验数据。本发明可以对电路动态信号之间微小时间间隔精确测试，同时带有实时校验功能，能及时发现测量异常与错误，终止后续测量过程，节省电路测试验证的成本。

Description

时间数字转换器、时间测量装置及其测量方法

技术领域

本发明属于集成电路测试领域，具体地，涉及一种时间数字转换器、时间测量装置及其测量方法。

背景技术

在集成电路的研发、试制直到大批量生产的整个过程中，需要采用精度高性能较好的仪器设备，来对集成电路进行细致严谨的测试验证，以确保产品的性能可以达到一定的指标，质量能够得到一定的保证，同时在生产过程中有效地发现并剔除不良品，确保100％达标的集成电路出货。

在集成电路测试中，时间测量是必不可少的测试项。例如集成电路接收到某一个输入波形(激励信号)后，到其出现相应的输出波形(反馈输出)之间的时间间隔的测量，这是判断集成电路性能好坏的关键指标之一。又如集成电路输出波形的上升或者下降跳变沿的耗费时间的测量，用以判断跳变斜率是否达标，这也是判断集成电路性能好坏的一个重要指标。

传统的时间测量方法是用主频速度更高(例如，比待测集成电路高一个甚至几个数量级)的MCU或者FPGA去采样数据。根据采集得来的数据变化去计算时间间隔完成时间测量。这种方法准确度高，也可以及时发现测量异常，但是成本昂贵(相应的高速采集卡成本极高)，而且精度很差。基于定时采样的时间测量方法无法测量ns级以下的时间间隔，例如1ns的时间间隔，因为这需要10GHz的主频才能达到10个采样点，目前根本没有这样的微控制单元(MCU)或者现场可编程门阵列(FPGA)器件。因此，如何有效、精确地进行时间测量，特别是微小的时间测量，尽量减少测试器件成本的消耗，对相关IC设计生产厂商具有很大的意义。

另一种方法是将信号通过延迟线计算延迟时间，但是这种方法的缺陷是无法及时发现测量过程中的异常与错误。即使待测信号出现异常，也无法终止整个测量过程，而是必须等待整个测量过程走完，既浪费宝贵的生产测试时间，也无法抓出测量过程中出现的信号异常与错误。因此，基于延迟线的时间测量方法只能在实验室里作为辅助的测试手段供研究使用，根本无法在大规模的集成电路生产过程中应用。

发明内容

本发明的目的在于提供一种基于硬件逻辑链计数的时间数字转换器、时间测量装置及其测量方法，可以对电路动态信号之间微小时间间隔精确测试，同时带有实时校验功能，能够及时发现测量异常与错误，终止后续不必要的测量过程，节省了电路测试验证的成本。

根据本发明的一方面，提供一种时间数字转换器，用于测量待测信号的起始触发信号与终止触发信号之间的时间间隔，包括：

M个非门，所述M个非门依次串联连接，所述M个非门中的第1个非门的输入端接收起始触发信号，第M个非门的输出端提供计数器触发信号，M为大于等于1的自然数；

M-1个异或门，所述M-1个异或门中的每个异或门的第一输入端和第二输入端分别连接至相应的一个非门的输出端以及下一个非门的输出端；

计数器，接收计数器触发信号，并且对计数器触发信号进行计数；以及

数据组合模块，与M个非门、M-1个异或门和计数器各自的输出端连接，并且接收终止触发信号，

其中，所述数据组合模块根据M个非门的输出和计数器的输出产生表征时间间隔的测量数据，以及根据所述M-1个异或门产生表征测量状态的校验数据。

优选地，在起始触发信号经过第M个非门之后，计数器加1，同时将起始触发信号传送至第1个非门重新开始传送周期。

优选地，在接收到终止触发信号时，所述时间数字转换器停止计数，并且输出测量数据。

优选地，所述时间数字转换器根据计数器的计数值N和在当前的传送周期中起始触发信号经过的i个非门计算时间间隔Tdata＝(N*M+i)*t，其中，t为待测信号经过单个非门所需的时间。

优选地，在起始触发信号经过第2至第M个非门中的每一个时，所述时间数字转换器根据相应的一个异或门的输出结果对所述非门的输出进行实时校验。

优选地，在起始触发信号经过第2至第M个非门中的每一个时，所述时间数字转换器将相应的一个异或门的输出结果作为校验数据而输出。

优选地，在起始触发信号经过第i个非门并且第i-1个异或门的输出为0时，所述校验数据指示测量错误。

优选地，在起始触发信号经过第i个非门并且第i-1个异或门的输出为1时，所述校验数据指示测量有效。

根据本发明的另一方面，提供一种时间测量装置，包括如以上所述的时间数字转换器、主控模块、PCI接口、晶振模块、数字模拟转换器、比较模块、滤波模块和分压模块，其中，

所述晶振模块与所述时间数字转换器相连，为时间数字转换器提供时钟振荡信号；

所述PCI接口与上位机和所述主控模块相连，用于接收上位机发出的控制命令，并发送至所述主控模块；

所述主控模块用于接收所述控制命令，并根据所述控制命令对时间数字转换器和数字模拟转换器进行控制；

所述分压模块用于将待测信号的幅度缩小，并发送至所述滤波模块；

所述滤波模块用于将待测信号中高于预设频率的干扰信号滤除，并发送至所述比较模块；

所述数字模拟转换器用于在主控模块的控制下生成所述比较模块所需的模拟电平信号，并发送至所述比较模块；

所述比较模块用于将待测信号与所述数字模拟转换器发送的模拟电平信号进行比较，输出起始触发信号和终止触发信号；

所述时间数字转换器模块用于测量待测信号的起始触发信号与终止触发信号之间的时间间隔。

优选地，所述分压模块由多个分压电阻和多个继电器组成，根据待测信号的幅度大小选择合适的分压电阻。

优选地，所述晶振模块由有源晶振组成。

优选地，所述滤波模块包括多个预设频率，根据待测信号的频率大小选择相应的预设频率。

优选地，当所述主控模块接收到测试输出信号上升沿时间的控制命令时，控制所述时间数字转换器模块将上升幅度的10％作为起始触发电平，上升幅度的90％作为终止触发电平。

优选地，当所述主控模块接收到测试输出信号上升沿时间的控制命令时，控制所述时间数字转换器模块将上升幅度的10％作为起始触发电平，上升幅度的90％作为终止触发电平；当所述主控模块接收到测试输出信号下降沿时间的控制命令时，控制所述时间数字转换器模块将下降幅度的90％作为起始触发电平，下降幅度的10％作为终止触发电平；当所述主控模块接收到测试输出信号高电平时间的控制命令时，控制所述时间数字转换器模块将上升幅度的50％作为起始触发电平，上升幅度的50％作为终止触发电平；当所述主控模块接收到测试输出信号低电平时间的控制命令时，控制所述时间数字转换器模块将下降幅度的50％作为起始触发电平，下降幅度的50％作为终止触发电平；当所述主控模块接收到测试输入激励信号与输出响应信号之间时间间隔的控制命令时，控制所述时间数字转换器模块将输入激励信号上升幅度的50％作为起始触发电平，输出响应信号上升幅度的50％作为终止触发电平。

根据本发明的另一方面，提供一种的时间测量方法，包括：

接收上位机发送的控制命令；

根据所述控制命令初始化测量通道，配置分压模块的分压档位、滤波模块的滤波档位、配置比较模块的比较电压、配置测试模式以及设置电平触发模式；

如果在预设时间内时间测量装置接收到起始触发信号，则时间数字转换器开始测量时间，同时，所述时间数字转换器开启信号逻辑电平实时校验；

如果在测量过程中接收到终止触发信号，则所述时间数字转换器停止计数，并且输出测量数据；

如果在起始触发信号经过第i个非门且实时校验指示测量错误时，则所述时间数字转换器输出指示测量错误的校验数据。

本发明能够精确地进行微小的时间测量，方便IC电路的前期验证和后期大规模生产测试，有效减少测试器件成本的消耗，同时能对时间测量过程进行实时监控，对信号逻辑链内的每一个中间结果进行校验，及时发现异常与错误，从而大大节省测量时间，提高集成电路生产测试效率和准确度。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1为根据本发明的时间数字转换器(TDC)模块的示意性框图；

图2为根据本发明的时间测量装置的示意性框图；

图3为根据本发明的时间测量方法的流程图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

本发明可以各种形式呈现，以下将描述其中一些示例。

图1为根据本发明的时间数字转换器(TDC)的示意性框图。该时间数字转换器11用于测量待测信号的起始触发信号(Start)与终止触发信号(Stop)之间的时间间隔，包括：

M个非门(1101-110m)，所述M个非门依次串联连接，所述M个非门中的第1个非门1101的输入端接收起始触发信号，第M个非门110m的输出端提供计数器触发信号，M为大于等于1的自然数；

M-1个异或门(1111-111m-1)，所述M-1个异或门中的每个异或门的第一输入端和第二输入端分别连接至相应的一个非门的输出端以及下一个非门的输出端；即第一个异或门1111的第一输入端和第二输入端分别连接在第一个非门1101的输出端与第二个非门1102的输出端，第i个异或门111i的第一输入端和第二输入端分别连接在第i个非门110i的输出端和第i+1个非门110i+1的输出端，其中，i≤M-1；

计数器1130，接收计数器触发信号，并且对计数器触发信号进行计数；以及

数据组合模块1120，与M个非门(1101-110m)、M-1个异或门(1111-111m-1)和计数器1130各自的输出端连接，并且接收终止触发信号，

其中，所述数据组合模块1120根据M个非门的输出(1101-110m)和计数器1130的输出产生表征时间间隔的测量数据Tdata，以及根据所述M-1个异或门(1111-111m-1)产生表征测量状态的校验数据Vdata。

在本实施例中，在起始触发信号经过第M个非门之后，计数器加1，同时将起始触发信号传送至第1个非门重新开始传送周期。在接收到终止触发信号时，所述时间数字转换器停止计数，并且输出测量数据Tdata。所述时间数字转换器根据计数器的计数值N和在当前的传送周期中起始触发信号经过的i个非门计算时间间隔Tdata＝(N*M+i)*t，其中，t为待测信号经过单个非门所需的时间。

由于起始触发信号经过非门后其逻辑电平必然取反，因此将每一级非门的输出结果和前一级非门的输出结果相异或，通过判断逻辑结果是否为“真”，就可以对每一级的逻辑电平结果进行实时校验。

具体地，在起始触发信号经过第2至第M个非门中的每一个时，所述时间数字转换器根据相应的一个异或门的输出结果对所述非门的输出进行实时校验。在起始触发信号经过第2至第M个非门中的每一个时，所述时间数字转换器将相应的一个异或门的输出结果作为校验数据Vdata而输出。在起始触发信号经过第i个非门并且第i-1个异或门的输出为0时，所述校验数据指示测量错误。在起始触发信号经过第i个非门并且第i-1个异或门的输出为1时，所述校验数据指示测量有效。

本发明提供的时间数字转换器可以对电路动态信号之间微小时间间隔的精确测试，同时带有实时校验功能，能够及时发现测量异常与错误，终止后续不必要的测量过程，节省了电路测试验证的成本。

图2示出根据本发明的时间测量装置的结构示意图。所述时间测量装置包括主控模块10、时间数字转换器11、PCI接口12、晶振模块13、数字模拟转换器20、比较模块21、滤波模块22和分压模块23。

其中，所述晶振模块13与所述时间数字转换器11相连，为时间数字转换器11提供时钟振荡信号。

在本实施例中，晶振模块13采用有源晶振构成，提供FPGA和时间数字转换器11工作所需要的各种时钟振荡信号。

所述PCI接口12与上位机和主控模块10相连，用于接收上位机发出的控制命令，并发送至所述主控模块10。

其中，所述PCI接口12是和PCI卡连接线进行连接的接口，时间测量装置通过连接到PCI卡来接收PC上位机发出的控制命令，完成时间测量动作。

所述主控模块10用于接收所述控制命令，并根据所述控制命令对时间数字转换器11和数字模拟转换器20进行控制。

在本实施例中，所述主控模块10由FPGA来实现，可接收PC上位机发来的控制命令，完成对多个通道的时间数字转换器11、数字模拟转换器20和若干继电器的控制。

所述分压模块23用于将待测信号的幅度缩小，并发送至所述滤波模块22。

在本实施例中，分压模块23由分压电阻构成，构成几个不同的分压档位，可以将待测信号的幅度按比例缩小，使得本装置可以用于高压信号的测量

所述滤波模块22用于将待测信号中高于预设频率的干扰信号滤除，并发送至所述比较模块21。

在本实施例中，所述滤波模块22可以起到低通滤波的作用，可以选择几个不同的过滤频率档位，将高于某个频率的高频干扰从测量信号中滤除。

所述数字模拟转换器20用于在主控模块10的控制下生成所述比较模块21所需的模拟电平信号，并发送至所述比较模块21。

在本实施例中，所述数字模拟转换器20用于产生比较模块21所需要的模拟电平信号，其精度决定了测量触发事件的准确度。

所述比较模块21用于将待测信号与所述数字模拟转换器20发送的模拟电平信号进行比较，输出起始触发信号和终止触发信号；

在本实施例中，所述比较模块21由高速比较器构成，将待测信号与设定好的DAC输出电平进行比较，产生测量所需要的起始触发信号与终止触发信号。

该测量装置还可包括电源模块24(图中未示出)，用于提供所述时间测量装置各个模块工作所需的电源电压。

利用上述时间测量装置对待测信号进行测量还需要测量通道30、开关电源31、PCI卡32、PC终端33等外围设备。

其中，测量通道30由带屏蔽的测量转接线构成，与分压模块23连接；开关电源31提供装置运行所需要的各路电源电压，经过LDO稳压后转换成整个时间测量装置工作所需要的各种电源电压；PCI卡32为插到个人PC上的通用转接卡，将PC上位机发出的命令数据，通过数据连接线传送给时间测量装置；上位机软件是在个人PC上运行的，用来配置并控制时间测量装置进行各种时间测量动作的应用软件，PC终端33为普通的个人电脑。

上述时间测量装置的工作原理如下：将待测信号通过信号连接线接入测量通道，将电源模块通过电源连接线接入开关电源，将PCI卡接口通过数据连接线接入PCI卡，将PCI卡插入PC终端，然后上电复位，时间测量装置会根据PC上位机软件发出的命令，配置好测量参数，对待测信号进行时间测量。

图3为根据本发明的时间测量方法的流程图，该方法使用上述所述的时间测量装置以及其需要的外围设备，具体描述如下：

接收上位机发送的控制命令；

根据所述控制命令初始化测量通道，配置分压模块的分压档位、滤波模块的滤波档位、配置比较模块的比较电压、配置测试模式以及设置电平触发模式；

如果在预设时间内时间测量装置接收到起始触发信号，则时间数字转换器开始测量时间，同时，所述时间数字转换器开启信号逻辑电平实时校验；

如果在测量过程中接收到终止触发信号，则所述时间数字转换器停止计数，并且输出测量数据；

如果在起始触发信号经过第i个非门且实时校验指示测量错误时，则所述时间数字转换器输出指示测量错误的校验数据。

在本实施例中，初始化测量通道为将用来测量待测信号的测量通道恢复至默认设置；配置分压档位为根据实际待测信号的大小、选择合适的分压电阻，将待测信号幅度降到比较器可接受的幅度范围内；配置滤波档位为根据实际待测信号的频率，选择合适的滤波电路回路，滤除不必要的高频干扰信号成分；配置比较电压为根据待测信号的幅度以及所要测量的时间参数类型，配置相应的DAC输出电压；配置测试模式，根据待测信号的时间特性和所要测量的时间参数类型，设定相应的电平触发模式和时间测量范围。

其中，测试模式包括上升沿测试、下降沿测试、高电平测试、低电平测试或者双通道时间间隔测试等多种测试模式。不同的测试模式对应有不同的电平触发模式。

具体实施例中，选用IPM电路作为测试用例电路，根据配置测试模式的不同，可以测量IPM电路输入输出信号的上升沿时间、下降沿时间、高电平时间、低电平时间，以及输入激励信号与输出响应信号之间的时间间隔等，从而判定此IPM电路的性能指标。

如果测试输出信号的上升沿时间，可以通过设定比较器电平，将上升幅度的10％作为起始触发电平(即Start信号)，上升幅度的90％作为终止触发电平(即Stop信号)；如果测试输出信号的下降沿时间，可以通过设定比较器电平，将下降幅度的90％作为起始触发电平(即Start信号)，下降幅度的10％作为终止触发电平(即Stop信号)；如果测试输出信号的高电平时间，可以通过设定比较器电平，将上升幅度的50％作为起始触发电平(即Start信号)，下降幅度的50％作为终止触发电平(即Stop信号)；如果测试输出信号的低电平时间，可以通过设定比较器电平，将下降幅度的50％作为起始触发电平(即Start信号)，上升幅度的50％作为终止触发电平(即Stop信号)；如果测试输入激励信号与输出响应信号之间的时间间隔，可以通过设定比较器电平，将输入激励信号上升幅度的50％作为起始触发电平(即Start信号)，输出响应信号上升幅度的50％作为终止触发电平(即Stop信号)。这样就可以测量IPM电路中各种信号的时间参数。

本发明能够精确地进行微小的时间测量，方便IC电路的前期验证和后期大规模生产测试，有效减少测试器件成本的消耗，同时能对时间测量过程进行实时监控，对信号逻辑链内的每一个中间结果进行校验，及时发现异常与错误，从而大大节省测量时间，提高集成电路生产测试效率和准确度。本发明可以适用于任何IC电路的时间参数测量，具有测试简单、效率高、测试成本低等特点，目前已经成功应用于IPM类集成电路的大规模生产过程。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (14)

1.一种时间数字转换器，用于测量待测信号的起始触发信号与终止触发信号之间的时间间隔，包括：

M个非门，所述M个非门依次串联连接，所述M个非门中的第1个非门的输入端接收起始触发信号，第M个非门的输出端提供计数器触发信号，M为大于等于1的自然数；

M-1个异或门，所述M-1个异或门中的每个异或门的第一输入端和第二输入端分别连接至相应的一个非门的输出端以及下一个非门的输出端；

计数器，接收计数器触发信号，并且对计数器触发信号进行计数；以及

数据组合模块，与M个非门、M-1个异或门和计数器各自的输出端连接，并且接收终止触发信号，

其中，所述数据组合模块根据M个非门的输出和计数器的输出产生表征时间间隔的测量数据，以及根据所述M-1个异或门产生表征测量状态的校验数据。

2.根据权利要求1所述的时间数字转换器，其中在起始触发信号经过第M个非门之后，计数器加1，同时将起始触发信号传送至第1个非门重新开始传送周期。

3.根据权利要求2所述的时间数字转换器，其中在接收到终止触发信号时，所述时间数字转换器停止计数，并且输出测量数据。

4.根据权利要求2所述的时间数字转换器，其中所述时间数字转换器根据计数器的计数值N和在当前的传送周期中起始触发信号经过的i个非门计算时间间隔Tdata＝(N*M+i)*t，其中，t为待测信号经过单个非门所需的时间。

5.根据权利要求1所述的时间数字转换器，其中在起始触发信号经过第2至第M个非门中的每一个时，所述时间数字转换器根据相应的一个异或门的输出结果对所述非门的输出进行实时校验。

6.根据权利要求5所述的时间数字转换器，其中在起始触发信号经过第2至第M个非门中的每一个时，所述时间数字转换器将相应的一个异或门的输出结果作为校验数据而输出。

7.根据权利要求6所述的时间数字转换器，其中在起始触发信号经过第i个非门并且第i-1个异或门的输出为0时，所述校验数据指示测量错误。

8.根据权利要求6所述的时间数字转换器，其中在起始触发信号经过第i个非门并且第i-1个异或门的输出为1时，所述校验数据指示测量有效。

9.一种时间测量装置，包括如权利要求1至8中任一项所述的时间数字转换器、主控模块、PCI接口、晶振模块、数字模拟转换器、比较模块、滤波模块和分压模块，其中，

所述晶振模块与所述时间数字转换器相连，为时间数字转换器提供时钟振荡信号；

所述PCI接口与上位机和所述主控模块相连，用于接收上位机发出的控制命令，并发送至所述主控模块；

所述主控模块用于接收所述控制命令，并根据所述控制命令对时间数字转换器和数字模拟转换器进行控制；

所述分压模块用于将待测信号的幅度缩小，并发送至所述滤波模块；

所述滤波模块用于将待测信号中高于预设频率的干扰信号滤除，并发送至所述比较模块；

所述数字模拟转换器用于在主控模块的控制下生成所述比较模块所需的模拟电平信号，并发送至所述比较模块；

所述比较模块用于将待测信号与所述数字模拟转换器发送的模拟电平信号进行比较，输出起始触发信号和终止触发信号；

所述时间数字转换器模块用于测量待测信号的起始触发信号与终止触发信号之间的时间间隔。

10.根据权利要求9所述的时间测量装置，其中，所述分压模块由多个分压电阻和多个继电器组成，根据待测信号的幅度大小选择合适的分压电阻。

11.根据权利要求9所述的时间测量装置，其中，所述晶振模块由有源晶振组成。

12.根据权利要求9所述的时间测量装置，其中，所述滤波模块包括多个预设频率，根据待测信号的频率大小选择相应的预设频率。

13.根据权利要求9所述的时间测量装置，其中，当所述主控模块接收到测试输出信号上升沿时间的控制命令时，控制所述时间数字转换器模块将上升幅度的10％作为起始触发电平，上升幅度的90％作为终止触发电平；当所述主控模块接收到测试输出信号下降沿时间的控制命令时，控制所述时间数字转换器模块将下降幅度的90％作为起始触发电平，下降幅度的10％作为终止触发电平；当所述主控模块接收到测试输出信号高电平时间的控制命令时，控制所述时间数字转换器模块将上升幅度的50％作为起始触发电平，上升幅度的50％作为终止触发电平；当所述主控模块接收到测试输出信号低电平时间的控制命令时，控制所述时间数字转换器模块将下降幅度的50％作为起始触发电平，下降幅度的50％作为终止触发电平；当所述主控模块接收到测试输入激励信号与输出响应信号之间时间间隔的控制命令时，控制所述时间数字转换器模块将输入激励信号上升幅度的50％作为起始触发电平，输出响应信号上升幅度的50％作为终止触发电平。

14.一种的时间测量方法，包括：

接收上位机发送的控制命令；

根据所述控制命令初始化测量通道，配置分压模块的分压档位、滤波模块的滤波档位、配置比较模块的比较电压、配置测试模式以及设置电平触发模式；

如果在预设时间内时间测量装置接收到起始触发信号，则时间数字转换器开始测量时间，同时，所述时间数字转换器开启信号逻辑电平实时校验；

如果在测量过程中接收到终止触发信号，则所述时间数字转换器停止计数，并且输出测量数据；

如果在起始触发信号经过第i个非门且实时校验指示测量错误时，则所述时间数字转换器输出指示测量错误的校验数据。