CN109030939B - 一种多通道同步测频装置 - Google Patents
一种多通道同步测频装置 Download PDFInfo
- Publication number
- CN109030939B CN109030939B CN201810558806.0A CN201810558806A CN109030939B CN 109030939 B CN109030939 B CN 109030939B CN 201810558806 A CN201810558806 A CN 201810558806A CN 109030939 B CN109030939 B CN 109030939B
- Authority
- CN
- China
- Prior art keywords
- module
- frequency
- signal
- gate
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measuring Phase Differences (AREA)
Abstract
本发明提供了一种多通道同步测频装置,涉及电子装备测试技术领域,本发明的同步测频装置能够提高电子装备连续波频率测试的精度,同步测频装置通过信号接收单元接收被测信号,并在相位重合检测单元内设置可调延时模块,由相位重合检测单元根据被测信号、标频信号和延时后的被测信号、标频信号生成相位重合点脉冲,再由计数闸门模块生成同步闸门信号,控制被测信号计数模块和标频信号计数模块进行计数,频率计算模块根据两者的计数结果计算出被测信号的频率,经由总线接口输出。通过本发明的技术方案,有利于降低一个最小公倍数周期内出现多个相位重合点脉冲的可能性,提高了生成同步闸门信号的可靠性,进而提高了计算被测信号频率的准确性。
Description
技术领域
本发明涉及电子装备测试技术领域,具体而言,涉及一种多通道同步测频装置。
背景技术
雷达、导弹、无人机和指挥控制系统等电子装备涉及大量连续波信号,如大量数字单元所用的时钟信号、同步信号,产生发射信号所用的上变频信号、调谐信号以及接收系统、信号处理系统所用的下变频信号等等,为了提高电子装备之间通信的响应速度,需要快速、准确地测量出电子装备的通信频率。
而相关的现有技术中,一方面,采用示波器测量被测信号频率不能达到较高的频率测试精度,另一方面,采用直接计数方法的频率测试仪因其固有的计数误差,频率测试精度难以进一步提高。
除此之外,对于基层部队的电子装备种类多、配备量大、布置分散、野战特性要求高等特点,往往会配备多台测频装置,不利于提高基层部队的机动性。
发明内容
本发明旨在至少解决现有技术中或相关技术中存在的技术问题之一。
针对上述问题,本发明提出了一种多通道同步测频装置,有利于提高生成同步闸门信号的可靠性,提高了计算被测信号频率的准确性。
为了实现上述目的,本发明提供了一种多通道同步测频装置,包括:信号接收单元,相位重合检验单元,标频信号选择单元,频率计算单元以及总线接口;信号接收单元设置于同步测频装置的输入端,信号接收单元设置有至少两个信号输入接口;相位重合检验单元的第一输入端设置有第一非门,第一非门的输出端连接于第一可调延时模块的输入端,第一可调延时模块的输出端连接于第一与门的第一输入端,第一与门的第二输入端连接于信号接收单元的输出端,第一与门的第一输出端连接于第三与门的第五输入端;相位重合检验单元的第二输入端设置有第二非门,第二非门的输出端连接于第二可调延时模块的输入端,第二可调延时模块的输出端连接于第二与门的第三输入端,第二与门的第四输入端连接于标频信号选择单元的输出端,第二与门的第二输出端连接于第三与门的第六输入端,相位重合检验单元输出相位重合点脉冲;标频信号选择单元设置有至少两个标频输入源,标频信号选择单元的第一输入控制端连接于第二可调延时模块的输出端,标频信号选择单元的第二输入控制端连接于第三与门的输出端;频率计算单元的第一输入端连接于信号接收单元的输出端,频率计算单元的第二输入端连接于第三与门的输出端,频率计算单元的第三输入端连接于标频信号选择单元的输出端,频率计算单元的输出端连接于总线接口。
在上述任一项技术方案中,优选地,频率计算单元具体包括:标准信号形成模块,计数闸门模块以及全同步计数单元;标准信号形成模块的输入端连接于晶振源,标准信号形成模块的第一输出端连接于计数闸门模块的第一输入端;计数闸门模块的第二输入端用于接收被测信号,计数闸门的第三输入端连接于第三与门的输出端,计数闸门的输出端连接于全同步计数单元;全同步计数单元用于计算被测信号的频率,其中,晶振源的频率为14.7456MHz。
在上述任一项技术方案中,优选地,全同步计数单元具体包括:被测信号计数模块,频率计算模块以及标频信号计数模块;被测信号计数模块的第一输入端连接于标准信号形成模块的第二输出端,被测信号计数模块的第二输入端连接于信号接收单元的输出端,被测信号计数模块的第三输入端连接于计数闸门模块的输出端;频率计算模块的第一输入端连接于被测信号计数模块的输出端,频率计算模块的第二输入端连接于标频信号计数模块的输出端;标频信号计数模块的第一输入端连接于标准信号形成模块的第二输出端,标频信号计数模块的第二输入端连接于标频信号选择单元的输出端,标频信号计数模块的第三输入端连接于计数闸门模块的输出端。
在上述任一项技术方案中,优选地,信号接收单元具体包括:第一信号接收端、第二信号接收端,信号调理模块以及通道选择模块;第一信号接收端连接于信号调理模块中的放大分频模块,放大分频模块用于对被测信号进行分频处理;第二信号接收端连接于信号调理模块中的限幅放大模块,限幅放大模块用于对被测信号进行限幅处理;信号调理模块的输出端连接于通道选择模块的第一输入端,信号调理模块的输出端设置有整形电路,整形电路的输入端分别连接至放大分频模块和限幅放大模块,整形电路用于将被测信号的波形变换为方波;通道选择模块的第二输入端连接于频率计算单元,通道选择模块的输出端用于输出被测信号。
在上述任一项技术方案中,优选地,标频信号选择单元具体包括:计数分频模块,标频选择模块以及标频输出模块;计数分频模块的输入端连接于可调延时模块的输出端,计数分频模块的输出端连接于标频选择模块的第一输入端;标频选择模块的第二输入端连接于第三与门的输出端,标频选择模块的输出端连接于标频输出模块的第一输入端;标频输出模块的第二输入端连接于标频输入源,标频输出模块的输出端连接于标频信号选择单元的输出端,其中,标频输出模块的第二输入端的数量等于标频输入源的数量。
在上述任一项技术方案中,优选地,总线接口为PXI总线接口。
有益效果:
本发明中的技术方案,通过在信号接收单元设置至少两个信号输入接口以及在标频信号选择单元内设置至少两个标频输入源,有利于提高多通道同步测频装置的适用性和扩展性,通过在相位重合检测单元内部设置可调延时模块,提高了生成的相位重合点的可靠性,降低了一个最小公倍数周期内出现多个相位重合点脉冲的可能性,提高了被测信号计数的准确性以及计算被测信号频率的准确性。
本发明通过在频率计算单元中设置标准信号形成模块和计数闸门模块,有利于提高生成同步闸门信号的准确性,有利于提高被测信号、标频信号和闸门信号之间的同步,进而降低了全同步计数单元对被测信号和标频信号计数的计数误差,提高了计算被测信号频率的准确性。
本发明通过设置信号调理模块,对接收到的不同频段的被测信号进行不同的信号处理,降低了被测信号中的干扰和噪声,有利于提升被测信号的完整性,并通过设置通道选择模块,提升了多通道同步测频装置的适用范围,有利于减少配备测频装置的数量,进而有利于提高基层部队的机动性,通过设置总线接口,降低了多通道同步测频装置的设计难度,减少了多通道同步测频装置的成本。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本发明的一个实施例的同步测频装置的示意框图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互结合。
在下面的描述中,阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
实施例:
图1示出了根据本发明的一个实施例的同步测频装置的示意框图。
如图1所示,根据本发明一个实施例的同步测频装置,包括:信号接收单元10,相位重合检验单元20,标频信号选择单元30,频率计算单元以及总线接口60;信号接收单元10设置于同步测频装置的输入端,信号接收单元10设置有至少两个信号输入接口;
优选地,信号接收单元10具体包括:第一信号接收端、第二信号接收端,信号调理模块11以及通道选择模块12;第一信号接收端连接于信号调理模块11中的放大分频模块,放大分频模块用于对被测信号进行分频处理;第二信号接收端连接于信号调理模块11中的限幅放大模块,限幅放大模块用于对被测信号进行限幅处理;信号调理模块11的输出端连接于通道选择模块12的第一输入端,信号调理模块11的输出端设置有整形电路,整形电路的输入端分别连接至放大分频模块和限幅放大模块,整形电路用于将被测信号的波形变换为方波;通道选择模块12的第二输入端连接于频率计算单元,通道选择模块12的输出端用于输出被测信号。
具体地,本发明采用复杂可编程逻辑器件(Complex Programmable LogicDevice,CPLD)进行设计,设置两个信号接收端,第一信号接收端用于接收超出CPLD计数范围的高频信号,此时,需要对被测信号进行分频处理,以达到CPLD的计数要求,第二信号接收端用于接收中低频段信号,此时,通过限幅放大模块,使中低频段的被测信号的幅度达到频率计的测试要求。之后对被测信号进行整形,将被测信号的波形变换成边沿陡峭的方波信号,满足本装置对被计数波形的要求,其中,信号调理模块11由放大分频模块、限幅放大模块和整形模块组成。通道选择模块12用于根据上位机软件发出的通道选择指令选择接收被测信号的信号通道。
在本实施例中,相位重合检验单元20的第一输入端设置有第一非门N1,第一非门N1的输出端连接于第一可调延时模块21的输入端,第一可调延时模块21的输出端连接于第一与门A1的第一输入端,第一与门A1的第二输入端连接于信号接收单元10的输出端,第一与门A1的第一输出端连接于第三与门A3的第五输入端,相位重合检验单元20的第二输入端设置有第二非门N2,第二非门N2的输出端连接于第二可调延时模块22的输入端,第二可调延时模块22的输出端连接于第二与门A2的第三输入端,第二与门A2的第四输入端连接于标频信号选择单元30的输出端,第二与门A2的第二输出端连接于第三与门A3的第六输入端,相位重合检验单元20输出相位重合点脉冲;
具体地,当标频信号和被测信号输入后,所检测到的相位重合点的分布形式是每经过一个最小公倍数周期出现一个相位重合点脉冲。将通过非门的被测信号和标频信号分别通入第一可调延时模块21和第二可调延时模块22,利用可调延时模块中D触发器的延时特性,改变进入第一与门A1第一输入端的被测信号和进入第二与门A2第三输入端的标频信号的延时,通过第一与门A1和第二与门A2分别得到被测信号和标频信号对应的第一窄脉冲和第二窄脉冲,再将两个窄脉冲通过第三与门A3得到第三窄脉冲,第三窄脉冲对应于被测信号和标频信号的相位重合点。
在本实施例中,标频信号选择单元30设置有至少两个标频输入源,标频信号选择单元30的第一输入控制端连接于第二可调延时模块22的输出端,标频信号选择单元30的第二输入控制端连接于第三与门的输出端;
优选地,标频信号选择单元30具体包括:计数分频模块31,标频选择模块32以及标频输出模块33;计数分频模块31的输入端连接于可调延时模块22的输出端,计数分频模块31的输出端连接于标频选择模块32的第一输入端;标频选择模块32的第二输入端连接于第三与门A3的输出端,标频选择模块32的输出端连接于标频输出模块33的第一输入端;标频输出模块33的第二输入端连接于标频输入源,标频输出模块33的输出端连接于标频信号选择单元30的输出端,其中,标频输出模块33的第二输入端的数量等于标频输入源的数量。
具体地,计数分频模块31为标频选择模块32产生一个宽度为10s的方波信号,作为标频选择模块32检测周期,标频选择模块32如果在一个检测周期内未检测到标频信号与被测信号之间的相位重合点,标频选择模块32则向标频输出模块33发送标频切换指令,控制标频输出模块33将输出信号由标频信号1(标频信号2)切换成标频信号2(标频信号1),其中,标频信号1由标频源1产生,标频信号2由标频源2产生。
在本实施例中,频率计算单元的第一输入端连接于信号接收单元10的输出端,频率计算单元的第二输入端连接于第三与门A3的输出端,频率计算单元的第三输入端连接于标频信号选择单元30的输出端,频率计算单元的输出端连接于总线接口60。
优选地,频率计算单元具体包括:标准信号形成模块41,计数闸门模块42以及全同步计数单元50;标准信号形成模块41的输入端连接于晶振源,标准信号形成模块41的第一输出端连接于计数闸门模块42的第一输入端;计数闸门模块42的第二输入端用于接收被测信号,计数闸门的第三输入端连接于第三与门A3的输出端,计数闸门的输出端连接于全同步计数单元50;全同步计数单元50用于计算被测信号的频率,其中,晶振源的频率为14.7456MHz,标准信号形成模块41,计数闸门模块42构成同步闸门形成单元40。
具体地,由晶振源产生频率为14.7456MHz的正弦波信号,在标准信号形成模块41中形成1Hz标准信号,再根据标准信号形成周期清零信号及预置闸门,由预置闸门、被测信号以及第三窄脉冲在计数闸门模块42中生成同步闸门信号,并由计数闸门模块42将同步闸门信号发送至全同步计数单元50。被测信号和第三窄脉冲送入计数闸门模块42后,触发预置闸门,当被测信号和第三窄脉冲第一次重合时,计数闸门模块42开始计数,生成同步闸门信号,同步闸门信号的停止时刻为预置闸门下降沿后被测信号和第三窄脉冲的第一次重合时刻。
优选地,全同步计数单元50具体包括:被测信号计数模块51,频率计算模块52以及标频信号计数模块53;被测信号计数模块51的第一输入端连接于标准信号形成模块41的第二输出端,被测信号计数模块51的第二输入端连接于信号接收单元10的输出端,被测信号计数模块51的第三输入端连接于计数闸门模块42的输出端;频率计算模块52的第一输入端连接于被测信号计数模块51的输出端,频率计算模块52的第二输入端连接于标频信号计数模块53的输出端;标频信号计数模块53的第一输入端连接于标准信号形成模块41的第二输出端,标频信号计数模块53的第二输入端连接于标频信号选择单元30的输出端,标频信号计数模块53的第三输入端连接于计数闸门模块42的输出端。
具体地,全同步计数单元50中的被测信号计数模块51和标频信号计数模块52是在同步闸门信号上升沿到来后,开始分别对被测信号和标频信号进行计数,以被测信号计数模块51为例,被测信号下降沿每到来一次,被测信号计数模块51记一次数,被测信号计数模块51中的计数器设计成32位,有三个输入端一个输出端,标准闸门为使能信号,当标准闸门信号为高电平时才能实现计数,当周期清零信号为高电平时,对被测信号计数模块51进行清零。
进一步地,频率计算模块52在计算被测信号频率时,被测信号频率fx=Nx/N0×f0,其中,Nx为被测信号的累计数目,N0为标频信号累计数目,f0为标频信号的频率,Nx与N0是锁存数据。
在本实施例中,优选地,总线接口60为PXI总线接口。
具体地,总线接口60采用专用PXI(PCI extensions for Instrumentation,面向仪器系统的PCI扩展)总线加CPLD的接口方案设计实现,总线接口60用于完成检测电路与虚拟仪器上位机软件之间的数据交互。
以上结合附图详细说明了本发明的技术方案,本发明提出了一种多通道同步测频装置,通过信号接收单元接收被测信号,并在相位重合检测单元内设置可调延时模块,由相位重合检测单元根据被测信号、标频信号和延时后的被测信号、标频信号生成相位重合点脉冲,再由计数闸门模块生成同步闸门信号,控制被测信号计数模块和标频信号计数模块进行计数,频率计算模块根据两者的计数结果计算出被测信号的频率,经由总线接口输出。通过本发明的技术方案,有利于降低一个最小公倍数周期内出现多个相位重合点脉冲的可能性,提高了生成同步闸门信号的可靠性,进而提高了计算被测信号频率的准确性。
本发明中的步骤可根据实际需求进行顺序调整、合并和删减。
本发明装置中的单元可根据实际需求进行合并、划分和删减。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所有的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种多通道同步测频装置,其特征在于,包括:信号接收单元(10),相位重合检验单元(20),标频信号选择单元(30),频率计算单元以及总线接口(60);
所述信号接收单元(10)设置于所述同步测频装置的输入端,所述信号接收单元(10)设置有至少两个信号输入接口;
所述相位重合检验单元(20)的第一输入端设置有第一非门,所述第一非门的输出端连接于第一可调延时模块(21)的输入端,所述第一可调延时模块(21)的输出端连接于第一与门的第一输入端,所述第一与门的第二输入端连接于所述信号接收单元(10)的输出端,所述第一与门的第一输出端连接于第三与门的第五输入端,所述相位重合检验单元(20)的第二输入端设置有第二非门,所述第二非门的输出端连接于第二可调延时模块(22)的输入端,所述第二可调延时模块(22)的输出端连接于第二与门的第三输入端,所述第二与门的第四输入端连接于所述标频信号选择单元(30)的输出端,所述第二与门的第二输出端连接于所述第三与门的第六输入端,所述相位重合检验单元(20)输出相位重合点脉冲;
所述标频信号选择单元(30)设置有至少两个标频输入源,所述标频信号选择单元(30)的第一输入控制端连接于所述第二可调延时模块(22)的所述输出端,所述标频信号选择单元(30)的第二输入控制端连接于所述第三与门的输出端;
所述频率计算单元的第一输入端连接于所述信号接收单元(10)的输出端,所述频率计算单元的第二输入端连接于所述第三与门的所述输出端,所述频率计算单元的第三输入端连接于所述标频信号选择单元(30)的输出端,所述频率计算单元的输出端连接于所述总线接口(60),
其中,所述频率计算单元具体包括:标准信号形成模块(41),计数闸门模块(42)以及全同步计数单元(50);
所述标准信号形成模块(41)的输入端连接于晶振源,所述标准信号形成模块(41)的第一输出端连接于所述计数闸门模块(42)的第一输入端;
所述计数闸门模块(42)的第二输入端用于接收被测信号,所述计数闸门的第三输入端连接于所述第三与门的所述输出端,所述计数闸门的输出端连接于所述全同步计数单元(50);
所述全同步计数单元(50)用于计算所述被测信号的所述频率。
2.根据权利要求1所述的同步测频装置,其特征在于,所述晶振源的频率为14.7456MHz。
3.根据权利要求2所述的同步测频装置,其特征在于,所述全同步计数单元(50)具体包括:被测信号计数模块(51),频率计算模块(52)以及标频信号计数模块(53);
所述被测信号计数模块(51)的第一输入端连接于所述标准信号形成模块(41)的第二输出端,所述被测信号计数模块(51)的第二输入端连接于所述信号接收单元(10)的所述输出端,所述被测信号计数模块(51)的第三输入端连接于所述计数闸门模块(42)的所述输出端;
所述频率计算模块(52)的第一输入端连接于所述被测信号计数模块(51)的输出端,所述频率计算模块(52)的第二输入端连接于所述标频信号计数模块(53)的输出端;
所述标频信号计数模块(53)的第一输入端连接于所述标准信号形成模块(41)的所述第二输出端,所述标频信号计数模块(53)的第二输入端连接于所述标频信号选择单元(30)的输出端,所述标频信号计数模块(53)的第三输入端连接于所述计数闸门模块(42)的所述输出端。
4.根据权利要求1所述的同步测频装置,其特征在于,所述信号接收单元(10)具体包括:第一信号接收端、第二信号接收端,信号调理模块(11)以及通道选择模块(12);
所述第一信号接收端连接于所述信号调理模块(11)中的放大分频模块,所述放大分频模块用于对被测信号进行分频处理;
所述第二信号接收端连接于所述信号调理模块(11)中的限幅放大模块,所述限幅放大模块用于对所述被测信号进行限幅处理;
所述信号调理模块(11)的输出端连接于所述通道选择模块(12)的第一输入端,所述信号调理模块(11)的所述输出端设置有整形电路,所述整形电路的输入端分别连接至所述放大分频模块和所述限幅放大模块,所述整形电路用于将所述被测信号的波形变换为方波;
所述通道选择模块(12)的第二输入端连接于所述频率计算单元,所述通道选择模块(12)的输出端用于输出所述被测信号。
5.根据权利要求1所述的同步测频装置,其特征在于,所述标频信号选择单元(30)具体包括:计数分频模块(31),标频选择模块(32)以及标频输出模块(33);
所述计数分频模块(31)的输入端连接于所述第二可调延时模块(22)的所述输出端,所述计数分频模块(31)的输出端连接于所述标频选择模块(32)的第一输入端;
所述标频选择模块(32)的第二输入端连接于所述第三与门的所述输出端,所述标频选择模块(32)的输出端连接于所述标频输出模块(33)的第一输入端;
所述标频输出模块(33)的第二输入端连接于所述标频输入源,所述标频输出模块(33)的输出端连接于所述标频信号选择单元(30)的所述输出端,
其中,所述标频输出模块(33)的所述第二输入端的数量等于所述标频输入源的数量。
6.根据权利要求1所述的同步测频装置,其特征在于,
所述总线接口(60)为PXI总线接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810558806.0A CN109030939B (zh) | 2018-06-01 | 2018-06-01 | 一种多通道同步测频装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810558806.0A CN109030939B (zh) | 2018-06-01 | 2018-06-01 | 一种多通道同步测频装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109030939A CN109030939A (zh) | 2018-12-18 |
CN109030939B true CN109030939B (zh) | 2020-08-28 |
Family
ID=64612195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810558806.0A Active CN109030939B (zh) | 2018-06-01 | 2018-06-01 | 一种多通道同步测频装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109030939B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111505593B (zh) * | 2020-04-30 | 2022-03-29 | 北京无线电测量研究所 | 一种频综综合测试系统及测试方法 |
CN112098724B (zh) * | 2020-09-07 | 2023-06-30 | 青岛鼎信通讯股份有限公司 | 一种应用于线变关系识别仪的接力dft谐波检测方法 |
CN112630705A (zh) * | 2020-12-14 | 2021-04-09 | 长春工业大学 | 适用Overhauser磁力仪的频率测量方法及装置 |
CN113092858B (zh) * | 2021-04-12 | 2022-04-12 | 湖南师范大学 | 一种基于时频信息测量的高精度频标比对系统及比对方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102621384A (zh) * | 2012-04-09 | 2012-08-01 | 浙江中控技术股份有限公司 | 一种测频方法及系统 |
CN103176045A (zh) * | 2013-03-01 | 2013-06-26 | 西安电子科技大学 | 基于重合脉冲计数的异频双相位重合检测系统及方法 |
CN103197145A (zh) * | 2013-03-02 | 2013-07-10 | 西安电子科技大学 | 一种超高分辨率相位差测量的方法及系统 |
CN106093567A (zh) * | 2016-06-01 | 2016-11-09 | 深圳先进技术研究院 | 一种高精度宽频域频率测量系统及频率测量方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2912773B1 (en) * | 2012-10-24 | 2019-12-04 | ABB Schweiz AG | Pulse frequency measurement device and method and control system |
-
2018
- 2018-06-01 CN CN201810558806.0A patent/CN109030939B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102621384A (zh) * | 2012-04-09 | 2012-08-01 | 浙江中控技术股份有限公司 | 一种测频方法及系统 |
CN103176045A (zh) * | 2013-03-01 | 2013-06-26 | 西安电子科技大学 | 基于重合脉冲计数的异频双相位重合检测系统及方法 |
CN103197145A (zh) * | 2013-03-02 | 2013-07-10 | 西安电子科技大学 | 一种超高分辨率相位差测量的方法及系统 |
CN106093567A (zh) * | 2016-06-01 | 2016-11-09 | 深圳先进技术研究院 | 一种高精度宽频域频率测量系统及频率测量方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109030939A (zh) | 2018-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109030939B (zh) | 一种多通道同步测频装置 | |
US10663562B2 (en) | Frequency modulated (FM) chirp testing for automotive radars using standard automated test equipment (ATE) digital pin channels | |
CN110579618B (zh) | 一种基于fpga的电机转速采集、解析装置和方法 | |
CN106301612B (zh) | 基于计数器的询问机接收灵敏度的自动测试方法及系统 | |
US6784819B2 (en) | Measuring skew between digitizer channels using fourier transform | |
JP5936716B2 (ja) | 信号処理装置 | |
CN110261830B (zh) | 一种针对雷达回波模拟器的性能校准器 | |
CN104536282A (zh) | 时间数字转换器、时间测量装置及其测量方法 | |
US4703448A (en) | Method for measuring skew or phase difference in electronic systems | |
WO2008066537A1 (en) | Method for aligning rf pulse timing | |
CN109088675B (zh) | 一种射频信号源的通路校准方法及装置 | |
RU2435168C1 (ru) | Способ гармонического анализа периодического многочастотного сигнала | |
US3629715A (en) | Digital phase synthesizer | |
CN103308928A (zh) | 卫星导航信号模拟器伪距精度测量系统 | |
CN105721077A (zh) | 一种射频通道间时延差测量装置及测量方法 | |
CN111064533B (zh) | 时延测量系统、时延测量的方法、电子设备及存储介质 | |
EP1515147A1 (en) | Method and apparatus for determining the group delay caused by a device under test | |
CN103308930A (zh) | 卫星导航信号模拟器伪距精度测量方法 | |
CN112485517B (zh) | 测量锁相频率源频率跳变时间的方法及终端设备 | |
CN114325094B (zh) | 一种相位信息测量装置及方法 | |
CN108737038A (zh) | 通讯误码装置 | |
RU2557340C1 (ru) | Осциллографический измеритель амплитудных характеристик электрических сигналов | |
CN113078904B (zh) | 一种信号采样及处理装置及系统 | |
RU2307384C1 (ru) | Устройство измерения временных интервалов | |
Szplet et al. | Modular time interval counter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |