KR100649648B1 - 자동 테스트 장치용 원격 테스트 모듈 - Google Patents

자동 테스트 장치용 원격 테스트 모듈 Download PDF

Info

Publication number
KR100649648B1
KR100649648B1 KR1020017004766A KR20017004766A KR100649648B1 KR 100649648 B1 KR100649648 B1 KR 100649648B1 KR 1020017004766 A KR1020017004766 A KR 1020017004766A KR 20017004766 A KR20017004766 A KR 20017004766A KR 100649648 B1 KR100649648 B1 KR 100649648B1
Authority
KR
South Korea
Prior art keywords
test
signal
module
remote
device under
Prior art date
Application number
KR1020017004766A
Other languages
English (en)
Other versions
KR20010080184A (ko
Inventor
풀러조나단
크라푸체테스찰즈
넬슨스튜어트
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20010080184A publication Critical patent/KR20010080184A/ko
Application granted granted Critical
Publication of KR100649648B1 publication Critical patent/KR100649648B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

테스터 인터페이스와, 피시험 디바이스에 접속된 복수의 특정 핀 사이의 복수의 테스트 채널을 선택적으로 인터페이스시키는 원격 테스트 모듈이 개시된다. 테스터 인터페이스는 소정의 테스트 신호를 생성하기 위해 테스트 컨트롤러에 연결된다. 상기 원격 테스트 모듈은 상기 소정의 테스트 신호를 모듈 테스트 신호로 변형해서 모듈 테스트 신호를 피시험 디바이스의 특정 핀에 인가하는 테스트 컨트롤러에 응답하는 신호 컨디셔너 및 접속 장치를 포함한다. 접속 장치는 테스터 인터페이스와 특정 핀 사이에 신호 컨디셔너를 연결시키는 복수의 도전성 경로를 구비하고 있다.
Figure 112004047702862-pct00006
멀티플렉서, 신호 컨디셔너, 디바이스 인터페이스 보드, 피시험 디바이스, 테스트 컨트롤러, 테스터 인터페이스

Description

자동 테스트 장치용 원격 테스트 모듈{REMOTE TEST MODULE FOR AUTOMATIC TEST EQUIPMENT}
본발명은 일반적으로 집적회로를 테스트하는 자동테스트장치에 관한 것이고, 더 상세하게는 피시험 디바이스의 특정 핀과 인터페이스하기 위해 자동 테스트 장치에 사용되는 원격 테스트 모듈에 관한 것이다.
반도체 디바이스 산업에서는 전자제품에 대한 끊임없는 요구를 만족시키기 위한 노력으로 집적회로를 더 작고 더 빠르게 제조하기 위해 지속적으로 노력했다. 신뢰할만한 IC를 가지고 이런 요구들을 제 때에 맞추기 위해서, 디바이스 제조업자들은 각각의 디바이스의 집적도와 동작성을 검증할 필요가 있었다. 결론적으로, 성공적으로 IC를 제조하는 것에 포함되는 결정적인 과정은 기능적인 및 구조적인 각각의 IC 디바이스의 테스트와 관련이 있다.
개개의 IC의 기능적인 및 구조적인 테스트를 수행하기 위해서, 당업자들은 자동 테스트 장치를 종종 이용한다. 보통 "테스터"라고 불리는 이 장치는 정확하게 타이밍된 신호 패턴 또는 벡터를 피시험 디바이스(DUT)의 입력 핀에 인가하고, DUT의 출력핀으로부터 출력신호를 캡쳐한다. 출력신호는 메모리내의 기대 파라미터와 비교되어서, IC가 임의의 기능적인 또는 구조적인 결함을 가지고 있는가를 결정한다.
종래의 테스터는 테스터 인터페이스 혹은 테스트 헤드에 커맨드를 발행하는 컴퓨터-구동 테스트 컨트롤러를 포함하고 있는 것이 전형적이다. 테스트-헤드는 DUT의 개개의 입출력 핀에 연결된 복수의 신호 채널을 따라서 테스트 패턴 또는 벡터를 생성해서 전송하는 핀일렉트로닉스를 포함하고 있다. DUT와 물리적으로 인터페이스하기 위해서, 테스터 인터페이스는 디바이스 인터페이스 보드(DIB)의 쌍을 이루는 콘택트에 연결하는 콘택트 또는 포고(pogo)의 어레이를 포함한다.
종래의 테스터는 이렇게 의도된 목적에 잘 부합하지만, IC기술의 향상은 테스터 기술의 향상을 유도하는 경향이 있었다. 예를들어서, VLSI 마이크로프로세서의 추세는 고속 30 채널 램버스 인터페이스를 실시하는 것을 포함한다. 인터페이스(약 1 기가헤르츠)등을 통해서 신호를 구동하기 위해 요구되는 고주파 패턴으로 인해, 종래의 테스터는 약 50 피코초라는 소망의 타이밍 정확성을 달성하기 어렵다. 이 특정예에서, DUT로 구동하거나 또는 DUT로부터 수신되는 펄스폭이, 테스터 드라이브/비교 노드로부터 DUT핀으로의 라운드 트립 딜레이(RTD)미만일 때 발생하는 임피던스 부정합으로 인해 약간의 부정확이 초래된다.
예상하지 못했던 높은 전압이나 낮은 전압, 및 비교적 빠른 또는 느린 패턴 상승 시간과 같은 유사한 문제가 기타 특정 DUT 핀으로부터 발생된다. 이와같이, 중요한 문제는 비용효율면이나 실제 방식에서 종래의 테스터를 특정 DUT 핀에는 적용시킬 수 없다는 것이다.
변형된 DUT에 종래의 테스터를 적용시키기 위한 일 종래의 값비싼 기술은 DUT를 장착하는 디바이스 인터페이스 보드를 주문을 받아서 만드는 것이다. 통상 "로드보드"라고 불리는 주문형 DIB는, DIB에 영구적으로 고정되고 특정 DUT 핀을 테스터에 인터페이스시키도록 사용자에 의해 제어된 특정 회로를 이용한다. 비록 이런 해법이 종래의 테스터로 DUT를 테스트하는 것을 가능하게 하지만, DIB의 에어리어의 한계로 인해 장착될 수 있는 주문형 회로의 양은 제한을 받는다. 결론적으로, 일부 특정 DUT 핀만이 로드보드 기술의 지원을 받을 수 있다. 게다가, 로드보드상의 주문형 회로와 테스터 사이의 교정은, DIB가 보통 유저에 의해 제작되고 제어되는 것이기 때문에 문제가 된다.
따라서, 각각의 DIB를 주문 제작하는 부담없이 DUT의 특정 핀을 선택적으로 테스트할 수 있는 테스터가 필요하다. 더욱이, 개별적인 테스터 없이, 다양한 특정 테스트 요구를 가지는 다수의 DUT에 테스터를 적용시키는 원격 테스트 모듈이 필요하다. 본발명의 원격테스트 모듈은 이런 요구를 만족시킨다.
삭제
본발명의 원격테스트 모듈은 원래 설계된 목적이외에, 테스터의 유용성을 넓히고, 일반적으로 생각되는 핀에 추가해서 특정 핀을 가지는 DUT를 테스트하도록 테스터를 적용시키는, 사용이 용이한 인터페이스를 제공하는 것이다. 본발명은 사용자가 DIB를 주문제작하는 것 또는 심지어 추가적인 특정 테스터를 구입하는 것과 연관된 불필요한 비용이 들지 않게 한다. 더욱이, 본발명이 테스터를 가지고 실행되기 때문에, 교정 및 디버깅 시간은 상당히 감소된다.
상기 장점을 실현하기 위해서, 본발명은, 일 형태로서 테스터 인터페이스와, 피시험 디바이스에 접속된 복수의 특정 핀과의 사이에 복수의 테스트 채널을 선택적으로 인터페이스시키는 원격 테스트 모듈을 포함한다. 테스터 인터페이스는 소정의 테스트 신호를 생성하는 테스트 컨트롤러에 연결된다. 원격 테스트 모듈은, 소정의 테스트 신호를 모듈 테스트 신호로 변형하고, 상기 모듈 테스트 신호를 피시험 디바이스의 특정 핀 및 접속장치에 인가하기 위해 테스트 컨트롤러에 응답하는 신호 컨디셔너를 포함한다. 접속장치는 테스터 인터페이스와 특정 핀 사이에 신호 컨디셔너를 연결하는 복수의 도전성 경로를 구비하고 있다.
다른 형태로, 본발명은 디바이스 인터페이스 보드에 연결되어서 피시험 디바이스에 신호를 인가하고 피시험 디바이스로부터 신호를 수신하는 자동 테스트 장치를 포함한다. 피시험 디바이스는 디바이스 인터페이스 보드에 장착되고, 특정 테스트 핀을 포함한다. 자동 테스트 장치는 복수의 마스터 테스트 신호와 테스터 인터페이스를 저장하도록 구성된 주 메모리를 구비한 테스트 컨트롤러를 포함한다. 테스터 인터페이스는 대다수의 마스터 테스트 신호를 디바이스 인터페이스 보드에 경로지정하는 테스트 컨트롤러에 접속된다. 원격 테스트 모듈은 테스터 인터페이스를 특정 테스트 핀으로 인터페이스시키고 디바이스 인터페이스 보드 및 접속 장치에 복수의 모듈 테스트 신호를 인가하는 테스트 컨트롤러 응답하는 신호 컨디셔너를 포함한다. 접속 장치는 신호 컨디셔너에 특정 채널을 연결시켜서 디바이스 인터페이스 보드에 접속시키는 복수의 도전성 경로를 구비하고 있다.
또 다른 형태에서, 본발명은 자동 테스트 장치를 디바이스 인터페이스 보드에 적용시키는 방법을 포함한다. 디바이스 인터페이스 보드는 피시험 디바이스를 장착한다. 피시험 디바이스는 특정 테스트 신호를 수신하는 특정 핀을 포함한다. 상기 방법은 우선 테스트 컨트롤러로부터 테스트 신호를 수신해서 신호를 특정 신호로 변형하는 신호 컨디셔너를 구비한 원격 테스트 모듈을 선택하는 단계, 테스터 인터페이스와 디바이스 인터페이스 보드 사이에 원격 테스트 모듈을 삽입해서 특정 신호를 특정 핀에 인가하는 단계를 포함한다.
본발명의 또 다른 형태는 테스트 컨트롤러로 제어되는 고주파 신호상의 타이밍에러를 최소화하는 방법을 포함한다. 상기 신호는 소정의 최소 펄스 폭의 펄스를 포함하고, 피시험 디바이스의 복수의 특정 핀에 인가된다. 피시험 디바이스는 디바이스 인터페이스 보드에 배치된다. 상기 방법은 우선 테스트 컨트롤러에 의해 생성된 테스트 신호의 주파수를 체배시키는 신호 컨디셔너를 구비한 원격 테스트 모듈을 선택하는 단계; 원격 테스트 모듈을 피시험 디바이스에 근접해서 위치시키는 단계; 및 라운드 트립 딜레이를 소정의 펄스 폭 미만로 달성하기 위해 원격 테스트 모듈 채널을 특정 피시험 디바이스 핀과 인터페이스시키는 단계를 포함한다.
본발명의 기타 특성 및 이점은 첨부된 도면을 참조로 하기의 상세한 설명을 통해서 더욱 명백해 질 것이다.
도 1은 피시험 디바이스(DUT)를 장착하는 유저 제어 디바이스 인터페이스 보드(DIB)의 블록도,
도 2는 본발명의 일실시예에 따른 자동 테스트 장치의 블록도,
도 3은 도 2에 도시된 테스트 컨트롤러의 블록도,
도 4는 본발명의 일실시예에 따른 도 2의 원격 테스트 모듈의 블록도.
반도체 디바이스 제조업자들은 모든 개개의 집적회로(IC) 디바이스가 동작성을 검증하기 위해서 엄격한 성능 테스트를 받을 것을 요구하는 것이 전형적이다. 테스트는 웨이퍼 레벨에서의 대량 테스트 및 최종 포장 단계에서의 개별적인 테스트를 포함한 제조의 다양한 단계에서 수행되는 것이 통상적이다.
도 1을 참조로, 포장된 각각의 디바이스를 테스트하기 위해서 디바이스 제조업자는 피시험 디바이스(DUT:12)를 장착하는 디바이스 인터페이스 보드(DIB:10)를 구성하는 것이 전형적이다. DIB는 통상 유저-제어이고, DUT를 테스트하기 위해 사용되는 자동 테스트 장치("테스터":20:도 2)와 물리적으로 인터페이스하는 콘택트(14)를 포함한다. 일부 환경에서, DUT는 복수의 특정 DUT 채널 또는 핀(18)용 특정 테스트 파라미터가 필요한 30채널 고속 램버스 인터페이스(16)와 같은 회로를 포함한다.
도 2를 참조로, 전체적으로 20으로 나타낸, 본발명의 일실시예에 따른 테스터는 테스트 컨트롤러(22), 및 다수의 DIB 콘택트(14: 도 1)에 연결되는 테스터 인터페이스(40)를 포함한다. 논리 및/또는 메모리 디바이스 모두를 테스트하는 테스터는 본발명의 양수인에게 양도된 미국 특허 제 5,528,136호 및 제 5,794,175호에 더 전체적으로 설명되어 있고, 그 게시물은 본 명세서에 특별히 참조로 포함되어 있다. 원격 테스트 모듈(50)은 유저-제어 DIB(10)를 주문제작할 필요없이 테스터를 특정 테스트 애플리케이션에 적용시키기 위해 테스터 인터페이스로부터 특정 DUT 핀(18:도 1)으로 소정의 테스트 채널을 선택적으로 연결시킨다.
도 2 및 도 3을 참조로 테스트 컨트롤러(22)는 일반적으로, 유저와 통신하고 유저 테스트 프로그램을 실행하는 컴퓨터를 포함한다. 컴퓨터는 DUT를 시뮬레이팅하고 그 응답으로 DUT가 어떤 출력을 내는가를 검증하는 파형을 생성하는 테스트 신호 생성기(31)를 제어한다. 도 2 및 도 3을 더 참조로 해서 테스터 인터페이스(40)는 테스트 컨트롤러(22)로부터의 커맨드 및 데이터에 응답해서 신호 파형을 DUT(12)에 생성하고 구동하는 핀 일렉트로닉스(30)을 포함하는 것이 일반적이다. 파형은 각각의 입/출력 콘택트 터미널 어레이 또는 포고 어레이(32)내에서 종료하는 복수의 채널 또는 신호 경로를 따라서 전파된다. 각 터미널은 DIB(10)상의 대응하는 콘택트에 물리적으로 연결되도록 구성된다.
도 4를 참조로, 바람직하고 상세한 원격 테스트 모듈(50)의 회로는 테스트 컨트롤러(22)로의 각각의 입력부 및 테스트 컨트롤러(22)로부터의 각각의 출력부를 포함하는 복수의 노드(62)를 포함한다. 클록 노드(63)는 각각의 클록 신호를 각각의 테스터 채널로 부터 클록 신호 컨디셔너(64)로 전송한다. 클록 신호 컨디셔너는 바람직하게는 수반되는 애플리케이션용 클록 신호를 타이밍 컨트롤 유닛(66)의 입력으로 변형하는 페이즈 록 오실레이터 또는 필터(64)를 포함하는 것이 바람직하다. 타이밍 컨트롤 유닛은 바람직하게는 응용 주문형 집적 회로(ASIC)의 형태를 취하고, DIB 데이터버스 노드(70)로부터 데이터를 수신하는 레지스터(68)를 포함한다. 교정 RAM(72)은 레지스터(68)의 출력부에 연결되고 노드(70)를 통해서 테스터 연결되어서 관련 데이터 및 타임셋 정보를 수신한다. 이상기(74)의 그룹은 교정된 클록 신호를 유지시키기 위해서 오실레이터(64) 및 교정 RAM(72)으로부터 정보를 수신한다. 교정 RAM 및 이상기는 원격 핀 일렉트로닉스 인터페이스(90)에 정보를 제공해서 교정된 채로 정확하게 유지시킨다.
원격 핀 일렉트로닉스 인터페이스(90)는 국부적으로 리클록된 구동 신호를 모니터하고 제어하고, 국부적으로 스트로브된 비교값을 모니터하고 제어하며, DC스위칭 기능을 하는 각각의 구동부, 비교부 및 DC 테스트부(100, 102, 104)를 각각 포함한다. 구동부는 원래 테스터에 의해 생성된, 리클록된 신호를 DUT에 인가하는 복수의 드라이버(91)를 포함한다. 드라이버는 클록 신호 컨디셔너(64)에 연결되고 멀티플렉서(84)에 의해 송신된 신호에 응답하는 플립 플롭(94)에 의해 클록된다. 단일 클록 소스를 가지고 다수의 드라이버를 리클록킹함으로써 DUT로의 인가를 위한 더 정확한 테스트 신호의 세트를 제공한다.
윈격 핀 일렉트로닉스 인터페이스(90)의 비교부(102)는 DUT의 출력부에 연결된 입력부를 구비한 복수의 컴퍼레이터(92)를 포함한다. 컴퍼레이터는 특정 DUT핀이 패스되었는지 실패했는지를 결정하기 위해서 예상 DUT의 출력을 실제 DUT 출력과 비교한다. 컴퍼레이터 출력을 리클록시키기 위해 클록 신호 컨디셔너(74)에 응답하는 복수의 플립-플롭(93)을 통해서 송신된다. 리클록된 플립-플롭으로부터의 출력은 옵셔널 멀티플렉싱/디멀티플렉싱 프로세서(78)에 전송된다.
DC 파라메트릭 테스트를 수행하기 위해서, 원격 핀 일렉트로닉스 인터페이스(90)의 DC 테스트부(104)는 DC 테스트 버스(75)를 DUT에 연결시키는 것과 동시에 DUT로부터 AC 테스트 구성요소를 단절시키는 스위칭 장치를 포함한다. DUT로의 스위칭 장치를 통해서 DC 테스트 버스는 포스 라인(FORCE)을 따라서 DC 포스 신호를 전송하고, 센스 라인(SENSE)을 통해서 DUT 응답 신호를 수신한다. DC 테스트 버스는 감지된 신호를 평가하는 파라메트릭 측정 유닛(PMU:도시생략)에 접속된다.
옵셔널 멀티플렉싱/디멀티플렉싱 프로세서(78)는 타이밍 컨트롤 유닛(66)과 원격 핀 일렉트로닉스 인터페이스(90)에 연결되어서 노드(69, 71)를 통해서 테스트 컨트롤러로부터 테스트 신호를 수신한다. DUT(12)로부터 캡쳐된 출력 신호는 노드(73)를 통해서 테스트 컨트롤러에 송신된다. 예를들어서, 노드(69)에서 테스터 채널(0-3)은 프로세서(78)내의 멀티플렉싱 및 디멀티플렉싱을 제어하기 위해서 테스트 컨트롤러로부터의 구성 커맨드에 응답하는 시퀀서(82)에 연결된다. 시퀀서는 테스트 벡터 신호의 액츄얼 멀티플렉싱을 수행하는 멀티플렉서(84)를 구동시킨다.
예를들어, 만약 소망의 테스트 속도가 800MHz이고, 테스트 컨트롤러(22)가 100MHz의 속도로만 테스트 신호를 전송할 수 있다면, 시퀀서(82)는 DUT(12)로의 다중 채널을 따라서 데이터를 구동하도록 테스트 컨트롤러로부터의 8라인에 다중 송신하도록 명령한다. 이는 멀티플렉서(84)를 8:1의 비율로 구성하게 하도록 시퀀서를 세팅함으로써 이루어진다. 이후에, 테스트 신호가 멀티플렉서에 도달하면, DUT인터페이스에 삽입된 테스트 신호 출력은 800MHz가 된다. 원격 핀 일렉트로닉스(90)의 구동부(100)는 교정된 클록 및 타이밍 제어 유닛(66)으로부터의 전압 레벨 정보에 기초해서 이들 테스트 신호를 DUT에 인가한다. 그 결과는 적절하게 타이밍이 조절된 DUT로의 고속 신호 시퀀스가 될 것이다.
더욱이, 원격 테스트 모듈(50)은 DUT(12)로부터 출력 신호를 캡쳐한다. 이들 신호는 윈격 핀 일렉트로닉스(90)의 비교부(102)를 통해서 수신되고 클록된다. 만약, DUT출력 또는 특정 샘플시퀀스를 샘플링하는 특정 샘플 시간이 있다면, 시퀀서(82)는 복수의 플립 플롭(86)이 특정 시간 또는 특정 시퀀스에서 신호를 캡쳐하도록 세팅하게 프로그래밍될 수 있다. 더욱이, 신호 속도를 감소시키고 신호를 복수의 테스트 컨트롤러 터미널에 분배하기 위해서, 플립-플롭에 의해 수행되는 디멀티플렉싱 단계를 필요로하기 때문에, DUT출력은 테스트 컨트롤러(22)에 대해서 너무 빨라질 수 있다. 예를들어서, 만약 DUT의 데이터의 전송율이 800MHz이고 테스트 컨트롤러의 데이터 전송율이 100MHz이면 디멀티플렉스 비율은 1:8이 될 것이다.
설명된 실시예중의 어느 하나에서, 원격 테스트 모듈(50)이 DUT를 테스트하는 동안 테스트 컨트롤러(22)는 DUT(12)를 동시에 테스트할 수 있다. 이 동시 테스트 구성이 저속 및 고속으로 테스트할 필요가 있는 DUT를 테스트하는 최선의 방법인 것이라고 예상된다. 예를들어서, 테스트 컨트롤러는 비교적 저속과 연관이 있는 DUT의 이런 태양을 테스트 할 수 있고, 원격 테스트 모듈은 비교적 고속과 연관이 있는 DUT의 이런 태양을 테스트 할 수 있다. 영 입력 전류(IDDQ)와 같은 많은 전자 디바이스에서, 전력소비는 이슈이고, 이는 테스트 컨트롤러를 가지고 테스트될 수 있다. 그러나, 데이터 입력 및 출력 비율과 같은 기타 태양은 고속 테스팅을 필요로 하고 이런 특성은 원격 테스트 모듈을 가지고 테스트될 수 있다.
본발명의 일 태양에서, 원격 테스트 모듈(50)은 테스터 인터페이스 콘택트(42)와 DIB콘택트(14:도 2)사이에 용이하게 삽입할 수 있고 제거할 수 있는 제거 가능 유닛을 포함한다. 원격 테스트 모듈은 DUT(12)에 매우 근접하게, 바람직하게는 1.5 내지 4 인치 범위내에 설치되거나 또는 전송 경로의 불완전함으로 인한 반사가 일 펄스폭내인 소망의 정확성에 놓이기에 충분할 정도로 근접한다. 이는 특정 고속 테스팅에서 중요한 파라미터이다. 원격 테스트 모듈과 DUT사이의 상대적인 거리를 최소화함으로써, 신호 라운드 트립 딜레이는 일 에지로 부터의 링잉/반사가 다음 에지 이전에 소망의 정확성으로 안정되도록 상승시간의 마이너스 부분에서, 약 3ns의 최소 펄스 폭미만이 된다. 이렇게 함으로써, 임피던스 부정합으로 인한 반사에 의해 야기되는 타이밍에러를 최소화한다. 본 명세서에서, 본발명은 임피던스 부정합을 제어하는 형태를 가지는 것이라고 할 수 있다.
DUT가 포함하는 기술 유형 또는 DUT가 어떤 기능을 수행하도록 디자인되는가에 따라서, 원격 테스트 모듈은 모듈 테스트 신호로 로드되는 주문형이 되거나 특정 DUT를 테스트하도록 설계된 특정 성능을 가지게 구성된 주문형이 될 수 있다. 게다가, 원격 테스트 모듈은 제어 프로그램을 가지고 교정되고, 진단되고, 로드되거나 테스터에 설치되어서 테스트 신호를 가지고 로드된다. 이렇게 함으로써 모듈은 DIB의 확장부라기 보다는 테스터의 확장부가 된다. 더욱이, 원격 테스트 모듈을 제거하고 원위치시키는 기능으로 인해서, 소비자가 하나의 원격 테스트 모듈을 다른 원격 테스트 모듈로 대치하는 것 및 테스트 컨트롤러(22)에 입력된 새로운 구성으로 대치하는 것이 가능해지기 때문에 유익하다. 이런 특성은 DUT상에서 수행되는 테스트의 유형(예를들어, 모듈 테스트 신호 테스트 대 다중화된 마스터 테스트 신호 테스트)을 바꾸는 시간을 감소시킨다. 결론적으로, 전체적인 비용을 상당히 감소시킨다.
당업자들은 본발명이 제공하는 많은 이점과 장점을 이해할 것이다. 예를들어서, 중요한 장점은 ATE와 DUT사이의 최소 시간 지연을 포함한다. 이는 원격 테스트 모듈의 실행을 통해 이루어진다. 상기 모듈은 또한 ATE와 DUT 사이의 고속의 및 높은 정확성의 신호 통신을 가능하게 한다. 더욱이, 원격 테스트 모듈은 테스터를 특정 피시험 디바이스에 적용시키는 능력을 향상시킨, 사용이 용이한 툴을 제공한다.

Claims (24)

  1. 소정의 테스트 신호를 생성하는 테스트 컨트롤러에 연결되는 테스터 인터페이스와 피시험 디바이스에 접속된 복수의 특정 핀 사이에 복수의 테스트 채널을 선택적으로 인터페이스시키는 원격 테스트 모듈에 있어서, 상기 원격 테스트 모듈은:
    상기 소정의 테스트 신호를 모듈 테스트 신호로 변환하고, 상기 모듈 테스트 신호를 상기 피시험 디바이스의 상기 특정 핀에 인가하기 위해 상기 테스트 컨트롤러에 응답하는 신호 컨디셔너; 및
    상기 신호 컨디셔너를 상기 테스터 인터페이스와 상기 특정 핀 사이에 연결시키는 복수의 도전성 경로를 구비한 접속 장치를 포함한 것을 특징으로 하는 원격 테스트 모듈.
  2. 제 1 항에 있어서, 상기 펄스는 소정의 최소 펄스폭을 가지고;
    상기 도전성 경로는 상기 신호 컨디셔너와 상기 피시험 디바이스 사이의 라운드 트립 딜레이 시간을 상기 소정의 최소 펄스 폭 미만이 되게 하는 각각의 경로 길이를 갖는 것을 특징으로 하는 원격 테스트 모듈.
  3. 제 2 항에 있어서, 상기 피시험 디바이스와 상기 모듈 사이의 상기 도전성 경로는 대략 2 인치 미만인 것을 특징으로 하는 원격 테스트 모듈.
  4. 제 1 항에 있어서, 상기 특정 핀은 고속 입력부 및 출력부를 포함한 것을 특징으로 하는 원격 테스트 모듈.
  5. 제 4 항에 있어서, 상기 특정 핀은 램버스 인터페이스를 포함한 것을 특징으로 하는 원격 테스트 모듈.
  6. 제 1 항에 있어서, 상기 신호 컨디셔너는 상기 특정 핀에 인가된 신호의 주파수를 증가시키는 다중 채널 액셀러레이터를 포함한 것을 특징으로 하는 원격 테스트 모듈.
  7. 제 6 항에 있어서, 상기 액셀러레이터는 제 1 주파수의 각각의 입력부 및 상기 제 1 주파수보다 더 높은 주파수를 생성하기 위해 인터리빙된 각각의 출력부를 갖는 복수의 멀티플렉서를 포함한 것을 특징으로 하는 원격 테스트 모듈.
  8. 제 1 항에 있어서, 상기 테스트 컨트롤러로부터의 교정 커맨드에 응답하는 교정회로를 더 포함한 것을 특징으로 하는 원격 테스트 모듈.
  9. 제 8 항에 있어서, 상기 교정 회로는 상기 피시험 디바이스로의 에지 타이밍 및 피시험 디바이스로부터의 에지 타이밍을 교정하는 복수의 이상기를 포함한 것을 특징으로 하는 원격 테스트 모듈.
  10. 제 9 항에 있어서, 상기 교정 회로는:
    상기 테스트 컨트롤러로부터의 교정신호에 응답하는 메모리를 더 포함하고,
    상기 이상기는 상기 메모리에 연결되고 상기 교정 신호에 응답하는 것을 특징으로 하는 원격 테스트 모듈.
  11. 제 9 항에 있어서, 상기 이상기는 조정된 신호를 수신하기 위해 클록 소스에 연결되고, 조정된 클록신호를 지연시키도록 동작하는 것을 특징으로 하는 원격 테스트 모듈.
  12. 디바이스 인터페이스 보드에 연결되어서, 상기 디바이스 인터페이스 보드에 장착되고 특정 테스트 핀을 포함하는 피시험 디바이스에 테스트 신호를 인가하고 피시험 디바이스로부터 테스트 신호를 수신하는 자동 테스트 장치에 있어서, 상기 자동 테스트 장치는:
    복수의 마스터 테스트 신호를 생성하는 테스트 컨트롤러;
    다수의 상기 마스터 테스트 신호를 상기 디바이스 인터페이스 보드로 경로지정하는 상기 테스트 컨트롤러에 접속된 테스터 인터페이스; 및
    상기 테스터 인터페이스를 상기 특정 테스트 핀에 인터페이스시키는 원격 테스트 모듈을 포함하고,
    상기 원격 테스트 모듈은:
    상기 복수의 모듈 테스트 신호를 상기 디바이스 인터페이스 보드에 인가하는 상기 테스트 컨트롤러에 응답하는 신호 컨디셔너; 및
    상기 특정 채널을 상기 신호 컨디셔너에 연결시켜서 상기 디바이스 인터페이스 보드에 접속시키는 복수의 도전성 경로를 구비한 접속 장치를 포함한 것을 특징으로 하는 자동 테스트 장치.
  13. 제 12 항에 있어서, 상기 펄스는 소정의 최소 펄스 폭을 가지고;
    상기 도전성 경로는 상기 신호 컨디셔너와 상기 디바이스 인터페이스 보드 사이의 라운드 트립 딜레이 시간을 상기 소정의 펄스 폭 미만이 되게 하는 각각의 경로 길이를 갖는 것을 특징으로 하는 자동 테스트 장치.
  14. 제 13 항에 있어서, 상기 피시험 디바이스와 상기 모듈 사이의 도전성 경로는 대략 2인치 미만인 것을 특징으로 하는 자동 테스트 장치.
  15. 제 12 항에 있어서, 상기 특정 핀은 고속 핀을 포함한 것을 특징으로 하는 자동 테스트 장치.
  16. 제 15 항에 있어서, 상기 특정 핀은 램버스 인터페이스를 포함한 것을 특징 으로 하는 자동 테스트 장치.
  17. 제 12 항에 있어서, 상기 신호 컨디셔너는 상기 특정 핀에 인가된 신호의 주파수를 증가시키는 다중 채널 액셀러레이터를 포함한 것을 특징으로 하는 자동 테스트 장치.
  18. 제 17 항에 있어서, 상기 액셀러레이터는 제 1 주파수의 각각의 입력부 및 상기 제 1 주파수보다 더 높은 주파수를 생성하기 위해 인터리빙된 각각의 출력부를 구비한 복수의 멀티플렉서를 포함한 것을 특징으로 하는 자동 테스트 장치.
  19. 제 12 항에 있어서, 상기 테스트 컨트롤러로부터의 교정 커맨드에 응답하는 교정 회로를 더 포함한 것을 특징으로 하는 자동 테스트 장치.
  20. 제 19 항에 있어서, 상기 교정 회로는 상기 피시험 디바이스로의 에지 타이밍 및 상기 피시험 디바이스로부터의 에지 타이밍을 교정하는 복수의 이상기를 포함한 것을 특징으로 하는 자동 테스트 장치.
  21. 제 19 항에 있어서, 상기 교정 회로는:
    상기 테스트 컨트롤러로부터의 교정 신호에 응답하는 메모리를 더 포함하고,
    상기 이상기는 상기 메모리에 연결되고 상기 교정 신호에 응답하는 것을 특징으로 하는 자동 테스트 장치.
  22. 제 19 항에 있어서, 상기 이상기는 조정된 신호를 수신하기 위해 클록 소스에 연결되고 조정된 클록 신호를 딜레이 시키도록 동작하는 것을 특징으로 하는 자동 테스트 장치.
  23. 특정 테스트 신호를 수신하는 특정 핀을 포함하는 피시험 디바이스에 자동 테스트 장치를 적용시키는 방법에 있어서, 상기 방법은:
    상기 테스트 컨트롤러로부터의 테스트 신호를 수신하고 상기 신호를 상기 특정 신호로 변형하는 신호 컨디셔너를 구비한 원격 테스트 모듈을 선택하는 단계,
    상기 특정 핀에 상기 특정 신호를 인가하기 위해서, 선택된 원격 테스트 모듈을 상기 테스터 인터페이스와 상기 피시험 디바이스 사이에 배치하는 단계를 포함하는 것을 특징으로 하는 피시험 디바이스에 자동 테스트 장치를 적용시키는 방법.
  24. 소정의 최소 펄스 폭의 펄스를 포함하고, 피시험 디바이스 상의 복수의 특정 핀에 인가되며, 테스트 컨트롤러에 의해 제어된 고주파 신호상의 타이밍 에러를 최소화하는 방법에 있어서, 상기 방법은:
    상기 테스트 컨트롤러에 의해 생성된 상기 테스트 신호의 주파수를 체배하는 신호 컨디셔너를 구비한 원격 테스트 모듈을 선택하는 단계;
    선택된 원격 테스트 모듈을 상기 피시험 디바이스에 근접해서 위치시키는 단계; 및
    라운드 트립 딜레이 시간을 상기 소정의 최소 펄스 폭 미만으로 하기 위해서 특정 피시험 디바이스 핀을 상기 피시험 디바이스에 근접해서 위치된 원격 테스트 모듈 채널 출력부와 인터페이스시키는 단계를 포함하고;
    상기 신호 컨디셔너는 복수의 채널 출력부를 구비한 것을 특징으로 하는 방법.
KR1020017004766A 1998-10-23 1999-10-21 자동 테스트 장치용 원격 테스트 모듈 KR100649648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/178,257 1998-10-23
US09/178,257 US6275962B1 (en) 1998-10-23 1998-10-23 Remote test module for automatic test equipment

Publications (2)

Publication Number Publication Date
KR20010080184A KR20010080184A (ko) 2001-08-22
KR100649648B1 true KR100649648B1 (ko) 2006-11-24

Family

ID=22651840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004766A KR100649648B1 (ko) 1998-10-23 1999-10-21 자동 테스트 장치용 원격 테스트 모듈

Country Status (7)

Country Link
US (1) US6275962B1 (ko)
EP (1) EP1123514B1 (ko)
JP (1) JP4708566B2 (ko)
KR (1) KR100649648B1 (ko)
DE (1) DE69904854T2 (ko)
TW (1) TW523605B (ko)
WO (1) WO2000025144A1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189230B2 (en) * 1996-01-05 2007-03-13 Thermage, Inc. Method for treating skin and underlying tissue
US7452358B2 (en) * 1996-01-05 2008-11-18 Thermage, Inc. RF electrode assembly for handpiece
US6551844B1 (en) 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US6452411B1 (en) 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US6480978B1 (en) 1999-03-01 2002-11-12 Formfactor, Inc. Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
US6556938B1 (en) 2000-08-29 2003-04-29 Agilent Technologies, Inc. Systems and methods for facilitating automated test equipment functionality within integrated circuits
US6577980B1 (en) * 2000-11-28 2003-06-10 Agilent Technologies, Inc. Systems and methods for facilitating testing of pad receivers of integrated circuits
US6850075B1 (en) * 2000-12-22 2005-02-01 Cypress Semiconductor Corp. SRAM self-timed write stress test mode
US6658613B2 (en) 2001-03-21 2003-12-02 Agilent Technologies, Inc. Systems and methods for facilitating testing of pad receivers of integrated circuits
JP4480290B2 (ja) * 2001-03-23 2010-06-16 株式会社リコー 半導体試験受託方法及びシステム
US6721920B2 (en) 2001-06-07 2004-04-13 Agilent Technologies, Inc. Systems and methods for facilitating testing of pad drivers of integrated circuits
EP1425594B1 (en) * 2001-09-14 2006-11-29 Rambus Inc. Multilevel signal interface testing with binary test apparatus by emulation of multilevel signals
US20030070126A1 (en) * 2001-09-14 2003-04-10 Werner Carl W. Built-in self-testing of multilevel signal interfaces
US7162672B2 (en) 2001-09-14 2007-01-09 Rambus Inc Multilevel signal interface testing with binary test apparatus by emulation of multilevel signals
US6986085B2 (en) * 2002-03-08 2006-01-10 Agilent Technologies, Inc. Systems and methods for facilitating testing of pad drivers of integrated circuits
DE60306008T2 (de) * 2002-04-12 2007-01-11 Broadcom Corp., Irvine Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit
US7502326B2 (en) * 2002-04-12 2009-03-10 Broadcom Corporation Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices
US7363557B2 (en) * 2002-04-12 2008-04-22 Broadcom Corporation System for at-speed automated testing of high serial pin count multiple gigabit per second devices
US7278079B2 (en) 2002-04-12 2007-10-02 Broadcom Corporation Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices
US7174490B2 (en) * 2002-04-12 2007-02-06 Broadcom Corporation Test system rider utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices
US6762614B2 (en) * 2002-04-18 2004-07-13 Agilent Technologies, Inc. Systems and methods for facilitating driver strength testing of integrated circuits
JP4133172B2 (ja) * 2002-09-27 2008-08-13 シャープ株式会社 論理回路テスト装置
US7143323B2 (en) * 2002-12-13 2006-11-28 Teradyne, Inc. High speed capture and averaging of serial data by asynchronous periodic sampling
US6943556B2 (en) * 2003-06-30 2005-09-13 Intel Corporation High-speed duty cycle test through DC measurement using a combination of relays
US7073109B2 (en) * 2003-09-30 2006-07-04 Agilent Technologies, Inc. Method and system for graphical pin assignment and/or verification
US20080191707A1 (en) * 2003-10-27 2008-08-14 Arc Radar And Communication Services, Llc Configurable interface device
AU2005215043A1 (en) * 2004-02-19 2005-09-01 Georgia Tech Research Corporation Systems and methods for parallel communication
EP1600784A1 (en) * 2004-05-03 2005-11-30 Agilent Technologies, Inc. Serial/parallel interface for an integrated circuit
US7242209B2 (en) * 2004-05-03 2007-07-10 Dft Microsystems, Inc. System and method for testing integrated circuits
TWI274166B (en) * 2004-06-18 2007-02-21 Unitest Inc Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
US7375542B2 (en) * 2004-06-30 2008-05-20 Teradyne, Inc. Automated test equipment with DIB mounted three dimensional tester electronics bricks
DE102004035556B3 (de) * 2004-07-22 2005-12-08 Infineon Technologies Ag Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
US7436197B1 (en) * 2004-09-23 2008-10-14 National Semiconductor Corporation Virtual test head for IC
US7319936B2 (en) * 2004-11-22 2008-01-15 Teradyne, Inc. Instrument with interface for synchronization in automatic test equipment
US7454681B2 (en) * 2004-11-22 2008-11-18 Teradyne, Inc. Automatic test system with synchronized instruments
US20060132119A1 (en) * 2004-12-17 2006-06-22 Arc Radar And Communication Services, Llc Configurable test interface device
US7237161B2 (en) * 2005-03-30 2007-06-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Remote integrated circuit testing method and apparatus
US20060290361A1 (en) * 2005-06-23 2006-12-28 Travis Ellis A semiconductor integrated circuit tester channel with selective bypass circuitry
US7539912B2 (en) 2005-12-15 2009-05-26 King Tiger Technology, Inc. Method and apparatus for testing a fully buffered memory module
US7881430B2 (en) * 2006-07-28 2011-02-01 General Electric Company Automatic bus management
DE602006017446D1 (de) * 2006-08-04 2010-11-18 Verigy Pte Ltd Singapore Testmodul mit blöcken universeller und spezifischer ressourcen
US7411407B2 (en) * 2006-10-13 2008-08-12 Agilent Technologies, Inc. Testing target resistances in circuit assemblies
US7620861B2 (en) * 2007-05-31 2009-11-17 Kingtiger Technology (Canada) Inc. Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels
US7554858B2 (en) * 2007-08-10 2009-06-30 Micron Technology, Inc. System and method for reducing pin-count of memory devices, and memory device testers for same
US8384410B1 (en) 2007-08-24 2013-02-26 Advantest (Singapore) Pte Ltd Parallel test circuit with active devices
US7827452B2 (en) * 2007-08-24 2010-11-02 Verigy (Singapore) Pte. Ltd. Error catch RAM support using fan-out/fan-in matrix
US7757144B2 (en) * 2007-11-01 2010-07-13 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices
US7928755B2 (en) * 2008-02-21 2011-04-19 Verigy (Singapore) Pte. Ltd. Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test
US8242796B2 (en) * 2008-02-21 2012-08-14 Advantest (Singapore) Pte Ltd Transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units
US7848899B2 (en) * 2008-06-09 2010-12-07 Kingtiger Technology (Canada) Inc. Systems and methods for testing integrated circuit devices
TWM343792U (en) * 2008-06-10 2008-11-01 Princeton Technology Corp Circuit testing apparatus
US8373432B2 (en) * 2009-04-09 2013-02-12 Teradyne Inc. Automated test equipment employing test signal transmission channel with embedded series isolation resistors
CN101968527B (zh) * 2009-07-27 2013-06-19 智邦科技股份有限公司 系统级封装的装置批次测试方法及其装置批次测试系统
JP5193975B2 (ja) * 2009-09-04 2013-05-08 富士通株式会社 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法
US8356215B2 (en) * 2010-01-19 2013-01-15 Kingtiger Technology (Canada) Inc. Testing apparatus and method for analyzing a memory module operating within an application system
US8918686B2 (en) 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
DE202012013709U1 (de) * 2011-03-28 2020-01-07 Samsung Electronics Co., Ltd. Speichereinrichtungen und -systeme unter Verwendung einer Befehls/Adressenkalibrierung
US8760945B2 (en) 2011-03-28 2014-06-24 Samsung Electronics Co., Ltd. Memory devices, systems and methods employing command/address calibration
US20120324302A1 (en) * 2011-06-17 2012-12-20 Qualcomm Incorporated Integrated circuit for testing using a high-speed input/output interface
US9003256B2 (en) 2011-09-06 2015-04-07 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuits by determining the solid timing window
US8724408B2 (en) 2011-11-29 2014-05-13 Kingtiger Technology (Canada) Inc. Systems and methods for testing and assembling memory modules
US9117552B2 (en) 2012-08-28 2015-08-25 Kingtiger Technology(Canada), Inc. Systems and methods for testing memory
TWI569028B (zh) * 2014-05-02 2017-02-01 塞拉有限公司 除錯系統
CN104931909A (zh) * 2015-05-19 2015-09-23 国家电网公司 一种避雷器计数器带电测试工具、系统及方法
US10345418B2 (en) * 2015-11-20 2019-07-09 Teradyne, Inc. Calibration device for automatic test equipment
CN110208680A (zh) * 2019-06-26 2019-09-06 长电科技（滁州）有限公司 一种芯片测试系统及方法
US11221365B2 (en) 2020-03-11 2022-01-11 Teradyne, Inc. Calibrating an interface board
US11553618B2 (en) 2020-08-26 2023-01-10 PassiveLogic, Inc. Methods and systems of building automation state load and user preference via network systems activity
CN112858978A (zh) * 2021-01-08 2021-05-28 胜达克半导体科技(上海)有限公司 一种载具板自校准的高精度测试方法
CN114253781B (zh) * 2021-12-10 2023-03-14 飞腾信息技术有限公司 测试方法、装置、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566823A2 (en) * 1992-04-21 1993-10-27 Hewlett-Packard Company Tester calibration procedure which includes fixturing

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54150051A (en) * 1978-05-18 1979-11-24 Mitsubishi Electric Corp Characteristic test device
US4517512A (en) * 1982-05-24 1985-05-14 Micro Component Technology, Inc. Integrated circuit test apparatus test head
US4591795A (en) * 1984-10-01 1986-05-27 United Technologies Corporation Signal conditioning circuit for L/R VDT sensors
FR2604260B1 (fr) 1986-09-19 1988-12-30 Draxy Sarl Testeur de circuits electroniques
US4730318A (en) 1986-11-24 1988-03-08 International Business Machines Corporation Modular organized storage tester
US5247246A (en) * 1987-04-17 1993-09-21 Everett Charles Technologies, Inc. Testing of integrated circuit devices on loaded printed circuit boards
JP2839547B2 (ja) * 1989-05-02 1998-12-16 株式会社東芝 半導体集積回路装置
US5321700A (en) 1989-10-11 1994-06-14 Teradyne, Inc. High speed timing generator
DE69100176T2 (de) 1991-11-11 1993-10-28 Hewlett Packard Gmbh Impulsformerschaltung.
JPH06188700A (ja) * 1992-12-18 1994-07-08 Hitachi Ltd 可変遅延回路の校正方式
JP3516963B2 (ja) * 1993-03-12 2004-04-05 株式会社東芝 メモリアクセス制御装置
JPH07218590A (ja) * 1994-02-09 1995-08-18 Toshiba Corp 半導体試験装置
JP2725615B2 (ja) * 1994-10-31 1998-03-11 日本電気株式会社 集積回路試験装置
US5572160A (en) * 1994-12-01 1996-11-05 Teradyne, Inc. Architecture for RF signal automatic test equipment
US5712858A (en) 1995-04-11 1998-01-27 Digital Equipment Corporation Test methodology for exceeding tester pin count for an asic device
US5694399A (en) * 1996-04-10 1997-12-02 Xilinix, Inc. Processing unit for generating signals for communication with a test access port
IE960908A1 (en) * 1996-04-18 1997-10-22 Motorola Inc Method for high-speed testing a semiconductor device
US5689515A (en) * 1996-04-26 1997-11-18 Teradyne, Inc. High speed serial data pin for automatic test equipment
US5794175A (en) 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566823A2 (en) * 1992-04-21 1993-10-27 Hewlett-Packard Company Tester calibration procedure which includes fixturing

Also Published As

Publication number Publication date
WO2000025144A1 (en) 2000-05-04
JP4708566B2 (ja) 2011-06-22
DE69904854D1 (de) 2003-02-13
DE69904854T2 (de) 2003-11-20
US6275962B1 (en) 2001-08-14
EP1123514B1 (en) 2003-01-08
JP2002528726A (ja) 2002-09-03
KR20010080184A (ko) 2001-08-22
EP1123514A1 (en) 2001-08-16
TW523605B (en) 2003-03-11

Similar Documents

Publication Publication Date Title
KR100649648B1 (ko) 자동 테스트 장치용 원격 테스트 모듈
KR100794080B1 (ko) 집적 회로 웨이퍼 테스터의 타이밍을 보정하기 위한 시스템
US6298465B1 (en) Skew calibration means and a method of skew calibration
US7036062B2 (en) Single board DFT integrated circuit tester
JP2019082482A (ja) 較正装置
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
WO2005109017A2 (en) System and method for testing integrated circuits
US20060282735A1 (en) Fasttest module
KR101088203B1 (ko) 반도체 시험 장치
KR100711077B1 (ko) 전송경로손실보상을 갖는 구동기
US6812727B2 (en) Semiconductor integrated circuit device and testing method thereof
US20070186131A1 (en) Low cost imbedded load board diagnostic test fixture
KR20070070245A (ko) 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치
JPH08507610A (ja) プリング抵抗を備える接続部をテストする装置
JP4846134B2 (ja) 試験装置、及びキャリブレーション方法
US20030016041A1 (en) Method and apparatus for testing semiconductor integrated circuit, and semiconductor integrated circuit manufactured thereby
KR20220169901A (ko) Ic소켓 검사용 다중채널 측정 시스템 및 그 다중채널 측정방법
Hafed et al. A high-throughput 5 Gbps timing and jitter test module featuring localized processing
JPH028758A (ja) 遅延時間測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 13