TWI569028B - 除錯系統 - Google Patents

除錯系統 Download PDF

Info

Publication number
TWI569028B
TWI569028B TW104113874A TW104113874A TWI569028B TW I569028 B TWI569028 B TW I569028B TW 104113874 A TW104113874 A TW 104113874A TW 104113874 A TW104113874 A TW 104113874A TW I569028 B TWI569028 B TW I569028B
Authority
TW
Taiwan
Prior art keywords
debug
coupler
conductive paths
subsystem
test
Prior art date
Application number
TW104113874A
Other languages
English (en)
Other versions
TW201610452A (zh
Inventor
托德Ｋ 佩洛夫
伊恩 哈里森
Original Assignee
塞拉有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 塞拉有限公司 filed Critical 塞拉有限公司
Publication of TW201610452A publication Critical patent/TW201610452A/zh
Application granted granted Critical
Publication of TWI569028B publication Critical patent/TWI569028B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

除錯系統
【相關申請案】
本申請案主張2014年5月2日提交並且名稱為「用於自動化測試之系統及方法(SYSTEM AND METHOD FOR AUTOMATED TESTING)」之美國臨時申請案61/987,741的權益。
本揭露係關於自動化除錯裝備，並且，更具體而言，係關於為待測設備(DUT)之大量測試點監測信號的自動化除錯裝備。
自動化測試裝備系統可用於測試各種電子部件，該等各種電子部件常常被稱為DUT。此類系統可使此類部件之測試自動化，其中部件可以經受呈某種形式之邏輯方式的一連串不同測試。另外，此類系統可提供進一步之自動化等級，其中正被測試之部件可經受自動化測試程序，其中在DUT之各種測試點進行量測。此外，可提供額外之自動化，其中DUT被自動換出(在測試程序完成後)並且替換為尚待測試之部件。
在一實行方案中，一種用於除錯在自動化測 試平台上使用之自動化測試方法的除錯系統包括除錯子系統。除錯耦合器電氣耦合至除錯子系統，並且經配置以可釋放地電氣耦合至自動化測試平台的測試頭。
可包括以下特徵中之一或多個。除錯耦合器亦可經配置以可釋放地電氣耦合至經配置以接收一或多個待測設備的適配器板。除錯耦合器亦可經配置以可釋放地電氣耦合至待測設備。除錯子系統可包括用於允許在除錯系統與自動化測試平台之間通訊的介面。除錯子系統可包括經配置以將一或多個信號施加至除錯耦合器中之一或多條導電路徑的信號產生器。除錯子系統可包括用於將信號產生器選擇性地耦合至除錯耦合器中之一或多條導電路徑的矩陣開關。由信號產生器施加至除錯耦合器中之一或多條導電路徑的一或多個信號，可包括以下各者中之一或多者：AC波形；DC波形；正弦波形；矩形波形；鋸齒波形；三角波形；斜坡波形；DC脈衝波形；複合波形；以及任意波形。除錯子系統可包括經配置以監測呈現在除錯耦合器中之一或多條導電路徑上之信號的監測子系統。除錯子系統可包括用於將監測子系統選擇性地耦合至除錯耦合器中之一或多條導電路徑的矩陣開關。監測子系統可包括一或多個示波器，該一或多個示波器包括一或多個通道。
在另一實行方案中，一種用於除錯在自動化測試平台上使用之自動化測試方法的除錯系統包括除錯子系統。除錯耦合器電氣耦合至除錯子系統，並且經配置以可釋放地電氣耦合至自動化測試平台的測試頭。除錯耦合 器亦經配置以可釋放地電氣耦合至經配置以接收一或多個待測設備的適配器板。
可包括以下特徵中之一或多個。除錯子系統可包括經配置以將一或多個信號施加至除錯耦合器中之一或多條導電路徑的信號產生器。除錯子系統可包括用於將信號產生器選擇性地耦合至除錯耦合器中之一或多條導電路徑的矩陣開關。除錯子系統可包括經配置以監測呈現在除錯耦合器中之一或多條導電路徑上之信號的監測子系統。除錯子系統可包括用於將監測子系統選擇性地耦合至除錯耦合器中之一或多條導電路徑的矩陣開關。
在另一實行方案中，一種用於除錯在自動化測試平台上使用之自動化測試方法的除錯系統包括除錯子系統。除錯耦合器電氣耦合至除錯子系統，並且經配置以可釋放地電氣耦合至自動化測試平台的測試頭。除錯耦合器亦經配置以可釋放地電氣耦合至以下各者中之一或多者：經配置以接收一或多個待測設備之適配器板，以及待測設備。
可包括以下特徵中之一或多個。除錯子系統可包括用於允許在除錯系統與自動化測試平台之間通訊的介面。除錯子系統可包括經配置以將一或多個信號施加至除錯耦合器中之一或多條導電路徑的信號產生器。由信號產生器施加至除錯耦合器中之一或多條導電路徑的一或多個信號，可包括以下各者中之一或多者：AC波形；DC波形；正弦波形；矩形波形；鋸齒波形；三角波形；斜坡波 形；DC脈衝波形；複合波形；以及任意波形。除錯子系統可包括經配置以監測呈現在除錯耦合器中之一或多條導電路徑上之信號的監測子系統。
以下附圖以及說明書中描述一或多個實行方案之細節。其他特徵以及優點將藉由說明書、圖式以及申請專利範圍而變得顯而易見。
10‧‧‧自動化測試平台
12‧‧‧CPU子系統
14‧‧‧測試頭
16‧‧‧互連平台
18‧‧‧自動化測試方法
20‧‧‧儲存設備
22‧‧‧網路
24‧‧‧遠端電腦
26‧‧‧適配器板
28‧‧‧待測設備
30‧‧‧待測設備
32‧‧‧待測設備
100‧‧‧除錯系統
102‧‧‧除錯耦合器
104‧‧‧除錯子系統
150‧‧‧CPU子系統
152‧‧‧除錯方法
154‧‧‧儲存設備
156‧‧‧介面
158‧‧‧監測子系統
160‧‧‧信號產生器
162‧‧‧矩陣開關
164‧‧‧耦合器介面
166‧‧‧控制信號
168‧‧‧控制信號
200‧‧‧步驟
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟
214‧‧‧步驟
216‧‧‧步驟
218‧‧‧步驟
250‧‧‧步驟
252‧‧‧步驟
254‧‧‧步驟
256‧‧‧步驟
258‧‧‧步驟
260‧‧‧步驟
262‧‧‧步驟
264‧‧‧步驟
266‧‧‧步驟
268‧‧‧步驟
270‧‧‧步驟
272‧‧‧步驟
300‧‧‧步驟
302‧‧‧步驟
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
310‧‧‧步驟
312‧‧‧步驟
350‧‧‧暫時對準之信號
352‧‧‧暫時同步之報告
354‧‧‧同步信號
圖1是自動化測試平台的示意圖；圖2是包括除錯系統之圖1之自動化測試平台的示意圖；圖3是圖2之除錯系統的詳細示意圖；圖4是由圖3之除錯系統執行之除錯方法之一實行方案的方法圖；圖5是由圖3之除錯系統執行之除錯方法之另一實行方案的方法圖；圖6是由圖3之除錯系統執行之除錯方法之另一實行方案的方法圖；以及圖7是由圖3之除錯系統產生之報告的示意圖。
各種圖式中類似之元件符號表示類似元件。
系統概況：
參考圖1，顯示自動化測試平台10。自動化測試平台10之實例可包括但不限於自動化待測設備(DUT) 之驗證以及確效的系統。如上文所討論，自動化測試裝備系統(例如，自動化測試平台10)可用於以自動化方式測試各種電子部件。通常，待測設備經受一連串不同測試，其中測試程序以邏輯方式自動化。舉例而言，在電力供應之測試期間，電力供應可能經受變化之電壓位準以及變化之電壓頻率。此外，在雜訊消除電路之測試期間，此類電路可能經受雜訊之變化之位準以及頻率，以確認電路之滿意效能。
自動化測試平台10可包括一或多個中央處理單元(例如，CPU子系統12)以及一或多個測試頭(例如，測試頭14)，該一或多個中央處理單元以及一或多個測試頭可經由互連平台16(例如，PCIe匯流排或USB匯流排)耦合在一起。若互連平台16配置為PCIe匯流排，則互連平台16可允許測試頭14以及CPU子系統12使用PCIe通訊標準經由互連平台16通訊。如本發明所屬技術領域中所公知的，PCIe(高速周邊組件互連)是經設計以替換舊的匯流排系統(例如，PCI，PCI-X，以及AGP)之高速串列電腦擴展匯流排標準。經由PCIe之使用，可達成更高之最大系統匯流排通量。其他有益效果可包括更低之輸入/輸出插針數目、更小之實體覆蓋區、用於匯流排設備之更佳效能定標、更詳細之錯誤偵測以及報告機制、以及本機之隨插即用(plug-n-play)功能。若互連平台16配置為USB匯流排，則互連平台16可允許測試頭14以及CPU子系統12利用USB通訊標準經由互連平台16通訊。如本發明所屬技術 領域中所公知的，通用串列匯流排(USB)是界定用於電腦與各種電子設備/部件之間的連接、通訊以及電力供應的匯流排中使用之電纜、連接器以及通訊協定的業屆標準。
CPU子系統12之實例可包括但不限於個人電腦、伺服器電腦、一系列伺服器電腦、小型電腦或單板電腦。CPU子系統12可執行一或多個作業系統，例如，一或多個作業系統之實例可包括但不限於：Microsoft Windows Servertm，Redhat Linuxtm，Unix，或定製之作業系統。
儘管在本特定實例中，自動化測試平台10顯示為包括三個CPU子系統，惟此僅出於說明之目的且非欲意限制本揭露，因為其他配置是可能的。舉例而言，自動化測試平台10中所利用之CPU子系統之數目可取決於自動化測試平台10之預計載入而增加或減少。
CPU子系統12可執行一或多個自動化測試程式(例如，自動化測試方法18)，其中自動化測試方法18可經配置以使各種待測設備之測試自動化。經由自動化測試方法18之使用，自動化測試平台10之管理者(未圖示)可界定並執行各種待測設備的測試程序/常式(routine)。
自動化測試方法18之可儲存在耦合至/包括在CPU子系統12中之儲存設備20上的指令集以及子常式，可由包括在CPU子系統12中之一或多個處理器(未圖示)以及一或多個記憶體架構(未圖示)來執行。儲存設備20可包括但不限於：硬盤驅動器；磁帶驅動器；光學驅動器； RAID設備；隨機存取記憶體(RAM)；唯讀記憶體(ROM)；以及所有形式之快閃記憶體儲存設備。
CPU子系統12可連接至一或多個網路(例如，網路22)，該一或多個網路之實例可包括但不限於例如區域網路、廣域網路、內部網路或網際網路。因此，CPU子系統12可經由網路22受到管理及/或控制。因而，管理者(未圖示)可使用耦合至網路22之遠端電腦(例如，遠端電腦24)，以經由自動化測試方法18來界定及/或管理各種測試程序及/或常式。
自動化測試平台10可經配置以與適配器板26一起工作，其中適配器板26可經配置以使測試頭14(此測試頭可為通用測試頭)適應特定類型之待測設備。舉例而言，測試頭14可為經配置以提供信號至待測設備及/或自待測設備讀取信號的通用連接器總成。具體而言，自動化測試平台10及/或自動化測試方法18可經配置以，例如，在此等程序期間，提供一或多個信號至待測設備以及讀取呈現在待測設備之各種測試點的信號。
在本特定實例中，適配器板26顯示為經配置以容納複數個待測設備，亦即，待測設備28、待測設備30、待測設備32(表示待測設備1至待測設備n)。然而，此僅出於說明之目的。舉例而言，待測設備之數目可取決於適配器板26、自動化測試平台10及/或自動化測試方法18之設計準則而增加或減少。或者，測試頭14可經配置以不與適配器板26一起工作，其中測試頭14可經配置以允許 單個待測設備(例如，待測設備28)直接插入/耦合至測試頭14。
亦參考圖2，顯示與自動化測試平台10一起使用之除錯系統100。如上文所討論，自動化測試平台10中之CPU子系統12可執行一或多個自動化測試程式(例如，自動化測試方法18)，其中自動化測試方法18可經配置以使各種待測設備之測試自動化。當設計此類自動化測試程式(例如，自動化測試方法18)時，此等測試程式(例如，自動化測試方法18)在實際使用之前常常需要除錯及/或驗證。
儘管以下實例以及討論將除錯系統100視為經設計以與自動化測試平台10結合工作的獨立系統，此僅出於說明之目的並且並非旨在限制本案，因為其他配置是可能的。舉例而言，除錯系統100中之一些或全部可併入及/或包括在自動化測試平台10中。舉例而言，自動化測試平台10可經配置以包括一或多個信號監測系統以監測呈現在例如待測設備28、待測設備30、待測設備32中的信號。另外/或者，自動化測試平台10可經配置以包括一或多個信號產生系統以提供信號至，例如，待測設備28、待測設備30、待測設備32。因此，包括在自動化測試平台10中之此等信號監測系統及/或信號產生系統可由除錯系統100利用，以便實現除錯系統100之功能中的一些或全部。
在除錯系統100之本特定實施例中，除錯系 統100顯示為包括除錯耦合器102以及除錯子系統104。除錯耦合器102可經配置以可釋放地電氣耦合至測試頭14。此外，除錯耦合器102亦可經配置以可釋放地電氣耦合至適配器板26。因此，如圖2所示，除錯耦合器102可經配置以定位在測試頭14與適配器板26之間，因此允許由自動化測試平台10/自動化測試方法18施加至(或讀取自)適配器板26的任何信號穿過除錯耦合器102。
如上文所討論，測試頭14可經配置以不與適配器板26一起工作，其中測試頭14可經配置以允許單個待測設備(例如，待測設備28)直接插入/耦合至測試頭14。因此，在此類實施例中，除錯耦合器102可經配置以可釋放地電氣耦合至測試頭14，並且可釋放地電氣耦合至待測設備(例如，待測設備28)。因此，除錯耦合器102可經配置以定位在測試頭14與待測設備(例如，待測設備28)之間，因此允許由自動化測試平台10/自動化測試方法18施加至(或讀取自)待測設備(例如，待測設備28)的任何信號穿過除錯耦合器102。
亦參考圖3，顯示除錯系統100的細部圖。具體而言，除錯子系統104顯示為包括一或多個中央處理單元(例如，CPU子系統150)。CPU子系統150之實例可包括但不限於個人電腦、伺服器電腦、一系列伺服器電腦、小型電腦或單板電腦。CPU子系統12可執行一或多個作業系統，例如，一或多個作業系統之實例可包括但不限於：Microsoft Windows Servertm，Red hat Linuxtm，Unix，或定 製之作業系統。
儘管在本特定實例中，除錯系統100之除錯子系統104顯示為包括三個CPU子系統，此僅出於說明之目的並且並非旨在限制本案，因為其他配置是可能的。舉例而言，利用除錯系統100之除錯子系統104中之CPU子系統之數目可取決於除錯系統100之預計載入而增加或減少。
CPU子系統150可執行一或多個除錯程式(例如，除錯方法152)，其中除錯程式經配置以與自動化測試程式(例如，自動化測試方法18)一起工作/交互。除錯方法152可經配置以使自動化測試程式(例如，自動化測試方法18)的除錯自動化。經由除錯方法152之使用，自動化測試平台10之管理者(未圖示)可(例如，使用遠端電腦24)界定並且執行用於自動化測試程式(例如，自動化測試方法18)的除錯程序/常式(例如，除錯方法152)。
除錯方法152之可儲存在耦合至/包括在CPU子系統150中之儲存設備154上的指令集以及子常式，可由包括在CPU子系統150中之一或多個處理器(未圖示)以及一或多個記憶體架構(未圖示)來執行。儲存設備154可包括但不限於：硬盤驅動器；磁帶驅動器；光學驅動器；RAID設備；隨機存取記憶體(RAM)；唯讀記憶體(ROM)；以及所有形式之快閃記憶體儲存設備。
CPU子系統150可連接(直接或間接)至一或多個網路(例如，網路22)，該一或多個網路之實例可包括 但不限於例如區域網路、廣域網路、內部網路或網際網路。因此，CPU子系統12可經由網路22受到管理及/或控制。因此，管理者(未圖示)可使用耦合至網路22之遠端電腦(例如，遠端電腦24)，以經由除錯方法152來界定及/或管理各種除錯程序及/或常式。
如上文所討論，自動化測試平台10之各種部件可經由互連平台16(例如，PCIe匯流排或USB匯流排)耦合在一起。因此，除錯子系統104可包括介面156，以用於介接自動化測試平台10與除錯系統100。
除錯系統100之除錯子系統104可包括為除錯系統100提供各種等級之功能的各種系統/子系統/部件。除錯系統100之除錯子系統104可包括監測子系統158以及信號產生器160，該監測子系統158以及該信號產生器160可耦合至矩陣開關162。矩陣開關162之輸出可提供至耦合器介面164，該耦合器介面164可經配置以介接除錯子系統104與除錯耦合器102。儘管監測子系統158、信號產生器160以及矩陣開關162顯示為包括在除錯系統100之除錯子系統104中，此僅出於說明之目的並且並非旨在限制本案，因為其他之配置是可能的，並且視為落入本案之範疇。舉例而言，監測子系統158、信號產生器160以及矩陣開關162中之一或多個可包括在除錯耦合器102中。
如上文所討論，除錯耦合器102可經配置以定位在測試頭14與適配器板26/待測設備28之間，因此 允許由自動化測試平台10/自動化測試方法18施加至(或讀取自)適配器板26/待測設備28之任何信號穿過除錯耦合器102。因此，經由監測子系統158及矩陣開關162之使用，施加至(或讀取自)適配器板26/待測設備28之信號中的任何信號可由除錯系統100監測。
僅出於說明之目的，假設監測子系統158包括多通道類比或數位示波器。一個此類實例可包括四通道類比示波器，該示波器不但能夠同時監測上述信號中之四個而且具有用於觸發(亦即，同步)信號的輸入。其他實例可包括但不限於邏輯分析儀、數位萬用表、資料擷取系統以及波形數化器。此外，假設除錯耦合器102包括，例如，九十六條導電路徑，用於將來自測試頭14之信號按路徑發送至適配器板26/待測設備28。因此，在此類配置中，矩陣開關162可為四乘九十六式矩陣開關，其能夠將四個示波器通道中之任何一個耦合至除錯耦合器102內之九十六條導電路徑中的任何一條，因此允許監測呈現在除錯耦合器102之九十六條導電路徑上之九十六個信號中的任何一個。因此，藉由恰當地配置矩陣開關162(其可由CPU子系統150/除錯方法152控制/配置)，除錯耦合器102中之九十六條導電路徑中之任何四條可經由監測子系統158由除錯系統100同時監測，因此指示由自動化測試平台10施加至(或讀取自)適配器板26/待測設備28之信號的類型、振幅以及品質。因此，如下文將更詳細討論，除錯系統100可允許自動化測試平台10之使用者確認自動化測試平台 10以及上述自動化測試程式(例如，自動化測試方法18)的正確操作。
如上文所討論，除錯系統100之除錯子系統104亦可包括信號產生器160，該信號產生器160亦可耦合至矩陣開關162。不同於監測呈現在(本實例中)除錯耦合器102中之九十六條導電路徑中之任意四條上之信號的監測子系統158，信號產生器160可經配置以將一或多個信號施加至除錯耦合器102中之九十六條導電路徑中之任何一條。出於說明之目的，假設信號產生器160亦是四通道信號產生器，能夠產生可施加至(本實例中)除錯耦合器102中之九十六條導電路徑的四個獨立相異波形。因此，在信號產生器160包括在除錯子系統104中的此類配置中，矩陣開關162可為八乘九十六式矩陣開關，其中(八個輸入中之)第一組四個輸入可由監測子系統158利用，並且(八個輸入中之)第二組四個輸入可由信號產生器160利用。因此，與矩陣開關162組合之信號產生器160可能能夠將信號產生器160之四個通道中之任何一個耦合至除錯耦合器102中之九十六條導電路徑中之任何一條。可施加至除錯耦合器102中之導電路徑之波形之類型的實例可包括但不限於AC波形、DC波形、正弦波、矩形波、鋸齒波形、三角波形、斜坡波形、DC脈衝波形、複合波形、任意波形以及脈衝函數。
因此，經由信號產生器160之應用，除錯系統100可經配置以甚至在待測設備尚不可用於測試之情況 下模擬待測設備。具體而言，經由與待測設備相關聯之設計規範及/或電腦模擬之使用，除錯系統100可(經由CPU子系統150/除錯方法152)經配置/程式化以便甚至在實體待測設備可用於測試之前模擬待測設備，使得自動化測試方法18可得以除錯。
舉例而言，若尚未發佈之待測設備之設計規範及/或電腦模擬指示，每當(例如)二進制曲線呈現在除錯耦合器102之導電路徑五十六上時，待測設備(可用時)可(例如)在除錯耦合器102之導電路徑五十七上產生三伏正弦曲線，CPU子系統150/除錯方法152可，例如，經程式化/經配置以(經由監測子系統158)監測呈現在除錯耦合器102之導電路徑五十六上的信號，並且每當二進制曲線呈現在除錯耦合器102之導電路徑五十六上時，(經由信號產生器160)在除錯耦合器102之導電路徑五十七上提供三伏正弦曲線。因此，除錯系統100可允許，在待測設備實際可用於自動化測試方法18之自動化測試之前，自動化測試方法18之除錯。因此，經由除錯系統100之使用，可縮短超前時間，由於自動化測試方法18可在經設計以用於自動化測試方法18之待測設備之可用性之前由除錯系統100除錯，因此允許待測設備在可用後(由於自動化測試方法18先前得以除錯)之更快自動化測試。
除錯方法
如上文所討論，除錯方法152可經配置以使自動化測試程式(例如，自動化測試方法18)的除錯自動 化。經由除錯方法152之使用，自動化測試平台10之管理者(未圖示)可(例如，使用遠端電腦24)界定並且執行用於自動化測試程式(例如，自動化測試方法18)的除錯程序/常式(例如，除錯方法152)。
如上文所討論，除錯耦合器102包括複數條導電路徑，用於將來自測試頭14之信號按路徑發送至適配器板26/待測設備28。為了以下討論，假設除錯耦合器102包括九十六條導電路徑，用於將來自測試頭14之信號按路徑發送至適配器板26/待測設備28。為了以下討論，亦假設監測子系統158是能夠同時監測呈現在除錯耦合器102中之四條導電路徑上之信號的四通道設備。
亦參考圖4，除錯方法152可將監測子系統158電氣耦合200至除錯耦合器102中之第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)。如上文所討論，除錯耦合器102可經配置以可釋放地電氣耦合至自動化測試平台10的測試頭14。
當將監測子系統158電氣耦合200至除錯耦合器102中之第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)時，除錯方法152可將第一套控制信號(例如，控制信號166)提供202給耦合至監測子系統158的矩陣開關162。控制信號166可調整矩陣開關162以允許導電路徑1-4的監測。
在自動化測試平台10上執行自動化測試方法18的至少一部分時，除錯方法152可監測204呈現在第 一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)上的第一組信號。舉例而言，自動化測試方法18之一部分或全部可在自動化測試平台10上執行，並且，在此執行期間，除錯方法152可監測204呈現在除錯耦合器102之導電路徑1-4上的信號。
一旦自動化測試方法18(或其一部分)已得以執行並且除錯方法152已監測204呈現在除錯耦合器102之導電路徑1-4上的信號，除錯方法152可將監測子系統158電氣耦合206至除錯耦合器102中之第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)。
當將監測子系統158電氣耦合206至除錯耦合器102中之第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)時，除錯方法152可將第二套控制信號(例如，控制信號168)提供208給耦合至監測子系統158的矩陣開關162。控制信號168可調整矩陣開關162以允許導電路徑5-8的監測。
在自動化測試平台上執行自動化測試方法的至少一部分時，除錯方法152可監測210呈現在第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)上的第二組信號。舉例而言，自動化測試方法18之一部分或全部可在自動化測試平台10上執行，並且，在此執行期間，除錯方法152可監測210呈現在除錯耦合器102之導電路徑5-8上的信號。
若重複上述方法(本實例中)額外22次，則呈 現在(包括在除錯耦合器102中之上述九十六條導電路徑中的)其餘八十八條導電路徑上的信號可得以監測，每次四條導電路徑。
如上文所討論，經由信號產生器160之使用，除錯系統100可經配置以甚至在待測設備尚不可用於測試之情況下模擬待測設備。因此，在期望/要求此類模擬之事件中，當監測子系統158電氣耦合200至第一組導電路(例如，上文所討論之九十六條導電路徑中的導電路徑1-4)時，除錯方法152可將信號產生器160電氣耦合212至除錯耦合器102中之第三組導電路徑(例如，上文所討論之九十六條路徑中的一或多條)。在監測204呈現在第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)上的第一組信號時，除錯方法152可隨後將來自信號產生器160之第三組信號提供214給第三組導電路徑(例如，上文所討論之九十六條路徑中的一或多條)。除錯方法152可提供214此第三組信號，以便在一個待測設備可用之情況下模擬可能由待測設備產生之信號的類型。
一旦自動化測試方法18(或其一部分)已得以執行並且除錯方法152已監測204呈現在除錯耦合器102之導電路徑1-4上的信號，在將監測子系統158電氣耦合206至第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)時，除錯方法152可將信號產生器160電氣耦合216至除錯耦合器102中之第四組導電路徑(例如，上文所討論之九十六條路徑中的一或多條)。在監測 210呈現在第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)上的第二組信號時，除錯方法152可隨後將來自信號產生器160之第四組信號提供218給第四組導電路徑(例如，上文所討論之九十六條路徑中的一或多條)。除錯方法152可提供218此第四組信號，以便在一個待測設備可用之情況下模擬可能由待測設備產生之信號的類型。
亦參考圖5，若在待測設備之測試期間發生瞬變現象(諸如，過電壓情形)，則待測設備可能會損毀。更關注的是，待測設備並未損毀而僅僅損壞。因此，由於並未損毀，待測設備可能會通過自動化測試方法18管理之任何合格/失敗測試。然而，由於待測設備損壞，待測設備之耐久性及/或可靠性可能被危及。可證明，此類情形給任務關鍵設備(諸如，防鎖系統控制器)帶來很大問題。
因此，除錯方法152可為除錯耦合器102中之第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)限定250第一組瞬態值。此第一組瞬態值可為第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)限定第一組不超過值。
假設在本實例中，此等瞬態值是超過六伏直流之電壓位準，其中已知超過六伏直流之值可損壞待測設備，然而在此範圍以下之值不會造成任何損壞。因此，當除錯自動化測試方法18時，除錯方法152可監測呈現在除錯耦合器102中之導電路徑上之信號的振幅，以便確定它 們是否超過六伏直流之瞬態值。儘管在本實例中，所有導電路徑被限定為具有相同瞬態值，此僅出於說明之目的並且並非旨在限制本案，因為其他配置是可能的。舉例而言，除錯耦合器102中之每一導電路徑可具有由除錯方法152限定250之獨特瞬態值。
除錯方法152可將監測子系統158電氣耦合252至除錯耦合器102中之第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)。當將監測子系統158電氣耦合252至第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)時，除錯方法152可將第一套控制信號(例如，控制信號166)提供254給耦合至監測子系統158的矩陣開關162。控制信號166可調整矩陣開關162以允許導電路徑1-4的監測。
在自動化測試平台10上執行自動化測試方法18之至少一部分以確定第一組信號中之任何一個是否超過第一組瞬態值中之任何一個時，除錯方法152可監測256呈現在第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)上的第一組信號。舉例而言，自動化測試方法18之一部分或全部可在自動化測試平台10上執行，並且，在此執行期間，除錯方法152可監測256呈現在除錯耦合器102之導電路徑1-4上的信號，以確定第一組信號中之任何一個是否超過例如，6伏直流。
如上文所討論，儘管所有導電路徑被限定為具有相同瞬態值(例如，6伏直流)，此僅出於說明之目的， 因為除錯耦合器102中之每條導電路徑可具有由除錯方法152限定250之獨特瞬態值。
除錯方法152可為除錯耦合器102中之第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)限定258第二組瞬態值。此第二組瞬態值可為第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)限定第二組不超過值。
在本說明性實例中，假設上文所討論之九十六路徑中之導電路徑5-8的瞬態值由除錯方法152再次限定258為6伏直流。
除錯方法152可將監測子系統158電氣耦合260至除錯耦合器102中之第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)。當將監測子系統158電氣耦合260至第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)時，除錯方法152可將第二套控制信號(例如，控制信號168)提供262給耦合至監測子系統158的矩陣開關162。控制信號168可調整矩陣開關162以允許導電路徑5-8的監測。
在自動化測試平台10上執行自動化測試方法18之至少一部分以確定第二組信號之任何一個是否超過第二套瞬態值中之任何一個時，除錯方法152可監測264呈現在第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)上的第二組信號。舉例而言，自動化測試方法18之一部分或全部可在自動化測試平台10上執 行，並且，在此執行期間，除錯方法152可監測264呈現在除錯耦合器102之導電路徑5-8上的信號，以確定第二組信號中之任何一個是否超過例如，6伏直流。
如上文所討論，經由信號產生器160之使用，除錯系統100可經配置以甚至在待測設備尚不可用於測試之情況下模擬待測設備。因此，在期望/要求此類模擬之事件中，當將監測子系統158電氣耦合252至第一組導電路徑(例如，上文所討論之九十六條導電路徑中的導電路徑1-4)時，除錯方法152可將信號產生器160電氣耦合266至除錯耦合器102中之第三組導電路徑(例如，上文所討論之九十六條路徑中的一或多條)。當監測256呈現在第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)上的第一組信號，以便確定第一組信號中之任何一個是否超過，例如，6伏直流時，除錯方法152可隨後將來自信號產生器160之第三組信號提供268給第三組導電路徑(例如，上文所討論之九十六條路徑中的一或多條)。除錯方法152可提供268此第三組信號，以便在一個待測設備可用之情況下模擬可能由待測設備產生之信號的類型。
一旦自動化測試方法18(或其一部分)已得以執行並且除錯方法152已監測256呈現在除錯耦合器102之導電路徑1-4上的信號，在將監測子系統158電氣耦合260至第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)時，除錯方法152可將信號產生器160電氣耦合270至除錯耦合器102中之第四組導電路徑(例 如，上文所討論之九十六條路徑中的一或多條)。在監測264呈現在第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)上的第二組信號，以便確定第二組信號中之任何一個是否超過，例如，6伏直流時，除錯方法152可隨後將來自信號產生器160之第四組信號提供272給第四組導電路徑(例如，上文所討論之九十六條路徑中的一或多條)。除錯方法152可提供272此第四組信號，以便在一個待測設備可用之情況下模擬可能由待測設備產生之信號的類型。
如上文所討論，結合自動化測試方法18之除錯方法152可系統地且順序地監測呈現在除錯耦合器102中之導電路徑上的各種信號。因此，除錯方法10可經配置以允許暫時對準之報告的產生，儘管事實上呈現在導電路徑上之信號位準並非同時被監測，而是，例如，在二十四個離散之監測時段內一次監測四個信號。
亦參考圖6，在自動化測試平台10上執行自動化測試方法18之至少一部分時，除錯方法152可監測300呈現在除錯耦合器102中之第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)上的第一組信號，並且在自動化測試平台10上執行自動化測試方法18之至少一部分時，可監測302呈現在第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)上的第二組信號。如上文所討論，可重複此等監測方法(本實例中)額外22次，使得呈現在(包括在除錯耦合器102中之上述 九十六條導電路徑中的)其餘八十八條導電路徑上的信號可由除錯方法152監測。
亦參考圖7並且延續上文所陳述之實例，在上文所陳述之實例中，監測300(例如，上文所討論之九十六條路徑中的)導電路徑1-4上之第一組信號，並且監測302(例如，上文所討論之九十六條路徑中的)導電路徑4-8上之第二組信號，除錯方法152可暫時對準304(來自導電路徑1-4的)第一組信號以及(來自導電路徑5-8的)第二組信號，因此限定一組暫時對準之信號(例如，暫時對準之信號350)，其中除錯方法152可產生306暫時同步之報告352，該暫時同步之報告352包括一組暫時對準之信號(例如，暫時對準之信號350)。
當監測300呈現在第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)上的第一組信號以及監測302呈現在第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)上的第二組信號時，除錯方法152可在監測300呈現在第一組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑1-4)上的第一組信號時，監測308同步信號354，並且可在監測302呈現在第二組導電路徑(例如，上文所討論之九十六條路徑中的導電路徑5-8)上的第二組信號時，監測310同步信號354。
當暫時對準304(來自導電路徑1-4的)第一組信號以及(來自導電路徑5-8的)第二組信號時，除錯方法152可基於，至少部分地基於，同步信號354，來暫時對準 第一組信號以及第二組信號。同步信號354可由包括在除錯系統100中之信號產生器160產生。或者，同步信號354可為獲取自包括在除錯耦合器102中之導電路徑的信號(例如，時脈信號)。
總述：
如熟習此項技術者所理解，本案可實施為方法、系統、或電腦程式產品。因此，本案可採取完全硬體實施例、完全軟體實施例(包括韌體、常駐軟體、微碼，等等)或組合軟體以及硬體態樣之實施例之形式，該等態樣之全部在本文中通常可稱為「電路」、「模組」或「系統」。此外，本案可採取電腦可用儲存媒體上之電腦程式產品的形式，該電腦可用儲存媒體中實施有電腦可用程式碼。
可利用任何合適之電腦可用或電腦可讀媒體。電腦可用或電腦可讀媒體可為，例如但不限於，電子、磁性、光學、電磁、紅外線、或半導體系統、裝置、設備或傳播媒體。電腦可讀媒體之更多具體實例(不完全列表)可包括以下各者：具有一或多條線之電連接、可攜式電腦磁盤、硬盤、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可抹除可程式化唯讀記憶體(EPROM或快閃記憶體)、光纖、可攜式光盤唯讀記憶體(CD-ROM)、光學儲存設備、諸如支持網際網路或內部網路之傳輸媒體、或磁性儲存設備。電腦可用或電腦可讀媒體亦可為上面適合列印程式之紙張或另一合適媒體，因為程式可以經由，例如，光學掃描紙張或其他媒體來以電子方式捕獲，隨後編譯，解譯， 或換言之，必要時以適當之方式處理，並且隨後儲存在電腦記憶體中。在本文之上下文中，電腦可用或電腦可讀媒體可為可藉由指令執行系統、裝置或設備或結合指令執行系統、裝置或設備以含有、儲存、發送、傳播或傳輸程式以供使用的任何媒體。電腦可用媒體可包括實施有電腦可用程式碼之傳播資料信號，該電腦可用程式碼或在基帶內，或作為載波之部分。電腦可用程式碼可使用任何恰當之媒體來傳輸，包括但不限於網際網路、有線線路、光纖電纜、射頻(RF)，等等。
用於執行本案之操作之電腦程式碼可以物件導向程式語言來編寫，例如Java、Smalltalk、C++或相似之物件導向程式語言。然而，用於執行本案之操作之電腦程式碼亦可以習知之程式化程式語言編寫，例如「C」程式語言或類似之程式語言。程式碼可完全地在使用者之電腦上執行，部分地在使用者之電腦上執行，作為獨立之軟體封裝，部分地在使用者之電腦上以及部分地在遠端電腦上或全部在遠端電腦或伺服器上。在後一種情形中，遠端電腦可經由區域網路/廣域網路/網際網路連接至使用者之電腦。
本案參考根據本案之實施例之方法、裝置(系統)以及電腦程式產品的方法圖說明及/或方塊圖來描述。將會理解，方法圖說明及/或方塊圖之每一方塊，以及方法圖說明及/或方塊圖中之組合方塊可由電腦程式指令來實現。此等電腦程式指令可提供至通用電腦/專用電腦/其他 可程式化之資料處理裝置的處理器，使得經由電腦或其他可程式化之資料處理裝置之處理器執行的指令，創建用於實施(一或多個)方法圖及/或方塊圖方塊中所指定之功能/行動的手段。
此等電腦程式指令亦可儲存在電腦可讀記憶體中，該電腦可讀記憶體可指導電腦或其他可程式化之資料處理裝置以特定之方式運行，使得儲存在電腦可讀記憶體中之指令產生一件產品，該產品包括實施(一或多個)方法圖及/或方塊圖方塊中所指定之功能/行動的指令方式。
電腦程式指令亦可載入至電腦或其他可程式化之資料處理裝置，以引起將在電腦或其他可程式化裝置上執行的一系列操作步驟，以便產生電腦實施之方法，使得在電腦或其他可程式化裝置上執行的指令提供用於實施(一或多個)方法圖及/或方塊圖方塊中所指定之功能/行動的步驟。
附圖中之方法圖以及方塊圖可說明根據本案之各種實施例的系統、方法、以及電腦程式產品之可能實行方案的架構、功能、以及操作。在此態樣，方法圖或方塊圖中之每一方塊可表示模組、段、或碼之部分，包含用於實施指定之邏輯功能的一或多個可執行指令。亦應注意，在一些替代實行方案中，方塊中指出之功能可能並不按附圖中指出之次序發生。舉例而言，連續顯示之兩個方塊可實質上同時執行，或方塊可能有時以相反之次序執行，此取決於所涉及之功能。亦應注意，方塊圖及/或方法 圖說明之每個方塊，以及方塊圖及/或方法圖說明中之方塊的組合，可由執行指定之功能或行動之基於硬體的專用系統、或專用硬體以及電腦指令的組合來實施。
本文所用之術語僅是出於描述特定實施例之目的，並且並非旨在限制本案。如本文所用，除非上下文清楚地另有指出，單數形式「一個/一種(a/an)」以及「所述(the)」旨在亦包括所述複數形式。亦將理解，術語「包含(comprises及/或comprising)」用於本說明書中時，規定陳述之特徵、整數、步驟、操作、元件及/或、部件之存在，但是並不排除一或多個其他特徵、整數、步驟、操作、元件、部件、及/或它們之群組的存在或添加。
在以下申請專利範圍中之對應結構、材料、行動、以及所有手段或步驟功能元件之等效物旨在包括用於執行功能之任何結構、材料或行動以及如特別主張之其他所主張之元件。本案之說明書出於說明以及描述之目的而呈現，但是並非旨在詳盡或將本案限制於所揭露之形式。在不脫離本揭露之範圍以及精神之前提下，對於普通熟習此項技術者而言，許多修改以及變化將是顯而易見的。選擇以及描述實施例是為了最佳地解釋本揭露以及實際應用之原理，並且使普通熟習此項技術者瞭解本揭露，並且瞭解為了滿足預期特定用途之要求，針對本揭露可以制定不同實施例以及做出不同修改。
已描述大量實行方案。如此以詳細方式且藉由參考實施例來進行描述之本申請案之揭露內容，將顯而 易見，可在不脫離隨附申請專利範圍所界定之本揭露之範圍的前提下進行修改以及變化。
10‧‧‧自動化測試平台
12‧‧‧CPU子系統
14‧‧‧測試頭
16‧‧‧互連平台
18‧‧‧自動化測試方法
20‧‧‧儲存設備
22‧‧‧網路
24‧‧‧遠端電腦
26‧‧‧適配器板
28‧‧‧待測設備
30‧‧‧待測設備
32‧‧‧待測設備

Claims (17)

  1. 一種用於除錯在自動化測試平台上使用之自動化測試方法的除錯系統，該除錯系統包含：除錯子系統；除錯耦合器，其電氣耦合至該除錯子系統並且經配置以電氣耦合至該自動化測試平台的測試頭，其中該除錯耦合器藉由該電氣耦合可從該測試頭釋放；以及信號產生器，經配置藉由將一或多個信號施加至該除錯耦合器中的一或多條導電路徑使用與待測設備相關的電腦模擬以模擬該待測設備。
  2. 如請求項1之除錯系統，其中該除錯耦合器進一步經配置以電氣耦合至經配置以接收一或多個待測設備的適配器板，其中該除錯耦合器藉由該電氣耦合可從該適配器板釋放。
  3. 如請求項1之除錯系統，其中該除錯耦合器進一步經配置以電氣耦合至該待測設備，其中該除錯耦合器藉由該電氣耦合可從該待測設備釋放。
  4. 如請求項1之除錯系統，其中該除錯子系統包括：介面，其用於允許在該除錯系統與該自動化測試平台之間通訊。
  5. 如請求項1之除錯系統，其中該除錯子系統包括：矩陣開關，其用於將該信號產生器選擇性地耦合至該除錯耦合器中的一或多條導電路徑。
  6. 如請求項1之除錯系統，其中由該信號產生器施加至該除錯耦合器中之該一或多條導電路徑的該一或多個信號包括以下之一或多者：AC波形；DC波形；正弦波；矩形波；鋸齒波形；三角波形；斜坡波形；DC脈衝波形；複合波形；以及任意波形。
  7. 如請求項1之除錯系統，其中該除錯子系統包括：監測子系統，其經配置以監測呈現在該除錯耦合器中之一或多條導電路徑上的該等信號。
  8. 如請求項7之除錯系統，其中該除錯子系統包括：矩陣開關，其用於將該監測子系統選擇性地耦合至該除錯耦合器中之該一或多條導電路徑。
  9. 如請求項7之除錯系統，其中該監測子系統包括：一或多個示波器，該一或多個示波器包括一或多個通道。
  10. 一種用於除錯在自動化測試平台上使用之自動化測試方法的除錯系統，該除錯系統包含： 除錯子系統；以及除錯耦合器，其電氣耦合至該除錯子系統並且經配置以電氣耦合至該自動化測試平台的測試頭，其中該除錯耦合器藉由該電氣耦合可從該測試頭釋放；其中該除錯耦合器進一步經配置以電氣耦合至經配置以接收一或多個待測設備的適配器板，其中該除錯耦合器藉由該電氣耦合可從該適配器板釋放；以及信號產生器，經配置藉由將一或多個信號施加至該除錯耦合器中的一或多條導電路徑使用與待測設備相關的電腦模擬以模擬該待測設備。
  11. 如請求項10之除錯系統，其中該除錯子系統包括：矩陣開關，其用於將該信號產生器選擇性地耦合至該除錯耦合器中之該一或多條導電路徑。
  12. 如請求項10之除錯系統，其中該除錯子系統包括：監測子系統，其經配置以監測呈現在該除錯耦合器中之一或多條導電路徑上的該等信號。
  13. 如請求項12之除錯系統，其中該除錯子系統包括：矩陣開關，其用於將該監測子系統選擇性地耦合至該除錯耦合器中之該一或多條導電路徑。
  14. 一種用於除錯在自動化測試平台上使用之自動化測試方法的除錯系統，該除錯系統包含：除錯子系統；除錯耦合器，其電氣耦合至該除錯子系統並且經 配置以電氣耦合至該自動化測試平台的測試頭，其中該除錯耦合器藉由該電氣耦合可從該測試頭釋放；其中該除錯耦合器進一步經配置以電氣耦合至以下之一或多者：經配置以接收一或多個待測設備的適配器板，以及待測設備，其中該除錯耦合器藉由該電氣耦合可從該適配器板及該待測設備中的一或多者釋放；以及信號產生器，經配置藉由將一或多個信號施加至該除錯耦合器中的一或多條導電路徑使用與待測設備相關的電腦模擬以模擬該一或多個待測設備的至少一者。
  15. 如請求項14之除錯系統，其中該除錯子系統包括：介面，其用於允許在該除錯系統與該自動化測試平台之間通訊。
  16. 如請求項14之除錯系統，其中由該信號產生器施加至該除錯耦合器中之該一或多條導電路徑的該一或多個信號包括以下之一或多者：AC波形；DC波形；正弦波；矩形波；鋸齒波形； 三角波形；斜坡波形；DC脈衝波形；複合波形；以及任意波形。
  17. 如請求項14之除錯系統，其中該除錯子系統包括：監測子系統，其經配置以監測呈現在該除錯耦合器中之一或多條導電路徑上的該等信號。
TW104113874A 2014-05-02 2015-04-30 除錯系統 TWI569028B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461987741P 2014-05-02 2014-05-02

Publications (2)

Publication Number Publication Date
TW201610452A TW201610452A (zh) 2016-03-16
TWI569028B true TWI569028B (zh) 2017-02-01

Family

ID=54355107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113874A TWI569028B (zh) 2014-05-02 2015-04-30 除錯系統

Country Status (3)

Country Link
US (5) US20150316610A1 (zh)
TW (1) TWI569028B (zh)
WO (1) WO2015168551A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599781B (zh) * 2016-07-29 2017-09-21 致伸科技股份有限公司 使用不同作業系統測試電子產品之系統
WO2018052944A1 (en) * 2016-09-16 2018-03-22 Xcerra Corporation Testing system and method
US20180095110A1 (en) * 2016-09-30 2018-04-05 Xcerra Corporation Compact testing system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571112B (en) * 1999-11-12 2004-01-11 Advantest Corp Semiconductor test system supporting multiple virtual logic testers
TW200537111A (en) * 2004-05-05 2005-11-16 Agilent Technologies Inc Method and apparatus for automated debug and optimization of in-circuit tests
US7321885B2 (en) * 2005-07-18 2008-01-22 Agilent Technologies, Inc. Product framework for managing test systems, supporting customer relationships management and protecting intellectual knowledge in a manufacturing testing environment
US20080091993A1 (en) * 2006-10-13 2008-04-17 Texas Instruments Incorporated On-board FIFO memory module for high speed digital sourcing and capture to/from DUT (device under test) using a clock from DUT

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546405A (en) * 1995-07-17 1996-08-13 Advanced Micro Devices, Inc. Debug apparatus for an automated semiconductor testing system
US5646521A (en) * 1995-08-01 1997-07-08 Schlumberger Technologies, Inc. Analog channel for mixed-signal-VLSI tester
US6275962B1 (en) * 1998-10-23 2001-08-14 Teradyne, Inc. Remote test module for automatic test equipment
US8103497B1 (en) * 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
US7089139B2 (en) * 2004-08-16 2006-08-08 Agilent Technologies, Inc. Method and apparatus for configuration of automated debug of in-circuit tests
KR100736680B1 (ko) * 2006-08-10 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치의 캘리브레이션 방법
US20090112548A1 (en) * 2007-10-30 2009-04-30 Conner George W A method for testing in a reconfigurable tester
US8362791B2 (en) * 2008-06-20 2013-01-29 Advantest Corporation Test apparatus additional module and test method
KR101416320B1 (ko) * 2008-08-11 2014-07-08 삼성전자주식회사 반도체 테스트 장치
US8838406B2 (en) * 2008-11-11 2014-09-16 Advantest (Singapore) Pte Ltd Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
US20130191689A1 (en) * 2012-01-20 2013-07-25 International Business Machines Corporation Functional testing of a processor design
US9164158B2 (en) * 2013-06-07 2015-10-20 Teradyne, Inc. Calibration device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571112B (en) * 1999-11-12 2004-01-11 Advantest Corp Semiconductor test system supporting multiple virtual logic testers
TW200537111A (en) * 2004-05-05 2005-11-16 Agilent Technologies Inc Method and apparatus for automated debug and optimization of in-circuit tests
US7324982B2 (en) * 2004-05-05 2008-01-29 Agilent Technologies, Inc. Method and apparatus for automated debug and optimization of in-circuit tests
US7321885B2 (en) * 2005-07-18 2008-01-22 Agilent Technologies, Inc. Product framework for managing test systems, supporting customer relationships management and protecting intellectual knowledge in a manufacturing testing environment
US20080091993A1 (en) * 2006-10-13 2008-04-17 Texas Instruments Incorporated On-board FIFO memory module for high speed digital sourcing and capture to/from DUT (device under test) using a clock from DUT

Also Published As

Publication number Publication date
WO2015168551A1 (en) 2015-11-05
TW201610452A (zh) 2016-03-16
US20150316610A1 (en) 2015-11-05
US20150316611A1 (en) 2015-11-05
US20150316608A1 (en) 2015-11-05
US20150316614A1 (en) 2015-11-05
US20150316609A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
US9753445B1 (en) DUT continuity test with only digital IO structures apparatus and methods associated thereof
US9213616B2 (en) Automated test platform utilizing status register polling with temporal ID
TWI662284B (zh) 自動化微型測試器陣列、電腦實施方法及電腦程式產品
TWI569028B (zh) 除錯系統
US11782809B2 (en) Test and measurement system for analyzing devices under test
RU2504828C1 (ru) Система автоматизированного контроля работоспособности и диагностки неисправностей радиоэлектронной аппаратуры
CN106484620B (zh) 对多系统终端设备执行测试的方法、控制设备及控制台
TWI652488B (zh) 自動測試平台及自動測試機件
TW201522999A (zh) 使用測試向量測試連接插槽之系統及其方法
US20190391202A1 (en) System and device for automatic signal measurement
Ungar et al. High-speed I/O capabilities added to military automatic test equipment (ATE) using synthetic instruments
US10746784B2 (en) System level health monitoring in test systems
US10161991B2 (en) System and computer program product for performing comprehensive functional and diagnostic circuit card assembly (CCA) testing
US9720032B2 (en) Automated test platform for testing short circuits
CN106019021A (zh) 电子设备测试装置的通用测试工装及其测试方法
EP4257994A1 (en) Apparatus, method and computer software product for testing electronic device-under-test
Spinner et al. Parallel Mixed Signal Testing as an Embedded Instrument
US11639960B2 (en) Integrated circuit spike check apparatus and method
CN109101380B (zh) 一种i2c信号质量的检测方法及设备
Kriel Automated Test Bench
CN118275862A (zh) 芯片测试系统及方法
CN116684334A (zh) 一种mvb从设备状态协议测试系统及测试方法
Yazma et al. IEEE-1445 (DTIF) based digital test solution
Duan et al. The portable automatic test instrument design and implementation using in radar