JPH02292855A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH02292855A
JPH02292855A JP1113308A JP11330889A JPH02292855A JP H02292855 A JPH02292855 A JP H02292855A JP 1113308 A JP1113308 A JP 1113308A JP 11330889 A JP11330889 A JP 11330889A JP H02292855 A JPH02292855 A JP H02292855A
Authority
JP
Japan
Prior art keywords
integrated circuit
high frequency
circuit
main body
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1113308A
Other languages
English (en)
Other versions
JP2839547B2 (ja
Inventor
Nobuyuki Toyoda
豊田　信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1113308A priority Critical patent/JP2839547B2/ja
Priority to US07/505,607 priority patent/US5097205A/en
Priority to EP90303966A priority patent/EP0396272B1/en
Priority to DE69028435T priority patent/DE69028435T2/de
Publication of JPH02292855A publication Critical patent/JPH02292855A/ja
Application granted granted Critical
Publication of JP2839547B2 publication Critical patent/JP2839547B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、半導体集積回路装置に係わり、特に高周波テ
ストを容易にするためのテスト容晶化回路を搭載した半
導体集積回路装置に関する。
（従来の技術） 近年、通信及び計算機等の応用分野からの要求や微細加
工技術の進歩に伴って、半導体集積回路の動作周波数は
上昇の一途を辿っている。
特に、シリコンＥＣＬやガリウム砒素ＩＣ等の集積回路
の動作周波数は５００ＭＨｚ〜数ＧＨｚにまで達してい
る。
一方、半導体集積回路の製造においては、ウエハ製造工
程が終了した後、ウエハ上に並ぶ集桔回路チップのテス
トが行われる。一般に、このテストにはＬＳＩテスタが
用いられるが、現在広く使用されているＬＳＩテスタは
最高でも２００Ｍｌｌｚの動作周波数信号を用いたテス
トしかできない。このため、前述した５００Ｈｚ〜数Ｇ
Ｈｚの動作周波数を持つ集積回路チップの高周波テスト
を現在一般的なＬＳＩテスタで行うのは困難である。
なお、５００Ｍｚ〜数ＧＨｚの動作周波数までテスト可
能なＬＳＩテスタは極めて高価なものであり、このよう
なテスタを用意ずることは製造ラインの設備コストの上
昇となり、結果として製造コストの増大を招くことにな
る。
（発明が解決しようとする課題） このように従来、半導体集積回路の動作周波数が高くな
り、一般的なＬＳＩテスタのテスト可能周波数よりも高
くなると、この種のテスタでは集積回路をテストするこ
とが困難となる。
また、５００Ｍｚ〜数ＧＨｚの動作周波数までテスト可
能な高価なＬＳＩテスタを用意ずることは、製造コスト
の増大を招くことになり望ましくない。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、半導体集積回路の動作周波数に満た
ないＬＳＩテスタを用いて該集積回路の高周波テストを
行うことかでき、高周波テストの容易化及び製造コスト
の低減等に寄与し得る半導体集積回路装置を提供するこ
とにある。
［発明の構成］ （課題を解決するための手段） 本発明の骨子は、半導体集積回路の入出力側に周波数変
換回路を設けることにより、半導体集積回路の動作周波
数に満たないＬＳＩテスタを用いて該集積回路の高周波
テスト可能としたことにある。
即ち本発明は、高周波テスト容易化回路を搭載した半導
体集積回路装置において、所定の機能を有する半導体集
積回路本体と該集積回路本体の高周波特性をテストする
ための高周波テスト容易化回路とを同一チップ上に形成
してなり、テスト容易化回路として、集積回路本体の入
力側に低周波一高周波変換回路を配置し、且つ集積回路
本体の出力側に高周波一低周波変換回路を配置するよう
にしたものである。
（作用） 本発明−によれば、半導体集積回路本体の入力側に低周
波一高周波変換回路を設けているので、ＬＳＩテスタで
供給可能な周波数の数倍の高周波データ若しくは高周波
クロソクをこの集積回路本体に供給することができる。
さらに、集積回路本体の出力側に高周波一低周波変換回
路を設けているので、この集積回路本体から出力される
高周波データ若しくは高周波クロックよりも低い周波数
しか測定できないＬＳＩテスタでこれらを測定すること
ができる。従って、従来テストしたくてもテストできな
かった高周波動作の半導体集積回路のテストを、該集積
回路の動作周波数に満たないＬＳＩテスタを用いてテス
トすることが可能となる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例に係わる半導体集積回路装置
を模式的に示す平面図である。図中１０は半導体チップ
であり、このチップ１０上に半導体集積回路本体２０，
入力回路としての低周波一高周波変換回路（以下、Ｌ−
Ｈ変換回路と略記する）３０及び出力回路としての高周
波一低周波変換回路（以下、Ｈ−Ｌ変換回路と略記する
）４０が設けられている。また、チップ１０の周辺部に
はテスト端子として仕様可能なボンディングパッド１１
が複数個設けられている。
Ｌ−Ｈ変換回路３０は、第２図（ａ）に示す如くＮ：１
マルチプレクサであり、Ｎ個の低速データを１個の高速
データ列に変換する機能を持つ。４：１のマルチプレク
サ３０の具体的な回路構成を第２図（ｂ）に示す。これ
は、６個のＤフリップ・フロップ（ＤＦＦ）２１１〜２
１６、アンドゲート２２，〜２２４　，　２３，〜２３
４、オアゲート２４１〜２４４　，　２４６及びインバ
ータ２５等からなるもので、４ビット低速データＤ。−
Ｄ，を入力して１個の高速データＤ。，Ｔを出力する周
知の回路構成である。
Ｈ→Ｌ変換回路４０は、第３図（ａ）に示す如く１：Ｎ
デマルチプレクサであり、１個の高速データをＮ個の低
速データ列に変換する機能を持つ。１二４のデマルチプ
レクサ４０の具体的な回路構成を第３図（ｂ）に示す。
これは、１０個のＤＦＦ３１＋〜３１，。、クロック回
路３２及びインバータ３３、〜３３４等からなるもので
、１個の高速データＤｓを入力して４ビットの低速デー
タＯＵＴｏ〜ＯＵＴ３を出力する周知の回路構成である
。
これら４：１マルチプレクサ及び１：４デマルチプレク
サを高周波テスト容易化回路として搭載したＧａＡｓデ
ジタル信号処理プロセッサ（Ｄ　Ｓ　Ｐ）を試作した。
このＤＳＰはデータ処理周波数が４００ＭＩＩｚで動作
するものである。前述のように現在市販されているロジ
ックＬＳＩテスタが扱える周波数は１００ＭＩｌｚか一
般的であり、テスト容易化回路がないと試作したＩＣを
テストできない。しかし、今回は４：１マルチプレクサ
を搭載しており、この回路によりテスタから供給される
１００ＭＨｚの信号を多重化して４００ＭＩｌｚのデー
タ信号を作ることができる。これを、本体のＤＳＰに供
給した。
一方、ＤＳＰから信号処理されて出力される４００ＭＨ
ｚの“結果信号“は上記のテスタではテストできない。
そこで、この“結果信号”を１：４デマルチプレクサに
入力し、ＬＯＯＭ｝Ｉｚの４つの並列信号に変換して出
力する。この出力は、上記のＬＳＩテスタで扱うことが
でき、ＤＳＰの機能が正常かどうかの確認を行うことが
できる。
かくして本実施例によれば、ＤＳＰの入力回路として４
：１マルチプレクサを配置し、出力回路として１：４デ
マルチプレクサを配置することにより、１００ＭＩＩｚ
のＬＳＩテスタで４００ＭＩＩｚの動作周波数を持つＤ
ＳＰの高周波テストを行うことができ、高周波テストの
容易化をはかり得る。そして、４００ＭｔｌｚのＬＳＩ
テスタを用いる必要がないので、設備コストの上昇を防
ぐことができる。
ところで、集積回路本体２０の高周波テストに際し複数
ルートの高周波テストが必要となることも考えられる。
実際、上述の実施例では集積回路本体２０のＤＳＰ部で
は４００ＭＨｚの信号？流れるルートが４つあり、その
一つ一つをテストする必要がある。そこで、第４図に示
す如き高速データ分配回路５０と、第５図に示す如き高
速データ選択回路６０を採用した。
高速データ分配回路５０は、インバータ５１１．５１■
、アンドゲート５２１〜５２４及びノアゲート５３１〜
５３４からなるもので、４：１マルチプレクサ３０から
出力される高速データを集積回路本体２０のＤＳＰ部の
４つのルート（Ｉｔ〜Ｉ４）へ２つの制御信号（ａ，ｂ
）を用いて分配する機能を持つ。
一方、高速データ選択回路６０は、インバータ６１＋　
，　０１２　、３人力のノアゲート６２１〜Ｂ２４及び
４人力のノアゲート６３からなるもので、集積回路本体
２０のＤＳＰ部から出力される４つの“結果信号゛　（
８１〜Ｓ４）のうちの一つを２つの制御信号（ｃ，ｄ）
を用いて選択し、１：４デマルチプレクサ５０へ入力す
る機能を持つ。
このような構成とすれば、マルチプレクサ及びデマルチ
プレクサそれぞれ１個ずつで４つのルートの高周波テス
トを行うことが可能となる。
ここで、マルチプレクサ，デマルチプレクサ前記第２図
及び第３図に示す如く比較的複雑な回路構成でその占有
面積も比較的大きいが、高速データ分配回路，高速デー
タ選択回路は第４図及び第５図に示す如く論理ゲートの
みで簡易に構成できその占有面積も極めて少なくて済む
。
このため、４つのマルチプレクサ及びデマルチプレクサ
を配置する例に比して、チップ面積を大幅に低減できる
利点がある。
第６図は本発明の他の実施例を示す概略構成図である。
なお、第１図と同一部分には同一符号を付して、その詳
しい説明は省略する。
この実施例は、前述のＤＳＰ機能を大規模化したもので
ある。この実施例例の場合、高周波信号の流れるルート
は３６個と多く前記第４，図及び第５図に示すような分
配回路，選択回路を採用しても応答速度の点から１２個
ずつのマルチプレクサとデマルチプレクサが必要となっ
た。そこで、第６図に示す如く、集積回路本体２０の周
辺に必要なバッド１２を配置し、独立した１個のＬＳＩ
の形態をなすようにした。そして、これらの周囲に複数
個のマルチプレクサ３０及びデマルチプレクサ４０を配
置した。
このような構成であれば、高周波テストの終了の後、集
積回路本体２０と高周波テスト容易化回路（３０．４０
）とを図中１点鎖線で示すように切り離すことにより、
最終的な製品は集積回路本体２０とその周囲のパッド１
２とを［，′ｊつ通常の集積回路装置と同様のものとな
る。従って、チップサイズの縮小とテスト容易化回路で
消費される電力を省略できる利点かある。
なお、本発明は上述した各実施例に限定されるものでは
ない。実施例では、データを入出力するために、周波数
変換回路としてマルチプレクサ及びデマルチプレクサを
用いたが、クロックを入出力する場合は、Ｌ−Ｈ変換回
路として周波数逓倍回路、Ｈ−Ｌ変換回路として分周回
路を用いることができる。さらに、これらの両方を用い
るようにしてもよい。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して実施することができる。
［発明の効果〕 以上詳述したように本発明によれば、半導体集積回路の
入出力側に周波数変換回路を設けることにより、半導体
集積回路の動作周波数に満たないＬＳＩテスタを用いて
該集積回路の高周波テストを行うことができ、高周波テ
ストの容易化及び製造コストの低減等に寄与することが
可能となり、その有用性は絶大である。
【図面の簡単な説明】
第１図は本発明の一実施例に係わる半導体集積回路装置
を模式的に示す平面図、第２図は上記実施例に用いたマ
ルチプレクサの一例を示すブロック図及び回路構成図、
第３図は上記実施例に用いたデマルチプレクサの一例を
示すブロック図及び回路構成図、第４図は高周波データ
分配回路の一例を示す回路構成図、第５図は高周波デー
タ選択回路の一例を示す回路構成図、第６図は本発明の
他の実施例を説明するための平面図である。 １０・・・半導体チップ、 １１．１２・・・パッド、 ２０・・・半導体集積回路本体、 ３０・・・Ｌ−Ｈ変換回路、 ４０・・・Ｈ−Ｌ変換回路、 ５０・・・高周波データ分回路、 ６０・・・高周波データ選択回路。 出願人代理人　弁理士　鈴　江　武　彦（ｂ） 第 因 （ａ） （ａ）

Claims (5)

    【特許請求の範囲】
  1. （１）所定の機能を有する半導体集積回路本体と、この
    集積回路本体の高周波特性をテストするための高周波テ
    スト容易化回路とを同一チップ上に備え、 前記テスト容易化回路は、前記集積回路本体の入力側に
    配置された低周波−高周波変換回路と、前記集積回路本
    体の出力側に配置された高周波−低周波変換回路とから
    なるものであることを特徴とする半導体集積回路装置。
  2. （２）前記低周波−高周波変換回路は低周波データを高
    周波データに変換するマルチプレクサからなり、前記高
    周波−低周波変換回路は高周波データを低周波データに
    変換するデマルチプレクサからなることを特徴とする請
    求項１記載の半導体集積回路装置。
  3. （３）前記低周波−高周波変換回路は低周波クロックを
    高周波クロックに変換する周波数逓倍器からなり、前記
    高周波−低周波変換回路は高周波クロックを低周波クロ
    ックに変換する分周器からなることを特徴とする請求項
    １記載の半導体集積回路装置。
  4. （４）前記テスト容易化回路は、前記各変換回路と集積
    回路本体との接続状態を、外部からの制御信号により切
    り換えられるものであることを特徴とする請求項１記載
    の半導体集積回路装置。
  5. （５）前記テスト容易化回路は、前記集積回路本体の周
    辺部に配置され、テスト完了後に該集積回路本体とは分
    離されるものであることを特徴とする請求項１記載の半
    導体集積回路装置。
JP1113308A 1989-05-02 1989-05-02 半導体集積回路装置 Expired - Fee Related JP2839547B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1113308A JP2839547B2 (ja) 1989-05-02 1989-05-02 半導体集積回路装置
US07/505,607 US5097205A (en) 1989-05-02 1990-04-06 Ic chip test circuit for high frequency integrated circuits
EP90303966A EP0396272B1 (en) 1989-05-02 1990-04-11 IC device including test circuit
DE69028435T DE69028435T2 (de) 1989-05-02 1990-04-11 Integrierte Schaltung mit Testschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1113308A JP2839547B2 (ja) 1989-05-02 1989-05-02 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH02292855A true JPH02292855A (ja) 1990-12-04
JP2839547B2 JP2839547B2 (ja) 1998-12-16

Family

ID=14608944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1113308A Expired - Fee Related JP2839547B2 (ja) 1989-05-02 1989-05-02 半導体集積回路装置

Country Status (4)

Country Link
US (1) US5097205A (ja)
EP (1) EP0396272B1 (ja)
JP (1) JP2839547B2 (ja)
DE (1) DE69028435T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487362A (ja) * 1990-07-30 1992-03-19 Mitsubishi Electric Corp 半導体集積回路装置
JP2002528726A (ja) * 1998-10-23 2002-09-03 テラダイン・インコーポレーテッド 自動試験装置用遠隔試験モジュール

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62152864A (ja) * 1985-12-27 1987-07-07 Canon Inc 液体噴射記録ヘツドの製造方法
US5297273A (en) * 1990-08-30 1994-03-22 Westinghouse Electric Corp. System for optically splitting high-speed digital signals using cascading tree-type configuration wherein the number of successive level of cascading increase by a factor of two
JPH04328476A (ja) * 1991-04-30 1992-11-17 Toshiba Corp Ｌｓｉ
EP0640986A1 (de) * 1993-08-26 1995-03-01 Siemens Aktiengesellschaft Halbleiterspeicheranordnung und Verfahren zum Testen dieser Halbleiterspeicheranordnung
JP2629611B2 (ja) * 1994-08-31 1997-07-09 日本電気株式会社 アナログ／ディジタル混載集積回路およびそのテスト方法
JP3301874B2 (ja) * 1994-12-19 2002-07-15 松下電器産業株式会社 半導体装置及びその検査方法
DE69633695T2 (de) * 1995-05-31 2005-04-28 STMicroelectronics, Inc., Carrollton Konfigurierbare Testkontakte zum Erleichtern der parallelen Prüfung von integrierten Schaltungen
DE19528733C1 (de) * 1995-08-04 1997-01-02 Siemens Ag Integrierte Schaltung
US6002267A (en) * 1997-07-23 1999-12-14 International Business Machines Corp. In-line voltage plane tests for multi-chip modules
JP2000227457A (ja) * 1999-02-05 2000-08-15 Rohm Co Ltd 半導体装置
US20020099513A1 (en) * 2001-01-25 2002-07-25 Keezer David Clark Systems and methods for testing multi-gigahertz digital systems and components
US7113886B2 (en) 2002-01-23 2006-09-26 Credence Systems Corporation Circuit and method for distributing events in an event stream
US7138814B2 (en) * 2003-11-21 2006-11-21 Agere Systems Inc. Integrated circuit with controllable test access to internal analog signal pads of an area array
US20070237527A1 (en) * 2006-03-31 2007-10-11 Sanjay Dabral Optical debug mechanism

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181548A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd 半導体装置
JPS6197941A (ja) * 1984-10-19 1986-05-16 Toshiba Corp 半導体ウエハにおけるテスト回路部
JPS62243429A (ja) * 1986-04-16 1987-10-23 Anritsu Corp 符号誤り測定装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180772A (en) * 1977-05-31 1979-12-25 Fujitsu Limited Large-scale integrated circuit with integral bi-directional test circuit
US4278897A (en) * 1978-12-28 1981-07-14 Fujitsu Limited Large scale semiconductor integrated circuit device
EP0130974A1 (en) * 1982-12-27 1985-01-16 Storage Technology Partners Vlsi chip with integral testing circuit
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
JPS61189472A (ja) * 1985-02-18 1986-08-23 Nec Corp 集積回路の試験法
JPS63108741A (ja) * 1986-10-27 1988-05-13 Nec Corp 半導体集積回路装置
DE3639577A1 (de) * 1986-11-20 1988-05-26 Siemens Ag Logikbaustein zur erzeugung von ungleich verteilten zufallsmustern fuer integrierte schaltungen
EP0311448B1 (en) * 1987-10-09 1994-01-19 Kabushiki Kaisha Toshiba Digital multiplexer
JPH0814781B2 (ja) * 1988-07-18 1996-02-14 三菱電機株式会社 Ｉｃメモリカード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181548A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd 半導体装置
JPS6197941A (ja) * 1984-10-19 1986-05-16 Toshiba Corp 半導体ウエハにおけるテスト回路部
JPS62243429A (ja) * 1986-04-16 1987-10-23 Anritsu Corp 符号誤り測定装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487362A (ja) * 1990-07-30 1992-03-19 Mitsubishi Electric Corp 半導体集積回路装置
JP2002528726A (ja) * 1998-10-23 2002-09-03 テラダイン・インコーポレーテッド 自動試験装置用遠隔試験モジュール
JP4708566B2 (ja) * 1998-10-23 2011-06-22 テラダイン・インコーポレーテッド 自動試験装置用遠隔試験モジュール

Also Published As

Publication number Publication date
DE69028435T2 (de) 1997-02-13
JP2839547B2 (ja) 1998-12-16
US5097205A (en) 1992-03-17
DE69028435D1 (de) 1996-10-17
EP0396272A2 (en) 1990-11-07
EP0396272A3 (en) 1991-12-27
EP0396272B1 (en) 1996-09-11

Similar Documents

Publication Publication Date Title
JPH02292855A (ja) 半導体集積回路装置
JP3103013B2 (ja) 集積試験回路付マルチチップ・モジュールおよびその製造方法
Marinissen et al. 3D DfT architecture for pre-bond and post-bond testing
JPS62220879A (ja) 半導体装置
Chi et al. DfT architecture for 3D-SICs with multiple towers
EP1706752A1 (en) Jtag test architecture for multi-chip pack
JP4980538B2 (ja) 集積回路用の制御および検査が可能な発振器装置
US7421610B2 (en) Clock generation circuit
US7408368B2 (en) Semiconductor integrated circuit device having pads respectively provided with pad portions
US7558997B2 (en) Wiring structure and method of semiconductor integrated circuit
US6433628B1 (en) Wafer testable integrated circuit
Van Beers et al. Test features of a core-based co-processor array for video applications
JPS6369262A (ja) 半導体集積回路
JP3291706B2 (ja) 論理回路の高速動作検証方法、及び、論理回路
JP2009059875A (ja) 半導体装置の製造方法および半導体装置
JPS59181548A (ja) 半導体装置
JP2004004047A (ja) 集積回路のための入力／出力特徴付けチェーン
US20240137026A1 (en) Techniques For Storing States Of Signals In Configurable Storage Circuits
EP1227502A1 (en) Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM
Gopi et al. TEST PLAN FOR REUSABLE LFSR-BASED LOW TRANSITION BIST IN 3D STACKED ICS
Zhang et al. A new die-level flexible design-for-test architecture for 3D stacked ICs
JP2001074811A (ja) 半導体集積回路
JPH0391942A (ja) 半導体集積回路装置のビルトインテスト回路
JPH0640122B2 (ja) 半導体集積回路
JPS58163048A (ja) 内部信号チエツク機能付集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees