JPH04328476A - Ｌｓｉ - Google Patents

Ｌｓｉ

Info

Publication number
JPH04328476A
JPH04328476A JP3098820A JP9882091A JPH04328476A JP H04328476 A JPH04328476 A JP H04328476A JP 3098820 A JP3098820 A JP 3098820A JP 9882091 A JP9882091 A JP 9882091A JP H04328476 A JPH04328476 A JP H04328476A
Authority
JP
Japan
Prior art keywords
lsi
clock
speed
speed clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3098820A
Other languages
English (en)
Inventor
Katsushi Hirano
勝士 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3098820A priority Critical patent/JPH04328476A/ja
Priority to KR1019920006645A priority patent/KR960003365B1/ko
Priority to US07/874,889 priority patent/US5381087A/en
Publication of JPH04328476A publication Critical patent/JPH04328476A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、高速，高機能のＬＳＩ
を容易，確実，迅速に試験することができるＬＳＩの試
験方法及びこの方法の実施に用いることができるＬＳＩ
に関する。
【０００３】
【従来の技術】従来より、ＬＳＩの機能試験、ＤＣ／Ａ
Ｃ特性試験、不良解析等は所謂ＬＳＩテスタを用いて行
われている。このＬＳＩテスタは、ＬＳＩの試験に必要
な基本動作周波数のクロックを発生してＬＳＩに与え、
ＬＳＩの動作結果を入力し、適宜評価結果を出力するも
のである。評価手段を備えるものは評価装置とも呼ばれ
ている。評価装置は、評価内容に応じ比較的単純なもの
から高等なものまで各種のものがある。高等なものほど
高価となる。
【０００４】一方、ＬＳＩの高温試験では、一または適
数のＬＳＩを一定温度に加温保持するための恒温槽に前
記ＬＳＩテスタないし評価装置を付属させ、このＬＳＩ
テスタないし評価装置から、各ＬＳＩに高速クロックを
与え、各ＬＳＩの出力信号を入力して所定の評価を行っ
ている。この試験方式は、特にバーンイン（ＢＵＲＮ−
ＩＮ）テストと呼ばれているところである。このテスト
では、一般に高価な装置を用いることができず、比較的
簡易式の評価装置が用いられているところである。
【０００５】これらＬＳＩの試験において、ＬＳＩを動
作状態にするためには、ＬＳＩの種別に応じ、クロック
だけで良い場合にはクロックを、何らかのテストパター
ンを与えなければならない場合にはそのパターンを与え
ることができるように、所定のパターン発生器と複数の
信号チャネルが備えられるところである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
如き従来よりのＬＳＩの試験方式は、ＬＳＩテスタから
発生されたクロックを被試験ＬＳＩに与え、試験，評価
するというものであったため、被試験ＬＳＩ毎にクロッ
クやプログラムを調整しなければならず調整に多くの手
間を要するという問題があった。
【０００７】また、特にバーンインテストでは、高価な
評価装置を用いることができず高速，高機能のＬＳＩに
対して高速クロックを安定して供給できず、確実な試験
，評価ができないという問題点があった。
【０００８】さらに、これら問題点をＬＳＩテストの性
能向上でカバーするにしても近年、ＬＳＩは益々高速，
高機能化されているので、これに対処するには、現状で
も相当高価なＬＳＩテスタないし評価装置をさらに高機
能化しなければならず、ＬＳＩの製造コストに占めるテ
ストコストの割合が増加傾向にある今日では大きな問題
になっている。
【０００９】そこで、本発明は、比較的簡易な既存のＬ
ＳＩテスタないし評価装置を用いて、各種高速，高機能
のＬＳＩを容易，確実，迅速に試験することができるＬ
ＳＩの試験方法及び装置を提供することを目的とする。
【００１０】［発明の構成］
【００１１】
【課題を解決するための手段】上記課題を解決するため
の本発明は、特許請求の範囲に記載の通りのＬＳＩの試
験方法及びＬＳＩである。
【００１２】
【作用】本発明のＬＳＩの試験方法では、高速，高機能
のＬＳＩ内部に、該ＬＳＩの試験に必要な高速クロック
を発生する高速クロック発生回路を設けておき、前記Ｌ
ＳＩの試験時、前記高速クロック発生回路から発生され
る高速クロックを用いて前記ＬＳＩの内部回路の試験、
評価を行うので、ＬＳＩには、高速クロック発生に関し
クロック発生指令、または高速クロック発生のための比
較的低周波のクロックを与えれば良く、高速，高機能の
ＬＳＩに対し普通のＬＳＩテスタないし評価装置で十分
対応できる。また、バーンインテストにおいても高速ク
ロックはＬＳＩ自身で発生させるので供給クロックの不
安定化の問題がなく、容易，確実，迅速な試験が行える
。
【００１３】また、ＬＳＩに内部回路を作動させるため
のプログラムを記憶させるメモリを備える場合には、Ｌ
ＳＩテスタないし評価装置側にパターン発生器を省略で
き、各種ＬＳＩに対し簡易式のＬＳＩテスタないし評価
装置で対応でき、容易，迅速な試験，評価が行える。
【００１４】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。
【００１５】本発明の一実施例に係るＬＳＩを示す図１
において、ＬＳＩ（ＬＳＩチップ）１上には、高速，高
機能化された内部回路２に基本動作周波数の高速クロッ
クを与えるクロック供給回路３が設けられている。
【００１６】クロック供給回路３は、高速クロック発生
回路４と、該回路４及び図示しないＬＳＩテスタないし
評価装置と接続されるクロック入力端子５と接続される
クロック選択回路６とが設けられている。該クロック選
択回路６はクロック選択信号入力端子７とも接続され、
該クロック選択信号入力端子から入力されたクロック選
択信号により、前記外部信号入力端子５、または前記高
速クロック発生回路４が発生したクロックを前記内部回
路２へ出力するものである。高速クロック発生回路４は
、例えばリングオシレータを用いて構成され、内部回路
２の一般的なテスト条件としてのＬＳＩ基本動作クロッ
クを出力するようになっている。クロック選択信号は、
外部から直接入力しても良く、またはＬＳＩの動作がテ
ストモードになったときに自動的に出力されるようにな
っていても良い。
【００１７】上記構成のＬＳＩ１において、通常は外部
信号入力端子５からの入力クロックを選択して、それを
内部回路２に供給し、ＬＳＩ１を動作させる。また、Ｌ
ＳＩ１を動作させる図示しないＬＳＩテスタないし評価
装置の発生するクロックの最高周波数が、ＬＳＩ１の動
作周波数よりも遅い場合、高速クロック発生回路４が発
生する高速なクロックを選択し、それを内部回路２に供
給し、ＬＳＩ１を動作させる。このように、高速クロッ
ク発生回路４をチップ内部に設けることにより、ＬＳＩ
テスタないし評価装置の最高動作周波数が、ＬＳＩ１の
基本動作周波数より遅そくても、ＬＳＩ１を基本動作周
波数で動かすことができる。
【００１８】また、マイクロプロセッサのようにクロッ
クだけ入力しても、命令を与えなければ回路全体を動作
状態にすることが困難なＬＳＩがある。その場合、図２
に示すように、この種ＬＳＩ８を動作させるプログラム
を格納するメモリ９Ａをチップ内部に設け、テスト時に
は、そのプログラムを実行するようにし、回路全体が動
作状態になるようにする。プログラムは、一般的に用い
られている命令を実行するようなマイクロプログラムの
中に、回路全体が動作するような活性化率の高いテスト
専用のマイクロプログラムを設けてもよい。プログラム
を実行する方法は、外部からテスト信号が入力されたと
きに、ＬＳＩ８の制御が前記のプログラムに移るように
してもよく、また、一般の命令の中にテスト命令を設け
て、評価装置を使い外部から確実に動作する周波数でＬ
ＳＩ８にテスト命令を供給し、前記プログラムに制御が
移った後で、高速なクロックを選択して、ＬＳＩ８を所
定の基本動作周波数で動かすようにしても良い。
【００１９】このようにすることにより、本例では、Ｌ
ＳＩ８を動作させるためのプログラムをＬＳＩテスタな
いし評価装置に設定する必要がなく、ＬＳＩテスタない
し評価装置を簡易化できる。また、各種ＬＳＩに対し確
実，迅速に対応できるようになる。特に、バーンインテ
ストにおいて、評価装置としては余り性能のよくない安
価な簡易ＬＳＩテスタを使っても、安定した高速クロッ
クで安定した動作状態を維持できる。プログラム記憶用
のメモリ９Ａとしては、読出し専用のＲＯＭ，例えばＰ
ＲＯＭ，ＥＰＲＯＭ，ＥＥＰＲＯＭ等を用いることがで
きる。
【００２０】また、図３に示すように、チップ内部にキ
ャッシュメモリ９Ｂを備えるＬＳＩ１０の場合は、まず
、ＬＳＩ１０の状態を初期化するため、ＬＳＩテスタな
いし評価装置を使い外部からキャッシュメモリ９Ｂに命
令、オペランドを設定する。設定する命令群は、回路全
体が動作状態になるようにし、また、外部のメモリ、Ｉ
／Ｏデバイスをアクセスしないように、キャッシュのア
ドレス空間の中で閉じた状態で動作するようなプロクラ
ムにすることもできる。
【００２１】図４は、本発明の他の実施例を示す説明図
である。本例は、図１のクロック供給回路３に相当する
クロック供給回路１１を、図１の高速クロック発生回路
４に代えて外部入力クロックを受け、そのクロックより
も高速なクロックを発生する高速クロック発生回路とし
たものである。本実施例ではＬＳＩを使用している。Ｐ
ＬＬ内部に備えるクロック発生回路の発生するクロック
の周波数は、一般的なテスト条件としてＬＳＩ１３の基
本動作周波数の帯域になるように設定する。ＰＬＬの場
合は、外部入力クロックと同期がとれたクロックを発生
でき、しかも、外部クロックの周波数を変化させること
で、発生するクロックの周波数を制御できる。
【００２２】本例では、クロック供給回路１１をＬＳＩ
チップに内蔵し、通常は外部入力クロックを選択して、
それを内部回路２に供給し、ＬＳＩ１３を動作させる。 また、ＬＳＩ１３を動作させるＬＳＩテスタないし評価
装置の発生するクロックの最高周波数が、ＬＳＩの動作
周波数よりも遅い場合、高速クロック発生回路２が発生
する高速なクロックを選択し、それを内部回路２に供給
し、ＬＳＩ１３を動作させる。このように、本例の回路
をチップ内部に設けることにより、評価装置の最高動作
周波数が、ＬＳＩの基本動作周波数より遅そくても、Ｌ
ＳＩを基本動作周波数で動かすことができ、しかも、外
部入力クロックと同期がとれている。また、外部入力ク
ロックの周波数を変化させることにより、ＬＳＩの動作
周波数を高速な帯域で簡単に制御できる。
【００２３】また、マイクロプロセッサやキャッシュメ
モリを備えるＬＳＩの場合は、図２または図３の実施例
で説明したこと同様な方法で行うことができる。
【００２４】本発明は、上記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変形して実施
できる。
【００２５】
【発明の効果】以上の通り、本発明は特許請求の範囲に
記載の通りのＬＳＩの試験方法及びＬＳＩであるので、
ＬＳＩには、高速クロック発生に関しクロック発生指令
、または高速クロック発生のための比較的低周波のクロ
ックを与えれば良く、高速，高機能のＬＳＩに対し普通
のＬＳＩテスタないし評価装置で十分対応できる。また
、バーンインテストにおいても高速クロックはＬＳＩ自
身で発生させるので供給クロックの不安定化の問題がな
く、容易，確実，迅速な試験が行える。
【００２６】また、ＬＳＩに内部回路を作動させるため
のプログラムを記憶させるメモリを備える場合には、Ｌ
ＳＩテスタないし評価装置側にパターン発生器を省略で
き、各種ＬＳＩに対し簡易式のＬＳＩテスタないし評価
装置で対応でき、容易，迅速な試験，評価が行える。
【図面の簡単な説明】
【図１】本発明の一実施例に係るＬＳＩの構成例を示す
ブロック図。
【図２】図１の変形例を示すブロック図。
【図３】図１の他の変形例を示すブロック図。
【図４】クロック供給回路の他の構成例を示すブロック
図。
【符号の説明】
１，８，１０，１３　　ＬＳＩ（ＬＳＩチップ）２　　
内部回路 ３，１１　　クロック供給回路 ４，１２　　高速クロック発生回路 ５　　外部信号入力端子 ６　　クロック選択回路 ７　　クロック選択信号入力端子 ９Ａ　　テストプログラム記憶用メモリ９Ｂ　　キャッ
シュメモリ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】　　高速，高機能のＬＳＩ内部に、該ＬＳ
    Ｉの試験に必要な高速クロックを発生する高速クロック
    発生回路を設けておき、前記ＬＳＩの試験時、前記高速
    クロック発生回路から発生される高速クロックを用いて
    前記ＬＳＩの内部回路の試験、評価を行うことを特徴と
    するＬＳＩの試験方法。
  2. 【請求項２】　　請求項１において、前記高速クロック
    発生回路は、所定の高速クロックを自ら発生することを
    特徴とするＬＳＩの試験方法。
  3. 【請求項３】　　請求項１において、前記高速クロック
    発生回路は、比較的低周波の可変外部クロック信号に同
    期して高速クロックを発生することを特徴とするＬＳＩ
    の試験方法。
  4. 【請求項４】　　高速，高機能のＬＳＩ内部に、該ＬＳ
    Ｉの試験に必要な高速クロックを発生する高速クロック
    発生回路を備えたことを特徴とするＬＳＩ。
  5. 【請求項５】　　請求項４において、前記ＬＳＩには前
    記高速クロック発生回路と共に試験時に前記内部回路を
    動作させるためのプログラムを記憶するプログラム記憶
    用メモリが内蔵されることを特徴とするＬＳＩ。
JP3098820A 1991-04-30 1991-04-30 Ｌｓｉ Pending JPH04328476A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3098820A JPH04328476A (ja) 1991-04-30 1991-04-30 Ｌｓｉ
KR1019920006645A KR960003365B1 (ko) 1991-04-30 1992-04-21 Lsi의 시험방법 및 lsi
US07/874,889 US5381087A (en) 1991-04-30 1992-04-28 LSI with built-in test circuit and testing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3098820A JPH04328476A (ja) 1991-04-30 1991-04-30 Ｌｓｉ

Publications (1)

Publication Number Publication Date
JPH04328476A true JPH04328476A (ja) 1992-11-17

Family

ID=14229952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3098820A Pending JPH04328476A (ja) 1991-04-30 1991-04-30 Ｌｓｉ

Country Status (3)

Country Link
US (1) US5381087A (ja)
JP (1) JPH04328476A (ja)
KR (1) KR960003365B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111032A (en) * 1998-05-04 2000-08-29 Hercules Incorporated Tertiary amine polyamidoamine-epihalohydrin polymers
US7856607B2 (en) 2007-11-02 2010-12-21 International Business Machines Corporation System and method for generating at-speed structural tests to improve process and environmental parameter space coverage

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625288A (en) * 1993-10-22 1997-04-29 Sandia Corporation On-clip high frequency reliability and failure test structures
US5729553A (en) * 1994-08-29 1998-03-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with a testable block
JP3301874B2 (ja) * 1994-12-19 2002-07-15 松下電器産業株式会社 半導体装置及びその検査方法
KR100234504B1 (ko) * 1995-09-18 1999-12-15 포만 제프리 엘 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치
US6005407A (en) * 1995-10-23 1999-12-21 Opmax Inc. Oscillation-based test method for testing an at least partially analog circuit
US5737342A (en) * 1996-05-31 1998-04-07 Quantum Corporation Method for in-chip testing of digital circuits of a synchronously sampled data detection channel
US6476627B1 (en) 1996-10-21 2002-11-05 Delta Design, Inc. Method and apparatus for temperature control of a device during testing
US6489793B2 (en) 1996-10-21 2002-12-03 Delta Design, Inc. Temperature control of electronic devices using power following feedback
US5805611A (en) * 1996-12-26 1998-09-08 Stmicroelectronics, Inc. Method and apparatus for testing high-frequency integrated circuits using a lower-frequency tester
JP5000803B2 (ja) 1998-07-14 2012-08-15 デルタ・デザイン・インコーポレイテッド 電子デバイスの速応温度反復制御を液体を利用して広範囲に行うための装置、方法
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
US6518782B1 (en) 2000-08-29 2003-02-11 Delta Design, Inc. Active power monitoring using externally located current sensors
JP3871676B2 (ja) * 2001-10-05 2007-01-24 松下電器産業株式会社 Ｌｓｉ検査方法および装置、並びにｌｓｉテスタ
US20040193977A1 (en) * 2001-12-20 2004-09-30 Cirrus Logic, Inc. Non-invasive, low pin count test circuits and methods utilizing emulated stress conditions
US7620862B1 (en) * 2005-09-08 2009-11-17 Xilinx, Inc. Method of and system for testing an integrated circuit
CN100580472C (zh) * 2005-11-30 2010-01-13 国际商业机器公司 用于执行测试的方法和集成电路
JP4708242B2 (ja) * 2006-03-28 2011-06-22 三菱電機株式会社 位相比較器
CN108121628B (zh) * 2017-12-19 2021-01-05 珠海市君天电子科技有限公司 一种读写速度的测试方法、装置及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752729A (en) * 1986-07-01 1988-06-21 Texas Instruments Incorporated Test circuit for VSLI integrated circuits
US4912709A (en) * 1987-10-23 1990-03-27 Control Data Corporation Flexible VLSI on-chip maintenance and test system with unit I/O cell design
US4894605A (en) * 1988-02-24 1990-01-16 Digital Equipment Corporation Method and on-chip apparatus for continuity testing
JP2839547B2 (ja) * 1989-05-02 1998-12-16 株式会社東芝 半導体集積回路装置
US5132614A (en) * 1989-08-03 1992-07-21 Kabushiki Kaisha Toshiba Semiconductor device and method and apparatus for testing the same
JPH07113655B2 (ja) * 1989-11-28 1995-12-06 株式会社東芝 テスト容易化回路
JPH04148882A (ja) * 1990-10-12 1992-05-21 Hitachi Ltd 論理集積回路の故障位置指摘方法
US5144230A (en) * 1990-11-26 1992-09-01 The Boeing Company Method and system for testing integrated circuits by cycle stealing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111032A (en) * 1998-05-04 2000-08-29 Hercules Incorporated Tertiary amine polyamidoamine-epihalohydrin polymers
US7856607B2 (en) 2007-11-02 2010-12-21 International Business Machines Corporation System and method for generating at-speed structural tests to improve process and environmental parameter space coverage

Also Published As

Publication number Publication date
KR960003365B1 (ko) 1996-03-09
KR920020524A (ko) 1992-11-21
US5381087A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
JPH04328476A (ja) Ｌｓｉ
EP0698849B1 (en) Semiconductor integrated circuit which can be tested by an LSI tester having a reduced number of pins
US6760873B1 (en) Built-in self test for speed and timing margin for a source synchronous IO interface
US5289138A (en) Apparatus for synchronously selecting different oscillators as system clock source
JP2001183423A (ja) 半導体集積回路
KR100754238B1 (ko) 제어가능하고 테스트가능한 집적 회로용 발진기 장치
US20080097739A1 (en) Method and Apparatus for Accelerating Through-the-Pins LBIST Simulation
KR100907254B1 (ko) Ｉｅｅｅ 1500 래퍼를 갖는 시스템 온 칩 및 그것의 내부지연 테스트 방법
JPH0157824B2 (ja)
JP2002116240A (ja) 集積回路をテストするための装置および方法
JP3291706B2 (ja) 論理回路の高速動作検証方法、及び、論理回路
US7472033B1 (en) Apparatus for controlling semiconductor chip characteristics
JP2002022810A (ja) 半導体試験装置
JPH04155278A (ja) Ｌｓｉテスタ
JPH04162143A (ja) マイクロコンピュータ
JP4409031B2 (ja) 中央演算処理装置のテスト回路装置
JPH05151017A (ja) マイクロコンピユータ
JPH0716188Y2 (ja) テストモード指定回路
JP2000131394A (ja) 診断機能付き論理集積回路
JP2002162444A (ja) 半導体集積回路のテスト装置およびテスト方法
JP2002098740A (ja) 集積回路用テスト回路
JP2002131383A (ja) 半導体集積回路とその検査方法
JPH11223658A (ja) 半導体集積回路装置
JPH10187481A (ja) マイクロコンピュータ用エミュレーション装置
JPH1078886A (ja) テスト装置