NL8502476A - Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers. - Google Patents

Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers. Download PDF

Info

Publication number
NL8502476A
NL8502476A NL8502476A NL8502476A NL8502476A NL 8502476 A NL8502476 A NL 8502476A NL 8502476 A NL8502476 A NL 8502476A NL 8502476 A NL8502476 A NL 8502476A NL 8502476 A NL8502476 A NL 8502476A
Authority
NL
Netherlands
Prior art keywords
test
integrated circuit
series
information
integrated circuits
Prior art date
Application number
NL8502476A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8502476A priority Critical patent/NL8502476A/nl
Priority to DE3627638A priority patent/DE3627638C2/de
Priority to US06/902,910 priority patent/US4791358A/en
Priority to SE8603749A priority patent/SE469995B/sv
Priority to CA000517650A priority patent/CA1257012A/en
Priority to GB8621538A priority patent/GB2180355B/en
Priority to JP61209756A priority patent/JP2873297B2/ja
Priority to FR8612607A priority patent/FR2587124B1/fr
Publication of NL8502476A publication Critical patent/NL8502476A/nl
Priority to US07/239,714 priority patent/US4879717A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544Scanning methods, algorithms and patterns
    • G01R31/31855Interconnection testing, e.g. crosstalk, shortcircuits

Description

*' — -¾ PHN 11.484 1 N.V. Philips's Gloeilampenfabrieken te Eindhoven.
Werkwijze voor het testen van dragers met meerdere digitaal-werkende geïntegreerde schakelingen, drager voorzien van zulke schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
BESCHRIJVING: ACHTERGROND VAN DE UITVINDING
De uitvinding betreft een werkwijze voor het testen van op een drager aangebrachte geïntegreerde schakelingen, waarbij aan een in een invoerstand gestelde geïntegreerde schakeling middels een 5 eerste aansluiting daarvan serièel een testpatroon wordt aangeboden om voorbijgaand te worden opgeslagen, waarbij vervolgens de geïntegreerde schakeling in een. uitvoeringsstand wordt gesteld om uit genoemd testpatroon een resultaatpatroon te vormen, waarbij van de in een uitvoer-stand gestelde geïntegreerde schakeling middels een tweede aansluiting 10 daarvan serièel het resultaatpatroon wordt afgevoerd om middels kontrole op de informatie-inhoud daarvan een karakterisering van een korrekte/ inkorrekte werking van de geïntegreerde schakeling te leveren. Een voorbeeld van zulke dragers is voorzien van gedrukte bedrading (printed circuit board), maar de uitvinding is niet beperkt tot 15 die interkonnektietechnologie. Met het komplexer worden van geïntegreerde schakelingen neemt de behoefte aan en betrouwbare testmethode toe, omdat het afkeuren van een produkt in een eerdere fase van de produktie gewoonlijk veel minder kostbaar is dan dat in een latere produktiefase. Nu kan men geïntegreerde schakeling vóór montage op 20 zo'n drager vergaand testen, zodat de kans op een ongedetekteerde fout in zo'n geïntegreerde schakeling verwaarloosbaar klein is. Toch blijkt het daarenboven in een strukturele test testen van de drager mét opgemonteerde schakelingen nuttig, omdat een geïntegreerde schakeling bij het opmonteren beschadigd kan zijn, en omdat een inter-25 konnektiefunktie defekt kan zijn. Door een strukturele test wordt ge-kontroleerd of bepaalde verbindingen aanwezig en operationeel zijn, zodat bijvoorbeeld geen twee verbindingen een kortsluiting vormen.
Funktionele aspekten worden niet volledig getest. Dit laatste kan bijvoorbeeld betreffen het hoogfrequent gedrag van een schakeling, fan-30 in/fan-out van onderdelen, en dergelijke zaken.
J £m 3 Ö \ ' PHN 11.484 2 VOORBEELD VAN EEN BEKENDE TECHNIEK:
Het is bekend om samengebouwde, geïntegreerde schakelingen te testen volgens het "scan-test" principe, zoals bijvoorbeeld beschreven in het Amerikaanse Oktrooischrift 3,761,695, 5 waarbij de verschillende geïntegreerde schakelingen achtereenvolgens aan de beurt komen. Het "scan-test"-principe berust erop dat in de invoer- en uitvoerstand een aantal in de geïntegreerde schakeling aanwezige bistabiele elementen in een schuifregister worden geschakeld, zodat de test-, respektievelijk resultaatpatronen seriegewijze in, en 10 uit dit schuifregister gevoerd kunnen worden. In de uitvoeringsstand worden deze bistabiele elementen gebruikt op een wijze als was de schakeling normaal in gebruik. Men kan het principe, dat in dat oktrooischrift vermeld wordt, uitbreiden tot het ”serpentine"-koncept, dat hierna bij figuur 1 wordt beschreven. Aldaar zijn ook de nadelen vermeld 15 die de toepasbaarheid van dit koncept negatief beïnvloeden.
DOELSTELLING VAN DE UITVINDING:
Het is een doelstelling van de uitvinding om de toepassing van het "scan-test"-principe te verruimen tot de interkonnektie-20 funktie tussen de geïntegreerde schakelingen, waarbij geen grote aantallen additionele aansluitpennen noodzakelijk zijn, en anderzijds een eenvoudige organisatie mogelijk is, waarbij alleen de noodzakelijke tests behoeven te worden uitgevoerd doordat een eenvoudige selektie-organisatie mogelijk is.
25 NIET-LIMITATIEVE SAMENVATTING VAN DE UITVINDING:
De uitvinding realiseert de doelstelling doordat hij het kenmerk heeft, -dat in geval de drager voorzien is van meerdere, digitaal-werkende, en onderling middels informatielijnen verbonden gelntegreer-30 de schakelingen die elk voorzien zijn van zodanige eerste en tweede aansluitingen, het samenstelsel der geïntegreerde schakelingen getest wordt doordat genoemde eerste en tweede aansluitingen parallelsgewijze worden aangesloten op een dataleiding van een seriële bus om daarover genoemde test-, respektievelijk resultaat-patronen te kommuniceren, en 35 welke seriële bus voorts een klokleiding bevat voor synchronisatie-signalen ter synchronisatie van informatie-transporten over de dataleiding, dat genoemde seriële bus wordt voorzien van een derde aan- 83 0 2 47 6 « 9 * PHN 11.484 3 sluiting om genoemde test/resultaatpatronen en bijbehorende synchroni-satiesignalen met de buitenwereld te kommuniceren, dat bij een test tenminste twee van de geïntegreerde schakelingen middels selektie-informatie in een teststand worden gesteld, dat vervolgens om een inter-5 konnektiefunktie tussen die tenminste twee geïntegreerde schakelingen te testen aan tenminste één van hen een testpatroon wordt toegevoerd, en dat na het voorbijgaand aktiveren van deze geïntegreerde schakeling in de uitvoeringsstand van tenminste één andere van genoemde tenminste twee geïntegreerde schakelingen een op basis van 10 laatstgenoemd testpatroon gegenereerd resultaatpatroon ter kontrole wordt afgevoerd.Op zichzelf zijn seriële bussen bevonden goede kommunikatie-voertuigen te zijn. Verder kan nu de testbus gescheiden gehouden worden van overige dataleidingen, hetgeen de flexibiliteit bij het ontwerpen vergroot. Onder een seriële bus wordt zo een verstaan, 15 waarin de breedte van het datapad aanzienlijk kleiner is dan de basis-informatie-eenheid.-Bij een lengte van een te kommuniceren woord van bijvoorbeeld 16 bits is dan de busbreedte hoogstens acht bits. Meestal zal men zich beperken tot vier bits of minder, bij voorkeur zelfs tot een databreedte van één of twee bits. Het voordeel van een geringe 20 breedte is evident: het aantal noodzakelijke aansluitingen is kleiner.
Voorts is het aantal fouten dat door onvolkomenheden in de bus-struktuur wordt geïntroduceerd kleiner voor een kleine breedte van het datapad.
De volgens de uitvinding gekozen oplossing is met name gelukkig omdat vele geïntegreerde schakelingen van een seriële besturingsbusaan-25 sluiting voorzien zijn. Zo een besturingsbus bevat vaak slechts één dataleiding. Als een zeer gunstige realisatie zij te noemen die welke beschreven is in het Europese Oktrooischrift 51 332 en overeenkomstige Amerikaanse oktrooiaanvragen serienummers 310 686 (thans vervallen), 316 693, hierin gelnkorporeerd bij wijze van referentie (PHN 9873). Dit 30 buskoncept heeft veel ingang gevonden onder de benaming I C-bus. De uitvinding is echter niet beperkt tot toepassing van dit specifieke buskoncept.
Het in de teststand stellen van geïntegreerde schakelingen kan met behulp van een stuursignaal op een daartoe voorziene 35 testbesturingsaansluiting gebeuren. Veel geïntegreerde schakelingen zijn reeds van deze aansluiting voorzien. Onder teststand wordt verstaan zowel de invoerstand als de uitvoerstand. De uitvoerings-stand is dan de PHN 11.484 4 * * φ "niet-test"-stand. Alle geïntegreerde schakelingen op de drager kunnen tesamen in de teststand gesteld worden. Het toevoeren van het testpatroon aan een specifieke geïntegreerde schakeling gebeurt dan middels adressering van de beoogde schakeling. Voor toevoer en afvoer kun-5 nen dan onderscheidene schakelingen worden geadresseerd. Uiteraard kan ook slechts een selektie van de geïntegreerde schakelingen tegelijk in de teststand worden gesteld; dit is bijvoor-beeld voordelig als er verschillende schakelingen met hetzelfde adres voorzien zijn, welk adres vast verdraad (in hardware) is gerealiseerd. Anderzijds kunnen de adres-10 sen ook programmatisch worden ingesteld, bijvoorbeeld in een initiatiefase.
BESCHRIJVING VAN DE INTERKONNEKTIEFUNKTIE:
Onder de interkonnektiefunktie tussen twee (of meer) ge-15 integreerde schakelingen wordt het operationeel gedrag, en daarmee impliciet de korrekte/inkorrekte struktuur van de volgende elementen of een deel daarvan verstaan: a. het op de drager aangebrachte geleiderpatroon: test op onderbreking en/of kortsluiting; 20 b. de verbinding tussen deze geleiders en de aansluitpennen van de geïntegreerde schakelingsmodule; c. de verbinding tussen deze aansluitpennen en de op het substraat van de geïntegreerde schakeling aangebrachte bondflappen, bijvoorbeeld middels een bonddraad; 25 d. eventueel aanwezige bufferelementen tussen de bondflap en de toe/afvoer voor de desbetreffende bit van test/resultaatpatroon; e. eventueel tussen de aldus verbonden geïntegreerde schakelingen aangebrachte verdere elementen, althans voor wat betreft hun digitaal .. funktioneren. Dit kunnen passieve elementen zijn, bijvoorbeeld een 30 afsluitweerstand die een interkonnektieverbinding aan aarde koppelt. Dit kan oók een op zichzelf niet testbare geïntegreerde schakeling zijn, bijvoorbeeld een in konventionele TTL-logika uitgevoerde module, zoals een trekkerschakeling.
Door aan tenminste twee geïntegreerde schakelingen 35 respektievelijk testpatronen toe te voeren, kan de interaktie tussen deze testpatronen als test voor een desbetreffende interkonnektiefunktie worden bepaald. Op een analoge manier kan de korrelatie tussen :: 3 0 4 7 o * * PHN 11.484 5 resultaatpatronen uit respectievelijke geïntegreerde schakelingen informatie geven over een interkonnektiefunktie.
ENKELE VERDERE ASPEKTEN VAN DE UITVINDING: 5 Het is gunstig als voorts voor het testen van een interne funktie van één enkele geïntegreerde schakeling bij een test allereerst een selektiepatroon over de bus wordt toegevoerd om die geïntegreerde schakeling selekterend in een teststand te stellen, dat vervolgens een op die geïntegreerde schakeling betrekking hebbend test-10 patroon wordt gekommuniceerd en daarenboven een besturingssignaal om de test van genoemde interne funktie te aktiveren, en dat na het uitvoeren van de test een op die test betrekking hebbend resultaatpatroon wederom over de bus wordt gekommuniceerd. Zo kan ook gebruikmakend van de voor het testen van de interkonnektiefunktie toegevoegde onderdelen, ook op 15 gemakkelijke manier een test voor een interne funktie van een geïntegreerde schakeling worden geïnitieerd. Op zichzelf is een interessant voorbeeld van zo'n interne test beschreven in het Amerikaanse Octrooi-*schrift 4 435 806 (PHN 9799). Daarmee kan dan met behulp van een enkel testpatroon een grondige interne test van de geïntegreerde schakeling 20 worden gerealiseerd. Een andere uitvoeringsmogelijkheid is dat het test-woord niet over de bus wordt toegevoerd, maar in de geïntegreerde schakeling zelf wordt geformeerd, direkt, of middels expansie van een van buiten ontvangen informatie. Ook kan het resultaatwoord in de geïntegreerde schakeling zelf worden geëvalueerd, respektievelijk middels 25 kompaktie voorbereid worden voor toezending aan de externe testin-richting. Door deze procedures hoeft er minder informatie over de seriële bus te worden gekommuniceerd. Aan de andere kant is dit laatste iets minder flexibel en vereist extra voorzieningen in de geïntegreerde schakeling.
30 De uitvinding betreft mede een drager, voorzien van zulke geïntegreerde schakelingen die geschikt is als objekt voor het toepassen van de werkwijze. Bij voorkeur zijn laatstgenoemde schakelingen voorzien van geschikt gekonfigureerde aansluitcellen, die seriêel gevuld kunnen worden vanuit de seriële bus, respektievelijk daarheen hun 35 informatie-inhoud kunnen afvoeren, en parallel aansluitbaar zijn op een interkonnektienetwerk om een interkonnektiefunktie te testen. Voor zulke interkonnektieverbindingen waarvoor de betreffende geïntegreerde scha-~ " 3 -)(7 5
o j ö· i / O
* * t .
PHN 11.484 6 keling uitsluitend als informatiebron behoeft te fungeren, behoeven voor de test alleen uitgangsbuffer-trappen met de funktie serieel-in-parallel-uit voorzien te zijn. Voor zulke interkonnektieverbindingen waarvoor de betreffende geinte-greerde schakeling uitsluitend als informatie-5 bestemming behoeft te fungeren, behoeven voor de test alleen ingangs-buffertrappen met de funktie parallel-in-serieel-uit voorzien te zijn.
De desbetreffende interkonnektieverbinding werkt ook in normaal gebruik van de geïntegreerde schakeling, zodat er ook een parallelaansluiting naar het inwendige deel van de geinte-greerde-schakeling voorzien is.
10 In het geval aansluitingen van een geïntegreerde scha keling voor bidirektionele aansluiting op het interkonnektienetwerk getest moeten worden, zijn de desbetreffende aansluitbuffertrappen zowel voorzien van een serie-mode-ingang als van een serie-mode-uitgang, alsmede op de desbetreffende aansluitpennen als op het inwendige van de 15· geïntegreerde schakeling. De uitvinding betreft ook dergelijke geïntegreerde schakelingen. De uitvinding betreft mede een inrichting voor het testen van genoemde dragers onder het toepassen van de werkwijze.
KORTE BESCHRIJVING VAN DE FIGUREN: 20 De uitvinding wordt nader uitgelegd aan de hand van enkele figuren. Daarbij wordt eerst een mogelijke realisatie van het "serpentine"-koncept uitgelegd, en de problemen die daarbij zouden op- o treden. Vervolgens wordt de I^C-bus kort gereleveerd. Daarna worden werkwijze, drager, geïntegreerde schakeling en testinrichting volgens 25 de uitvinding uitgelegd.
Figuur 1 geeft een schema van een uitvoering van het "serpentine-concept"; figuur 2 geeft een bedradingsschema van de I^C-bus,· figuren 3a, 3b, 3c geven daarbij tijdsdiagrammen van de 30 informatie-overdracht; figuur 4 geeft een schema van een drager met schakelingen volgens de uitvinding; figuren 5a, 5b, 5c, 5d geven aansluitcellen te gebruiken op een drager volgens figuur 4; 35 figuur 6 geeft een testinrichting.
8502 47 6 * '* PHN 11.484 7 BESCHRIJVING VAN HET *SERPENTINE"-KONCEPT:
Figuur 1 geeft een schema van het "serpentine-koncept", gerealiseerd voor een drager 20 met geïntegreerde schakelingen 22...32. Het genoemde "serpentine"-koncept houdt in dat geïntegreerde 5 schakelingen in een keten verbonden zijn, doordat een toevoerlijn 34 voor testpatronen verbonden is met schakeling 22. Deze laatste heeft een afvoerlijn voor resultaatpatronen die mede als toevoerlijn voor testpatronen fungeert voor geïntegreerde schakeling 24. Een afvoerlijn van deze laatstgenoemde fungeert als toevoerlijn voor schakeling 26. Een af-10 voerlijn van deze laatste fungeert als toevoerlijn voor schakeling 28.
Een afvoerlijn van deze laatste fungeert als toevoerlijn voor schakeling 30. Een afvoerlijn van deze laatste fungeert als toevoerlijn voor schakeling 32. Een afvoerlijn van deze laatste is verbonden met de afvoerlijn 36 voor resultaatpatronen voor de drager 20. De geïntegreerde 15 schakelingen zijn voorzien van verdere, door pijltjes aangegeven verbindingen die als interkonnektie tussen de verschillende geïntegreerde schakelingen en tussen deze geïntegreerde schakelingen en de buitenwereld fungeren. De specifieke interkonnektiepatronen zijn bepaald door de funktie van de drager met geïntegreerde schakelingen en waar deze 20 hier niet in het geding is, zijn deze patronen niet nader beschreven. De schakeling is verder voorzien van een aansluiting 40 naar de buitenwereld, die bijvoorbeeld is uitgevoerd als een veelpolige konnektor. Eenvoudshalve is deze niet nader beschreven. De testpatronen kunnen nu seriëel worden toegevoerd en de resultaatpatronen seriêel worden 25 afgevoerd, nadat het te testen deel van de geïntegreerde schakeling voorbijgaand in een uitvoeringsstand werd gesteld. De geïntegreerde schakelingen zijn aldus testbaar, en ditzelfde geldt ook voor respek-tievelijke interkonnektiefunkties. Het aantal extra aansluitpennen per geïntegreerde schakeling is beperkt, namelijk een seriële ingang, 30 een seriële uitgang, eventueel een klokingang om schuifpulsen te ontvangen, en een besturingsingang. Deze laatste wordt bijvoorbeeld gevoed door de aansluiting 38, zodat een tweewaardig signaal het stellen in de uitvoerings- respektievelijk in/uitvoerstand mogelijk is. Door de serie-verbinding van de geïntegreerde schakeling moeten de test/resultaat-35 patronen veelal meerdere geïntegreerde schakelingen doorlopen voordat ze ter plaatse zijn gearriveerd. Bij het gebruik van meerdere test/re-sultaatpatronen tegelijk moeten ze verder op de juiste afstand ge- 2502 476 * » PHN 11.484 8 spatieerd zijn langs de zo gevormde serpentineverbinding om korrekt te worden ingevoerd, respektievelijk korrekt te worden geëvalueerd. Het testen duurt daardoor lang, en vergt een voortdurende supervisie door de testinrichting, zodat deze niet zijn verwerkingskapaciteit afwisselend 5 kan richten op het aanbieden van een testpatroon en het evalueren van een eerder ontvangen resultaatpatroon. Voorts dienen alle geïntegreerde schakelingen nu drie extra aansluitpennen te bezitten, waar het vrijwel steeds suboptimale aantal beschikbare aansluitpennen een sekulair probleem is. In het hierna volgende zal dan ook een betere 10 oplossing worden beschreven. Een extra nadeel van het getoonde koncept is dat de serpentineverbinding een deel van de ruimte op de drager beslaat en dus een vergrote drager, respektievelijk een vermindering van het aantal plaatsbare geïntegreerde schakelingen met zich meebrengt.
Een verder nadeel van het beschreven "serpentine"-koncept 15 is dat bij disfunktioneel zijn van één van de schakelingen het in veel gevallen niet mogelijk is om de andere geïntegreerde schakelingen te. testen als door het seriële transport test en/of resultaatpatronen verminkt worden. Voorts moeten alle aldus aanwezige geïntegreerde schakelingen onderling synchroon bedreven worden en moeten ze ook alle de be-20 treffende testvoorziening bezitten. Een en ander vermindert sterk de toepasbaarheid van dit koncept.
BESCHRIJVING VAN HET I2C-BUSKONCEPT:
Figuur 2 geeft een bedradingsschema van de I2C-bus.
25 Getoond is de aansluiting van twee stations aan een klokdraad 120 (SCL) en een datadraad 122 (SDA). De twee stations 132, 134 bevatten de signaalontvangers 140, 142, 144, 146, dit zijn bijvoorbeeld versterkers met een voldoend hoge ingangsimpedantie. Verder bevatten de stations de transistoren 148, 150, 152, 154, bijvoorbeeld uitgevoerd als MOS-transis-30 toren. Als één van deze transistoren in geleiding wordt gebracht, wordt de desbetreffende lijn (120, 122) op een lage potentiaal gebracht. Voorts zijn aanwezig de weerstanden 128, 130. De klemmen 124, 126 zijn met een hoge spanning (VDD) te verbinden. Als de transistoren 148 en 152 beide gesperd zijn, wordt de potentiaal van lijn 122 vrijwel 35 gelijk aan VDD. De waarden van de weerstanden 128, 130 zijn groot ten opzichte van de weerstanden van de transistoren in doorlatende toestand, en klein ten opzichte van die van de parallel staande, ermee verbonden 3502 47 3 PHN 11.484 9 signaalontvangers. Als de potentiaal VDD als "logische 1“ geldt, vervult elk van de lijnen 120, 122 de *EN"-funktie voor de erop ontvangen logische signalen. De stations 132, 134 bevatten verder de eenheden 136, 138, die de verdere, in de stations de implementeren funkties vervullen; 5 met name vormen ze voor de tweedraadslijn gegevensbron en gegevensbe-stemming; door de daarvan uitgaande signalen wordt de doorlaatbaarheid van de transistoren 148, 150, 152, 154 bestuurd.
, Voor de onderhavige uitvinding zal een te testen ge ïntegreerde schakeling optreden als één der in figuur 2 getoonde 10 stations. Daarbij behoeven voor het implementeren van de test de stations alleen de slaaffunktie te vervullen, zodat de testinrichting dan de in/uitvoer van test/resultaatpatronen verzorgt. Dan behoeft zo een station geen klokgenerator te bezitten. Het is mogelijk dat een station om andere reden wél als meesterstation moet optreden. Veelal o 15 zal de I C-bus (of een andere seriële bus) reeds voor andere doeleinden voordelig zijn geïmplementeerd. Dan behoeven er geen extra aan- . o sluitingen te worden voorzien. Anderzms vergt de I^c-bus zelf maar twee aansluitpennen.
Figuren 3a, 3b, 3c geven tijdsdiagrammen van de informa-20 tie-overdracht tussen twee stations (één daarvan kan de testinrichting zijn). Op de bovenste regel van figuur 3a (SCL) is het kloksignaal aangegeven. "Laag* betekent in dit geval "logische 0" en "hoog* is "logische 1". Op de onderste regel (SDA) is een volgorde van databits aangegeven. Tussen de door de lijnen 156 en 158 aangegeven tijdstippen 25 mag het datasignaal veranderen. Tussen de door de lijnen 158 en 59 aangegeven tijdstippen (dus ook tijdens de flanken van het kloksignaal) moet het datasignaal onveranderlijk zijn. Bij een fysieke spanningsslag van 0 Volt naar +12 Volt is het niveau "logisch laag" bijvoorbeeld gedefinieerd als “fysiek minder dan +0,5 Volt", en "logisch hoog" bijvoor-30 beeld als "fysiek tenminste +10 Volt". In het gebied tussen +0,5 en +10 Volt behoeven de stations niet uniform te reageren. De schuine flanken geven dus het "onbesliste" spanningsgebied aan. De signalen op lijn 120 (SCL) worden door de "meester* van het datatransport gevormd. De niet-meesterstations, onverschillig of ze aan het datatransport deel hebben, 35 of niet, produceren op lijn 120 steeds logische “Γ-signalen. In figuur 3a vertonen de signalen op lijn 120 (SCL) een periodiek karakter. De signalen op lijn 122 (SDA) worden door een zendend station gevormd. De 33 02 4 7 6 S w PHN 11.484 10 twee evenwijdige lijnen geven daarbij aan dat de data-inhoud telkens zowel "0" als "1" kan zijn. De niet-zendende stations, onverschillig of ze aan het datatransport deel hebben, of niet, produceren op lijn 122 steeds logische "1"-signalen. Volgens het getoonde buskoncept kan 5 één meesterstation data zenden naar één of meer slaafstations, en kan anderzijds één slaafstation data zenden naar één meester-station.
Figuur 3b geeft een tijdsdiagram van het starten, respek-tievelijk stoppen van de informatie-overdracht tussen twee stations.
10 Aanvankelijk genereren alle stations op de klokdraad en de datadraad hoge signalen. De overdracht wordt gestart doordat één van de stations op de datadraad een overgang van “hoog” naar "laag” genereert, terwijl het signaal op de klokdraad niet verandert; daardoor manifesteert het betreffende station zich als nieuwe meester. Dit patroon van 15 signalen is in de normale informatie-overdracht niet toelaatbaar (figuur 3a). Alle andere stations'detekteren hiermee dat zich een nieuwe meester van de bus manifesteert (blok 160). Vervolgens geeft de meester een overgang op de kloklijn, zodat de eerste databit op de datadraad gegenereerd kan worden: deze kan (164) zowel de waarde “0" als "1" heb-20 ben. Zo wordt de data-overdracht steeds gestart met het zendende station als meesterstation. Dit kan gedurende de hele kommunikatieprocedure ongewijzigd blijven. Anderzijds kan ook in het verloop van de procedure het meesterstation een ander station als slaaf adresseren en dit slaafstation vervolgens een opdrachtsignaal geven om bijvoorbeeld een zend-25 operatie te starten. Gedurende dit zenden door de slaaf blijft het oorspronkelijke station "meester"-station: dit impliceert dan dat de "slaaf" een bericht van vooraf bekende lengte zal versturen. Voor het beëindigen van de data-overdracht wordt eerst het zenden door de slaaf, indien dit heeft plaatsgevonden, beëindigd: het "slaaf"-station geeft 30 dan op klokdraad en datadraad hoge signalen af. Dan wordt de overdracht door het meesterstation middels een stopsignaal afgesloten: eerst wordt, terwijl de klokdraad op een lage potentiaal is, ook de datadraad op een lage potentiaal gebracht. Vervolgens wordt eerst de klokdraad op een hoge potentiaal gebracht. Tenslotte wordt (blok 162) de datadraad op een 35 hoge potentiaal gebracht. Ook dit laatste signaalpatroon is in de normale informatie-overdracht niet toelaatbaar. Daarmee geeft de aktuele meester de buslijn weer vrij, zodat een volgend station zich daarna als 3502 4 7 6 • j£ PHN 11.484 11 de volgende "meester" kan manifesteren. Het periodieke karakter van het kloksignaal (figuur 3a) wordt telkens slechts tussen de startkonditie (blok 160) en de stopkonditie (blok 162) onderhouden. De start- en stop-kondities zijn op zichzelf eenvoudig detekteerbaar, onder voorwaarde, 5 dat de stations ófwel voorzien zijn van een interruptie-mechanisme, ofwel tenminste tweemaal per klokpulsperiode de potentiaal van de data-draad afvragen om de overgangen in de blokken 160 en/of 162 te detekte-ren, ofwel gedurig bereid zijn om een signaalovergang direkt te detekte-ren en te honoreren.
10 Ter illustratie toont figuur 3c een diagram van een bidirektionele informatie-overdracht. Eerst wordt door het meester-station de startkonditie STA gegenereerd. Vervolgens wordt een zeven-bits slaafstationadres gevormd. In dit voorbeeld is het een lees-toegang. De achtste bit geeft de LEES/SCHRIJf-operatie 15 aan en heeft hier de waarde nul. De negende bit is een bevestigings-(acknowledge)bit. Met de volgende acht bits kan een pointerinformatie of een databyte worden overgedragen (DAT/POINT); dit kan ook bijvoorbeeld een geheugenadres, een besturingsbyte of een geheel of gedeeltelijk testpatroon zijn. De laatstgenoemde informatie wordt weer gevolgd 20 door een bevestigingsbit (A). Daarna, eventueel na een voorafbepaalde wachttijd, vindt er een overgang plaats van schrijven naar lezen als gezien vanuit het meesterstation. Dit wordt bereikt door het vormen van een nieuwe startkonditie: slaafadres plus een LEES/ S'CHRÏJE-bit met de waarde 1. Daarna volgen een 25 bevestigingsbit, één of meer (n) databytes (DAT) die elk vergezeld worden door .hun respektievelijke bevestigingsbit (hier is n=1), en tenslotte de stopkonditie (STO). Op een hoger niveau kan de organisatie zo zijn dat de meester (=testinrichting) naar twee of meer verschillende slaafstations informatie (testpatroon) schrijft, en vervolgens uit twee 30 of meer (dezelfde of andere) slaafstations informatie (=resultaat-patroon) leest.
2 . .
Het I C-buskoncept kan, als te beschrijven, voordelig worden gebruikt om de erop aangesloten geïntegreerde circuits met be-trekking tot interkonnektie en/of randfunkties te testen. Zo'n I C-35 bus is voor vele geïntegreerde schakelingen reeds voorzien om bestu-ringsinformatie selektief toe te voeren, respektievelijk af te voeren.
Verder kan de desbetreffende aansluiting aan een geïntegreerde scha- 35 02 47 8 PHN 11.484 12 keling ook vóór de montage op een drager gebruikt worden om test/ resultaatpatronen te kommuniceren.
NIET-LIMITATIEVE LIJST VAN VOORDELEN VAN HET GEBRUIK VAN ZO EEN 5 SERIELE BUS:
Het gereleveerde buskoncept, en, tevens tenminste gedeeltelijk, andere seriële buskoncepten, blijken testprincipes op gemonteerde geïntegreerde schakelingen goed implementeerbaar te maken. Om de interkonnektiefunkties te kunnen testen, is het daarbij 10 veelal niet nodig om de interne logische opbouw van de geïntegreerde schakelingen te kennen. Verder is het niet nodig om extern zulke inter-konnekties direkt fysiek aan te vatten, noch door een vaste verbinding daarvan naar een randkonnektor van de drager, noch door een testkop die voor elke interkonnektiefiguratie een andere fysieke vorm zou kunnen 15 dienen te hebben. Voorts zijn de voor het testen specifiek aanwezige aansluitpennen separeerbaar van de andere data- en/of besturingsaan-sluitpennen. Ook zijn geen ingewikkelde multiplexerstrukturen nodig om testpatronen/resultaatpatronen met de verschillende geïntegreerde schakelingen te kommuniceren.
20 BESCHRIJVING VAN EEN VOORBEELD VAN EEN DRAGER MET GEÏNTEGREERDE SCHAKELINGEN:
Figuur 4 geeft een drager met geïntegreerde schakelingen volgens de uitvinding. De drager (50) bezit aansluitingen op de 25 buitenwereld, namelijk toevoeren, waarvan er slechts één (94) als voorbeeld is aangegeven, en afvoeren, waarvan er ook slechts één (92) als voorbeeld is aangegeven. Deze aansluitingen kunnen datasignalen, besturingssignalen, en andere digitale signalen transporte- Λ ren. Verder zijn er twee aansluitingen van een I C-bus, namelijk voor 30 informatiesignalen (98) en kloksignalen (96). De data-aansluiting werkt bidirektioneel, de klokaansluiting hoeft dat alleen niet te doen als de desbetreffende drager alleen geïntegreerde schakelingen bevat die uitsluitend als slaafstation werken, zodat de synchronisatie van elders wordt ontvangen. Een voorbeeld van het protocol van de getoonde twee-35 draadsbus is hiervoor beschreven.
De drager 50 bevat in dit eenvoudige uitvoeringsvoorbeeld slechts twee geïntegreerde schakelingen 52, 54, waartussen de inter- 8502 4 7 6 PHN 11.484 13 konnektiefunktie moet worden getest. Deze gêntegreerde schakelingen bevatten blokken 56, 58 waardoor de eigenlijke logische funkties worden gerealiseerd. Als het uitvoeringsvoorbeeld een microcomputer betreft, zijn deze funkties voor verschillende schakelingen bijvoorbeeld de micro-5 processor, lees/schrijfgeheugen, adaptoren voor randapparatuur en externe databussen, enzovoorts. In andere gevallen zijn weer andere funkties gerealiseerd, maar eenvoudshalve wordt dit hier niet nader beschreven.
o
Buiten de test kan de tweedraads I C-bus worden gebruikt om op een niet al te hoge snelheid informatie tussen de geïntegreerde schake-10 lingen te kommuniceren, bijvoorbeeld besturingsinformatie, koêfficient-informatie als een desbetreffende geïntegreerde schakeling werkt als een instelbaar filter om datagegevens te filteren, en dergelijke. De geïntegreerde schakelingen bevatten klokadaptatie-elementen 66, 70. Deze ontvangen klokpulsen op kloklijn 60, waardoor de ontvangst van de infor-15 matie op lijn 62 wordt gesynchroniseerd. Indien voorzien, kunnen deze elementen ook door de desbetreffende geïntegreerde schakeling zelf gegenereerde klokpulsen aan de kloklijn 60 toevoeren, maar dat is eenvoudshalve niet nader beschreven.
Elementen 64, 68 zijn de zend/ontvangstelementen voor de 20 informatie op lijn 62. Deze ontvangen synchroniserende klokpulsen van de respektievelijke elementen 66, 70 eventueel afgeleid uit over lijn 60 ontvangen klokpulsen, rekonstitueren databytes voor kommunikatie met elementen 56, 58, herkennen het adres van de eigen geïntegreerde schakeling, en dekoderen modebesturingssignalen zoals deze op de tweedraads-25 bus worden ontvangen. In omgekeerde richting kunnen ze adresdata en be-sturingssignalen afgeven, een en ander zoals eerder uitgelegd. De geïntegreerde schakelingen bezitten voorts zogenoemde randcellen, voor schakeling 52,de ingangscellen 75, 76, 77, 78 en de uitgangscellen 71, 72, 73, 74. Voor schakeling 54 zijn dit de ingangscellen 85, 86, 87, 88, 30 en de uitgangscellen 81, 82, 83, 84. De uitgangscellen 81..84 zijn verbonden met respektievelijk de ingangscellen 75..78. De uitgangscellen 71..74 zijn verbonden met ingangscellen 85.88, telkens via een respektievelijke trap 53..59 van een viervoudige trekkerschakeling 51 bestaande uit trekkertrappen 53, 55, 57, 59 en voorzien van een besturingsaan-35 sluiting 61.
Het is voorts mogelijk dat bepaalde cellen bidirektioneel met elkaar verbonden zijn, zodat bijvoorbeeld cel 78 ook als uitgangscel 35 0 2 4 7 6 • * PHN 11.484 14 kan werken en cel 81 als ingangscel. De beschreven verbindingen, alsmede de laatstgenoemde trekkertrappen, maken deel uit van de interkonnektie-funktie. De interkonnektiefunktie kan gekompliceerder zijn. Zo kan een enkele uitgangscel verbonden zijn met meerdere ingangscellen van even-5 zovele andere geïntegreerde schakelingen. Voorts kunnen meer dan een uitgangscel van dezelfde of van meerdere geïntegreerde schakelingen samen zijn aangesloten op één ingangscel van een andere geïntegreerde schakeling. Zo'n organisatie kan een bus betreffen of een in multiplex bedrijf gebruikte verbinding. Op logisch niveau kan de 10 betreffende lijn bijvoorbeeld een bedrade EN-funktie implementeren. Tussen de uitgangscellen en de ingangscellen kunnen andere elementen geschakeld zijn, zoals afsluitweerstanden, vertraaglijnen, buffertrappen en dergelijke; deze zijn in de interkonnektiefunktie testbaar voor zover zij in de interkonnektieweg geen blokkade opwerpen.
15 In het uitvoeringsvoorbeeld bevat de geïntegreerde schakeling 52 een viertal uitgangscellen 71..74 die via trekkercel-len 53, 55, 57, 59 verbonden zijn met de invoercellen 85, 86, 87, 88 van de schakeling 54. Zo kan de totale interkonnektiefunktie getest worden door de overdracht in elk der twee richtingen afzonderlijk te testen. In 20 de getoonde opzet zijn in elke geïntegreerde schakeling de invoer- en uitvoercellen in aparte reeksen opgenomen. Onder omstandigheden kunnen in een keten van uitvoercellen één of meer andere cellen zijn opgenomen, bijvoorbeeld invoercellen of interne cellen. Op die plaatsen bevat een testpatroon dan loze bits, die door de testpatroonbron, bij-25 ‘voorbeeld van een willekeurige waarde kunnen worden voorzien. Evenzo kunnen in een keten van invoercellen één of meer andere cellen zijn opgenomen, bijvoorbeeld uitvoercellen of interne cellen. Op die plaatsen bevat een resultaatpatroon dan loze bits die bij de evaluatie van het resultaatpatroon als hebbende een willekeurige waarde buiten beschouwing 30 kunnen worden gelaten.
BESCHRIJVING VAN EEN TESTPROCEDURE ALS VOORBEELD:
De interkonnektiefunktie tussen de twee geïntegreerde schakelingen in figuur 4 kan nu, ook in de gemonteerde toestand op de 35 drager 50, op de volgende manier getest worden. Via de seriële buslijn 62 wordt een vierbits testpatroon toegevoerd. In de praktijk telt het gewoonlijk veel meer bits. Het testpatroon wordt in de invoerstand serieel <5 02 4 76 PHN 11.484 15 geladen in de trappen 84..81. Dit laden kan gebeuren door eerst alle geïntegreerde schakelingen in een teststand te stellen middels een testbesturingssignaal op een niet aangegeven testpin van deze schakelingen. Vervolgens wordt de betreffende geïntegreerde schakeling 54 5 geadresseerd en door een besturingsbyte in de invoerstand gesteld, een en ander als besproken bij het betreffende busprotocol. De besturingsbyte geeft ook de lengte van het testpatroon aan. Tenslotte vindt het eigenlijke laden plaats, eventueel verdeeld over een aantal achtereenvolgende databytes als de lengte van het testpatroon groter is dan de 10 geprotokolleerde lengte van een buswoord. Bij de invoer wordt de lengte van het testpatroon afgeteld. Als het testpatroon in de uitvoercellen aanwezig is, worden de geïntegreerde schakelingen in de uitvoerings-stand gesteld, bijvoorbeeld door een desbetreffend signaal op de eerder besproken testbesturingsaansluiting. De uitvoeringsstand is dan 15 de "niet-teststand". Na een zekere tijd, die bijvoorbeeld afgemeten wordt door telling van een aantal klokpulsen van de interne klok of van de klokpulsen die over de I C-bus blijven verschijnen, wordt verondersteld, dat een resultaatpatroon aanwezig is in de invoercellen 75, 76, 77, 78 (ook hier eenvoudshalve slechts vier bits). Onder omstandig-20 heden behoeft de lengte van het zo afgemeten klokpulsinterval slechts één klokpulsperiode te bedragen. Vervolgens wordt de teststand hernomen en worden de invoercellen 75.,78 als een seriële keten geschakeld en het resultaatpatroon via element 64 over de datadraad 62 gezonden naar een eenvoudshalve niet weergegeven testinrichting. Deze 25 geeft bijvoorbeeld door een vergelijking van testpatroon en resultaatpatroon, een judicium goed/fout, en indien fout onder bepaalde omstandigheden een indikatie van de fout.
Vervolgens kan een volgend testpatroon over de seriële bus worden gekommuniceerd aan dezelfde of aan een andere geïntegreerde 30 schakeling, zolang totdat een voldoende aantal tests met positief resultaat is doorlopen, respektievelijk tot een fout is gedetekteerd en/of gediagnosticeerd. In figuur 4 zijn de cellen 71..78, 81..88 getekend als liggende aan de buitenrand (logisch) van de geïntegreerde schakelingen. In principe kan een deel van hen ook logisch weer binnenin de 35 geïntegreerde schakelingen liggen. Uiteraard kunnen ze geografisch op willekeurige plaatsen in de geïntegreerde schakelingen liggen. Voor de hierna te bespreken test van interkonnektie en/of randfunktie werken '
Λ Λ Λ s «* 'V
V- j* Π / * / > y Z. “* j o.
PHN 11.484 16 alleen die logisch direkt of vrijwel aan de rand van de schakeling liggen.
Als een testpatroon naar meerdere geïntegreerde schakelingen wordt verzonden, wordt in elk van deze ontvangende schakelingen 5 een resultaatpatroon gevormd. Deze resultaatpatronen kunnen apart worden geëvalueerd. Het is ook mogelijk om er slechts één expliciet te evalueren en van eventuele andere, die er exakt mee overeen zouden moeten komen alleen de identiteit met het eerste resultaatpatroon te evalueren. Ook andere vormen van korrelatie kunnen in bepaalde gevallen 10 dienstig zijn. Als in een bepaalde geïntegreerde schakeling resultaatpatronen gevormd kunnen worden op basis van in meerdere andere geïntegreerde schakelingen geformeerde testpatronen zullen bij voorkeur al deze laatste geïntegreerde schakelingen achtereenvolgens of gezamenlijk van testpatronen te voorzien. Eventueel kan ook de interaktie tus-15 sen door verschillende geïntegreerde schakelingen tegelijk uitgezonden testpatronen worden bepaald aan de hand van een op basis daarvan gevormd resultaatpatroon.
In het bovenstaande is beschreven het testen van de interkonnektiefunktie. Daarenboven kan op dezelfde manier het inwendig 20 funktioneren van een enkele geïntegreerde schakeling door kommunikatie van een test/resultaatpatroon over de seriële bus plaats vinden, als intern in de geïntegreerde schakeling kommunicererrde cellen worden gevuld met een testpatroon, respektievelijk van een resultaatpatroon worden ontdaan. Op zichzelf kan de uitsluitend interne test gemakkelijker 25 op een ongemonteerde geïntegreerde schakeling worden uitgevoerd. Evenwel kan de schakeling ook intern inkorrekt zijn gaan werken, bijvoorbeeld door een verouderingsproces of doordat de verschillende geïntegreerde schakelingen tesamen door elektrische dissipatie lokaal de temperatuur doen oplopen.
30 Het testen van een interkonnektiepatroon kan veelal bits- gewijze plaats vinden. Over een 4-bits breed interkonnektiepad moeten alle bitlijnen zowel een "1" als een "0" korrekt transporteren. Verder mogen er geen sluitingen zijn tussen de verschillende bitlijnen. Bij een bitbreedte van n is het aantal noodzakelijke patronen dan niet veel 35 groter dan 2n. Bij vier bits bijvoorbeeld de volgende patronen 0000, 0001, 0010, 0100, 1000, 1111, 1110, 1101, 1011, 01111. Voor het testen van de interne logika van een geïntegreerde schakeling is het aantal fll Λ Λ Λ i co 01* / ·; * >' PHN 11.484 17 testpatronen gewoonlijk veel groter. Een volledige test met alle mogelijke testpatronen bevat 2n exemplaren, maar dit is veelal niet uitvoerbaar. Een andere, op zichzelf bekende testmethode is het zelftest-principe dat beschreven is in het Amerikaanse octrooischrift 5 4 435 806 (PHN 9799) op naam van dezelfde aanvrager. Hierbij wordt in de geïntegreerde schakeling voorzien een generator voor een pseudo-rand bitreeks die als testpatroon werkt. Door terugkoppeling van een primair resultaatpatroon wordt een sekundair testpatroon gevormd. Door logische kombinatie van verschillende resultaatpatronen in een kompaktie-inrich-10 ting wordt een kompakteurresultaatpatroon gevormd. Deze logische kombinatie gebeurt met EXCLÜSIEF-OF-elementen; op deze wijze wordt zo genoemde *signatuur-analyse" uitgevoerd. Het primaire testpatroon kan ook via de seriële bus worden aangevoerd. Het uiteindelijke gekompakteerde resultaatpatroon kan via de seriële bus worden afgevoerd. Dit heeft 15 als voordeel een relatief kleine busbezetting..
Op dezelfde manier kan, bijvoorbeeld met een maximum-lengte-schuifregister, een oorspronkelijk ingevoerd primair testpatroon geëxpandeerd worden tot een reeks van testpatronen die dan weer gekom-pakteerd worden. Kompaktie en expansie kunnen, als bij laatstgeciteerd 20 octrooischrift impliciet in één enkele inrichting gekombineerd zijn.
Als in tegenstelling tot het bovenstaande de interne logika van een geïntegreerde schakeling niet de voorzieningen voor de "zelftest" bezit, kunnen de besproken generator voor primair testpatroon en de kompaktor om deze schakeling heen gebouwd worden als deel van de 25 externe logika. Dit wordt hierna besproken.
Hiertoe kan de geïntegreerde schakeling (met voorziening voor "zelftest") opgedeeld gedacht worden in de volgende funkti-onele modules: a. de kern, die de eigenlijke funkties van de geïntegreerde schakeling 30 als door een gebruiker gezien, vervult, en die testbaar is door het "zelftest"-principe.
b. de voorzieningen voor de “zelftest", met name de patroonexpansie-inrichting en de patroonkompaktie-inrichting c. de keten van in- en uitvoercellen die is voorzien voor het als 35 beschreven testen van de interkonnektiefunktie d. de besturings- en aanpassings(interface)struktuur voor het testen.
De eisen van de in/uitvoercellen zijn als volgt: in de y PHN 11.484 18 transparante mode mag geen signifikante snelheidsvermindering optreden van het funktionele gedrag. Verder moeten de cellen voorzien zijn van een uitgangsmode voor een testpatroonbit, respektievelijk een ingangs-mode voor een resultaatbit.
5 De voorzieningen voor de "zelftest" kunnen op een extra module op de geïntegreerde schakeling worden aangebracht en op de
O
I C-bus worden aangesloten. Weliswaar levert dit geen mindere belas-tmg op voor de I^C-bus die zich op de drager bevindt, maar het tigds-beslag op een testinrichting wordt veel minder. Laatstgenoemde kan dan 10 in een tijdmultiplexorganisatie met meerdere te testen dragers kommuni-ceren.
BESCHRIJVING VAN ENKELE VOORDELIGE UITVOERINGEN VAN AANSLUITCELLEN: Figuren 5a..5d geven aansluitcellen te gebruiken op een 15 drager volgens figuur 4. Figuur 5a geeft een voorbeeld van een invoer-cel. Lijn 200 is een invoerpen die met de buitenwereld verbindbaar is. Element 202 is een buffertrap, aftastversterker enzovoorts, die altijd aktief is. Element 204 is een schakelaar die wordt bestuurd door een signaal C2. Element 206 is een trekker(latch)schakeling die bestuurd 20 wordt door een signaal C1 en voorzien is van twee informatie-ingangen- en twee informatie-uitgangen. Elementen 208, 210 komen in funktie overeen met element 202, doch re zijn selektief aktiveerbaar door signaal C3.
Van deze twee elementen is er slechts één aanwezig. Als er meerdere invoercellen zijn, bezitten ze alle dezelfde konfiguratie wat betreft 25 deze invoercellen. In figuur 5b is element 216 een besturingsdekodeur. Deze ontvangt de besturingssignalen: T/TN selekteert tussen de schuiffunktie voor de in/uitvoerstanden, en respektievelijke uitvoeringsstanden; ST bestuurt de uitvoeringsstand van de inwendige logika van de geinte-30 greerde schakeling; RT bestuurt de uitvoeringsstand voor de interkonnektiefunktie.
Element 216 dekodeert deze drie besturingssignalen naar drie interne besturingssignalen C1, C2, C3.
In de invoerstand/uitvoerstand wordt de schuiffunktie 35 door signaal C1 als ware dit een kloksignaal bestuurd. In dat geval staat schakelaar 204 in de rechterstand en zijn de buffers 208/210 niet bekrachtigd. Door de aansluitingen 212/214 is uit meerdere trekkerschake- 8502 4 75 PHN 11.484 19 lingen een schuifregister vormbaar.
In de uitvoeringsstand voor de interne test van de geïntegreerde schakeling wordt de trekkerschakeling 206 in de “houd"-stand gesteld, zodat de opgeslagen informatie voortdurend aan de uitgang ervan 5 beschikbaar is. Schakelaar 204 staat in de rechterstand zodat naar keuze één van beide elementen 208, 210 deze informatie ontvangt. Deze elementen worden voorts door signaal C3 geaktiveerd.
In de uitvoeringstoestand voor de test op de interkonnek-tiefunktie van de geïntegreerde schakeling wordt de trekkerschakeling 10 206 in de transparante stand gesteld, terwijl hij aan het eind ervan in de "houd"-stand wordt gesteld, zodat daarna de informatie onveranderlijk is, behoudens het daarna aktiveren van de uitvoerstand. Schakelaar 204 staat in de linkerstand. De elementen 208/210 zijn niet bekrachtigd.
Figuur 5c geeft op analoge manier als figuur 5a een uit-15 voercel. Aansluiting 218 is met de interne onderdelen van de geïntegreerde schakeling verbonden. Element 220 is een schakelaar. Element 222 is een trekkerschakeling. Elementen 224/226 zijn buffertrappen ter aansluiting op een interkonnektienetwerk. Vein deze twee is er steeds slechts één aanwezig. De aansluitingen 228/230 zijn de interkonnek-20 tielijnen met eventuele verdere trekker(latch)schakelingen. De besturing van de cel is vrijwel identiek met die van figuur 5a, zij het dat de ingang 218 niet voorzien is van een buffer. Verder werkt de cel als informatiebron voor een test van de interkonnektiefunktie, doch als bestem-mingsinrichting bij een test op de interne onderdelen van de gelnte-25 greerde schakeling.
Figuur 5d geeft op analoge manier als figuren 5a, 5c een invoer/uitvoercel die zowel als informatiebron alswel als informatiebe-stemming kan fungeren. Aansluiting 232 is verbindbaar met het interkonnektienetwerk, aansluiting 250 met interne onderdelen van de geinte-30 greerde schakeling. Element 234 is een altijd aktieve buffertrap. Elementen 240, 246 zijn buffertrappen die door signalen C14, respektievelijk C15 worden bekrachtigd. Elementen 236, 238, 244 zijn schakelaars die door signalen C13, C12, C11 respektievelijk worden bekrachtigd. Elementen 242, 248 zijn respektievelijke trekkerschakelingen die als ge-35 toond zijn bestuurd door signaal C16 om een invoer/uitvoerschuifregister te vormen. De logika 258 komt overeen met eerder besproken logika 216, doch ontvangt ook het uitgangssignaal van trekkerschakeling 248. Voorts 85 ö 0 4”^ PHN 11.484 20 ontvang deze een invoer/uitvoerbestuxingssignaal 0E.
In de in/uitvoerstand bestuurt signaal C16 het vormen van het schuifregister. De buffers 240, 246 zijn niet bekrachtigd. Schakelaar 236 staat in de bovenste stand. Schakelaar 238 staat in de onderste 5 stand. Schakelaar 244 staat in een willekeurige stand.
In de stand om een testbit aan een extern interkonnektie-netwerk toe te voeren, wordt trekkerschakeling 242 in de houdstand gesteld. Buffer 240 is bekrachtigd. Buffer 246 is niet bekrachtigd. Schakelaar 236 staat in de bovenste stand. Schakelaar 244 staat in de onder- 10..ste stand. Schakelaar 238 staat in een willekeurige stand.
In de stand om een bit aan interne onderdelen van de geïntegreerde schakeling toe te voeren, is de besturing van trekkerschakeling 242 even zo. Buffertrap 246 is bekrachtigd. Buffertrap 240 is niet bekrachtigd. Schakelaar 236 staat in de bovenste stand. Schakelaar 15 244 staat in de onderste stand. Schakelaar 238 staat in een willekeurige stand.
In de stand om een resultaatbit van een extern inter-konnektienetwerk te ontvangen, wordt trekkerschakeling 242 voorbijgaand in de transparante stand geschakeld. Buffertrappen 240, 246 zijn niet 20 bekrachtigd. Schakelaar 236 staat in de onderste stand. Schakelaar 238 • staat in de onderste stand. Schakelaar 244 staat in een willekeurige stand.
In de stand om een bit van interne onderdelen van de geïntegreerde schakeling te ontvangen, wordt trekkerschakeling 242 op 25 dezelfde manier bestuurd. Buffertrappen 240, 246 zijn niet bekrachtigd. Schakelaar 236 staat in een willekeurige stand. Schakelaar 238 staat in de bovenste stand. Schakelaar 244 staat in de bovenste stand.
De beschreven aansluitcellen kunnen voor gebruik in een "zelftest“-systeem op overeenkomstige manier worden gebruikt om test/ 30 resultaatbits met het inwendige van de geïntegreerde schakeling te kommuniceren. Als een schuifregister uit dooreen gerangschikte in- en uitvoercellen bestaat, worden ze tesamen voor deze invoer/uitvoerfunktie geaktiveerd als hiervoor beschreven. Ten andere worden ze dan in een serie-organisatie bestuurd.
BESCHRIJVING VAN EEN TESTÏNRICHTING:
Figuur 6 geeft een testinrichting 300 met aangekoppelde 85024 J * 35 PHN 11.484 21 drager 302. De testinrichting is in dit voorbeeld voorzien van een vastgeprogrammeerd testgeheugen 304, met bijbehorende adressering 306. Dit geheugen slaat adressen op (ADD) voor de desbetreffende geïntegreerde schakelingen, modebesturingssignalen (MOD) die de lengte van het 5 testpatroon specificeren en eventueel andere instellingen effektueren, testpatronen (PATIN) en bijbehorende resultaatpatronen (PATOUT). Een-voudshalve zijn er hier van slechts een klein aantal aangegeven. Verder kan het geheugen nog een besturingsprogramma voor de dataverwerking in de testinrichting bevatten, maar dat is kortheidshalve niet aangegeven. 10 Op zichzelf zijn testinrichtingen die testpatronen genereren en resultaatpatronen verifiëren/evalueren welbekend. Het geheugen 304 is voorzien van een uitgangsregister REG1. Dit heeft een parallelaanslui-ting op de vergelijker COMP en een serie-aansluiting op de interface-eenheid 308. De laatstgenoemde verzorgt de bidirektionel aanpassing op 15 de tweedraads seriële bus 310. Inkomende resultaatpatronen worden vanuit bus 310 toe geleid aan een tweede register REG2. De vergelijker COMP vergelijkt zodoende resultaatpatronen in register REG2 met verwachte resultaatpatronen in register REG1. De besturingsinrichting CTR/SEQ aktiveert achtereenvolgende geheugenadressen, aktiveert de 20 registers REG1, 2 in hun verschillende modes (parallel-in, parallel-uit, seriêel-in, seriëel-uit), en ontvangt de vergelijkingsresultaten ter evaluatie.
Op de aangekoppelde drager DüT(302) zijn slechts summier een aantal elementen van één geïntegreerde schakeling weergege-25 ven. Deze geïntegreerde schakeling wordt, als gereleveerd, geaktiveerd door adressering. De adressering van andere geïntegreerde schakelingen op de drager gebeurt doordat ze op dezelfde manier zijn aangesloten op de seriële bus 310. De geïntegreerde schakeling bevat een aanpas-singseenheid voor de seriële bus 312, een besturingseenheid CRT(314), 30 een teller 316, een driestandenschakelaar 318, en een aantal als blokjes aangegeven tweestandencellen. De besturingseenheid ontvangt de te ontvangen testpatroonlengte en laadt daarmee teller 316. Vervolgens wordt schakelaar 318 in de stand SDI gesteld, waarbij de doorlaatwegen SDO, SDH gesperd zijn. Zo kan het testpatroon in de tweestandencellen worden 35 opgenomen. Dit zijn als eerder besproken, mogelijkerwijze cellen van verschillende aard, uitvoercellen, invoercellen en interne cellen. Deze zijn hier rondkoppelbaar als na ontvangst van het gehele testpatroon de <*3 Λ . } / “7 ,·') 50 v C “ " PHN 11.484 22 schakelaar 318 in de stand SDH gesteld wordt (door een signaal van besturingseenheid 314), waarbij dan de doorlaatwegen SDI, SDO gesperd zijn. Onder besturing van niet-aangegeven kloksignalen, bijvoorbeeld vanuit besturingseenheid 314 kan dan de informatie in de tweestanden-5 cellen blijven cirkuleren. Dit is voordelig als deze cellen zijn uitgevoerd in dynamische logika die voortdurend voorlaad-(precharge) en aftast(sample)klokpulsen behoeft om de informatie in stand te houden. Anderzijds kan in deze rondkoppelorganisatie ook de testpatroonexpansie-inrichting voorzien zijn, die op zichzelf beschreven is in het geci-10 teerde Amerikaanse octrooischrift 4 435 806 en/of resultaatpatroon-kompaktie-inrichting die eveneens daaruit maar ook uit de literatuur op het gebied van signatuuranalyse bekend is.
De test wordt uitgevoerd op de wijze die eerder al beschreven is. Dit kan met name de test van de interkonnektiefunktie 15 zijn. Dit kan ook de test op interne logika van de geïntegreerde schakeling zijn. Aan het einde van de test is in één der geïntegreerde schakelingen op de drager een resultaatpatroon aanwezig. Dit kan een andere of dezelfde geïntegreerde schakeling zijn. Eenvoudshalve wordt verondersteld dat de blokjes 320 weer de tweestandencellen voorstellen 20 van laatstgenoemde geïntegreerde schakeling. De besturingseenheid 314 stelt de driestandenschakelaar 318 dan in de stand SDO. Daarmee zijn de met SDI en SDH aangegeven doorlaatwegen gesperd. Via de elementen 312, bus 310, 308 wordt het resultaatpatroon in register REG2 ter evaluatie opgeslagen.. Desgewenst kan dan een volgend testpatroon worden opgeroepen.
85 ö 'L 4 /

Claims (15)

1. Werkwijze voor het testen van op een drager aangebrachte geïntegreerde schakelingen, waarbij aan een in een invoerstand gestelde geïntegreerde schakeling middels een eerste aansluiting daarvan seriëel een testpatroon wordt aangeboden om voorbijgaand te worden 5 opgeslagen, waarbij vervolgens de geïntegreerde schakeling in een uitvoeringsstand wordt gesteld om uit genoemd testpatroon een resultaat-patroon te vormen, waarbij van de in een uitvoerstand gestelde geïntegreerde schakeling middels een tweede aansluiting daarvan seriêel het resultaatpatroon wordt afgevoerd om middels kontrole op de informatie-10 inhoud daarvan een karakterisering van een korrekte/ inkorrekte werking van de geïntegreerde schakeling te leveren, met het kenmerk, dat in geval de drager voorzien is van meerdere, digitaalwerkende, en onderling middels informatielijnen verbonden geïntegreerde schakelingen die elk voorzien zijn van zodanige eerste en tweede aansluitingen, het samen-15 stelsel der geïntegreerde schakelingen getest wordt doordat genoemde eerste en tweede aansluitingen parallelsgewijze worden aangesloten op een dataleiding van een seriële bus om daarover genoemde test-, res-pektievelijk resultaatpatronen te kommuniceren, en welke seriële bus voorts een klokleiding bevat voor synchronisatiesignalen ter synchroni-20 satie van informatietransporten over de dataleiding, dat genoemde seriële bus wordt voorzien van een derde aansluiting om genoemde test/resultaatpatronen en bijbehorende synchronisatiesignalen met de buitenwereld te kommuniceren, dat bij een test tenminste twee van de geïntegreerde schakelingen middels selektie-informatie in een test-25 stand worden gesteld, dat vervolgens om een interkonnektiefunktie tussen die tenminste twee geïntegreerde schakelingen te testen aan tenminste één van hen een testpatroon wordt toegevoerd, en dat na het voorbijgaand aktiveren van deze geïntegreerde schakelingen in de uitvoeringsstand, van tenminste één andere van genoemde tenminste 30 twee geïntegreerde schakelingen een op basis van laatstgenoemd testpatroon gegenereerd resultaatpatroon ter kontrole wordt afgevoerd.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat aan meer dan één van laatstgenoemde tenminste twee geïntegreerde schakelingen respektievelijke testpatronen worden toegevoerd om een inter- 35 aktie middels genoemde interkonnektiefunktie tussen laatstgenoemde testpatronen te bepalen als test van genoemde interkonnektiefunktie.
3. Werkwijze volgens conclusie 1 of 2, met het kenmerk, dat — *
13 S PHN 11.484 24 van meer dan één van laatstgenoemde tenminste twee geïntegreerde schakelingen' respektievelijke resuitaatpatronen worden afgevoerd om een korrelatie tussen laatstgenoemde resuitaatpatronen op basis van in die geïntegreerde schakelingen tesamen ingevoerde testinformatie te bepa-5 len als test van genoemde interonnektiefuktie.
4. Werkwijze volgens één der conclusies 1, 2 of 3, met het kenmerk, dat voorts voor het testen van een interne funktie van één enkele geïntegreerde schakeling bij een test eerst een selektie-patroon over de bus wordt toegevoerd om die geïntegreerde 10 schakeling voor een teststand te selekteren, dat vervolgens seriêel een voor die gelntgereerde schakeling bestemd testpatroon wordt gekommuniceerd, en dat na het uitvoeren van de test van die geïntegreerde schakeling door die test gevormd resultaatpatroon wederom over de bus wordt gekommuniceerd ter evaluatie.
5. Drager, voorzien van meerdere digitaal werkende en onderling middels informatielijnen verbonden geïntegreerde schakelingen om te worden getest volgens de werkwijze van één der conclusies 1 tot en met 4, met het kenmerk, dat van genoemde geïntegreerde schakelingen er tenminste één voorzien is van uitgangs-20 buffertrappen die voorzien zijn van een serie-mode-ingang om seriêel een testpatroon te ontvangen, en van een parallel-mode-uitgang om daarna in de uitgangsbuffertrappen voorhanden informatie aan een interkonnektie-patroon binnen de te testen interkonnektiefunktie toe te voeren, en er tenminste één geïntegreerde schakeling voorzien is van ingangs-25 buffertrappen die voorzien zijn van een parallel-mode-ingang om van het interkonnektienetwerk informatie te ontvangen, en van een serie-mode-uitgang om een resultaatpatroon af te geven, en dat genoemde serie-mode-ingang en serie-mode-uitgang elk aangesloten zijn op een daartoe strekkende datageleider van de op de drager aangebrachte seriële bus.
6. Drager volgens conclusie 5, met het kenmerk, dat genoemde bus seriële bus een IC bus is en dat genoemde eerste en tweede aansluiting samenvallen.
7. Geïntegreerde schakeling geschikt om na aanbrengen op een drager te worden getest volgens de werkwijze volgens één der 35 conclusies 1 tot en met 4, met het kenmerk, dat in geval deze voorzien is van een reeks ter afgifte van informatie op een interkonnektienetwerk aan te sluiten aansluitpennen, voor deze aansluitpennen een reeks van 53 32478 * 1*^ PHN 11.484 25 evenzovele uitgangsbuffertrappen is voorzien, welke reeks is voorzien van een serie-mode-ingang om een testpatroon te ontvangen, een parallel-mode-uitgang om daarop in de buffertrappen voorhanden informatie aan de aansluitpennen toe te voeren, en een parallel-mode-ingang om van verdere 5 onderdelen van de geïntegreerde schakeling informatie te ontvangen, en dat genoemde serie-mode-ingang is aangesloten op een daartoe strekkende aansluitpen voor aansluiting op een dataleiding van een seriële bus.
3. Geïntegreerde schakeling geschikt om na aanbrengen op een drager te worden getest volgens de werkwijze volgens een der con- 10. clusies 1 tot en met 4, met het kenmerk, dat in het geval deze voorzien is van een reeks ter ontvangst van informatie op een interkonnektie-netwerk aan te sluiten aansluitpennen, voor deze aansluitpennen een reeks van evenzovele ingangsbuffertrappen is voorzien, welke reeks is voorzien van een parallel-mode-ingang om van de aansluitpennen informa-15 tie te ontvangen, een serie-mode-uitgang om in geval van een test in de buffertrappen voorhanden informatie als resultaatpatroon af te geven, en een parallel-mode-uitgang om aan verdere onderdelen van de geïntegreerde schakeling informatie toe te voeren, en dat genoemde serie-mode-uitgang is aangesloten op een daartoe strekkende aansluitpen voor aan-20 sluiting op een dataleiding van een seriële bus.
9. Geïntegreerde schakeling geschikt om na aanbrengen op een drager te worden getest volgens de werkwijze volgens één der conclusies 1 tot en met 4, met het kenmerk, dat in het geval deze voorzien is van een reeks bidirektioneel werkend op een interkonnektie- 25 netwerk aan te sluiten aansluitpennen, voor deze pennen een reeks van evenzovele aansluitbuffertrappen is voorzien, welke voorzien is van een serie-mode-ingang om een testpatroon te ontvangen, een parallel-mode-uitgang om daarop in de buffertrappen voorhanden informatie aan de aansluitpennen toe te voeren, een parallel-mode-ingang om van de aansluit-30 pennen informatie te ontvangen, en van een serie-mode-uitgang om een resultaatpatroon af te geven, en dat genoemde serie-mode-ingang en serie-mode-uitgang elk aangesloten zijn op een daartoe strekkende aansluitpen voor aansluiting op een dataleiding van een seriële bus.
10. Geïntegreerde schakeling volgens conclusie 9, met het 35 kenmerk, dat genoemde reeks voorzien is van een verdere parallelmode-ingang en een verdere parallelmode-uitgang om met verdere onderdelen van de geïntegreerde schakeling informatie te kommuniceren. : . .476 * PHN 11.484 26
11. Geïntegreerde schakeling volgens één der conclusies 7, 8, 9, met het kenmerk, dat in genoemde reeks verdere buffertrappen zijn geschakeld die uitsluitend met inwendige onderdelen van de schakeling zijn verbonden om daarmede testinformatie te kommuniceren.
12. Geïntegreerde schakeling volgens één der conclusies 7 tot en met 11, met het kenmerk, dat in geval de serie-mode-ingang is voorzien deze mede voorzien is van een patroonexpansie-inrichting.
13. Geïntegreerde schakeling volgens één der conclusies 7 tot en met 12, met het kenmerk, dat in geval de serie-mode-uitgang is 10 voorzien deze mede voorzien is van een patroonkompaktie-inrichting.
14. Testinrichting voor het testen van dragers met meerdere geïntegreerde schakelingen volgens de werkwijze van één der conclusies 1 tot en met 4, met het kenmerk, dat genoemde testinrichting voorzien is van aansluitmiddelen ter aansluiting op genoemde seriële 15 bus, van selektiemiddelen om tenminste twee onderling door informatie-verbindingen buiten genoemde seriële bus verbonden geïntegreerde schakelingen voor een teststand te selekteren generatormiddelen om aan tenminste één van genoemde tenminste twee geïntegreerde schakelingen in een invoerstand van dezelve over genoemde seriële bus 20 seriêel een testpatroon toe te voeren, en ontvangstmiddelen om na voorbijgaande aktivering van genoemde tenminste twee geïntegreerde schakelingen in een uitvoeringsstand ter testing van een daartussen geïmplementeerde interkonnektiefunktie in een hernomen teststand een op basis van laatstgenoemd testpatroon in tenminste één verdere 25 geïntegreerde schakeling opgenomen resultaatpatroon in een uitvoer-stand van laatstgenoemde schakeling na kommunikatie over de seriële bus te ontvangen en te evalueren. S5 0 2 4 7 5
NL8502476A 1985-09-11 1985-09-11 Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers. NL8502476A (nl)

Priority Applications (9)

Application Number Priority Date Filing Date Title
NL8502476A NL8502476A (nl) 1985-09-11 1985-09-11 Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
DE3627638A DE3627638C2 (de) 1985-09-11 1986-08-14 Verfahren zum Prüfen von auf Träger angeordneten integrierten Schaltungen, Träger mit derartigen integrierten Schaltungen sowie integrierte Schaltung und Prüfanordnung zum Durchführen des Verfahrens
US06/902,910 US4791358A (en) 1985-09-11 1986-09-02 Integrated circuits, carriers therefor and testing apparatus and method for the foregoing
SE8603749A SE469995B (sv) 1985-09-11 1986-09-08 Förfarande för testning av integrerade kretsar som är monterade på en bärare
CA000517650A CA1257012A (en) 1985-09-11 1986-09-08 Testing of combination of carrier and integrated circuits mounted thereon
GB8621538A GB2180355B (en) 1985-09-11 1986-09-08 Testing assemblies of interconnected integrated circuits
JP61209756A JP2873297B2 (ja) 1985-09-11 1986-09-08 集積回路搭載担体のテスト方法、該集積回路搭載担体、該担体に搭載する集積回路及び該担体テスト用のテスト装置
FR8612607A FR2587124B1 (fr) 1985-09-11 1986-09-09 Procede pour tester des supports portant plusieurs circuits integres a fonctionnement numerique, support pourvu de tels circuits, circuit integre propre a etre monte sur un tel support et dispositif de test pour tester de tels supports
US07/239,714 US4879717A (en) 1985-09-11 1988-09-02 Testable carriers for integrated circuits

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8502476A NL8502476A (nl) 1985-09-11 1985-09-11 Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
NL8502476 1985-09-11

Publications (1)

Publication Number Publication Date
NL8502476A true NL8502476A (nl) 1987-04-01

Family

ID=19846534

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8502476A NL8502476A (nl) 1985-09-11 1985-09-11 Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.

Country Status (8)

Country Link
US (2) US4791358A (nl)
JP (1) JP2873297B2 (nl)
CA (1) CA1257012A (nl)
DE (1) DE3627638C2 (nl)
FR (1) FR2587124B1 (nl)
GB (1) GB2180355B (nl)
NL (1) NL8502476A (nl)
SE (1) SE469995B (nl)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL192801C (nl) * 1986-09-10 1998-02-03 Philips Electronics Nv Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.
NL8801362A (nl) * 1988-05-27 1989-12-18 Philips Nv Elektronische module bevattende een eerste substraatelement met een funktioneel deel, alsmede een tweede substraatelement voor het testen van een interkonnektiefunktie, voet bevattende zo een tweede substraatelement, substraatelement te gebruiken als zo een tweede substraatelement en elektronisch apparaat bevattende een plaat met gedrukte bedrading en ten minste twee zulke elektronische modules.
NL8801835A (nl) * 1988-07-20 1990-02-16 Philips Nv Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel.
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
US4862072A (en) * 1988-09-08 1989-08-29 General Electric Company Distributed access serial port test arrangement for integrated circuits
US4996691A (en) * 1988-09-21 1991-02-26 Northern Telecom Limited Integrated circuit testing method and apparatus and integrated circuit devices for use therewith
US5077738A (en) * 1988-12-30 1991-12-31 Intel Corporation Test mode enable scheme for memory
US4875003A (en) * 1989-02-21 1989-10-17 Silicon Connections Corporation Non-contact I/O signal pad scan testing of VLSI circuits
JPH02260200A (ja) * 1989-03-30 1990-10-22 Sharp Corp 複数ビット並列テスト機能を有する半導体記憶装置における複数ビット並列機能テスト方法
JP3005250B2 (ja) 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
US5115435A (en) * 1989-10-19 1992-05-19 Ncr Corporation Method and apparatus for bus executed boundary scanning
US5168501A (en) * 1990-02-06 1992-12-01 Unisys Corporation Method for checking hardware errors
US6675333B1 (en) * 1990-03-30 2004-01-06 Texas Instruments Incorporated Integrated circuit with serial I/O controller
JP3394542B2 (ja) * 1990-03-30 2003-04-07 テキサス インスツルメンツ インコーポレイテツド 直列データ入出力テスト装置
US5498972A (en) * 1990-08-15 1996-03-12 Telefonaktiebolaget Lm Ericsson Device for monitoring the supply voltage on integrated circuits
SE466875B (sv) * 1990-08-15 1992-04-13 Ellemtel Utvecklings Ab Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets
US5293123A (en) * 1990-10-19 1994-03-08 Tandem Computers Incorporated Pseudo-Random scan test apparatus
US5122753A (en) * 1990-12-20 1992-06-16 Microelectronics And Computer Technology Corporation Method of testing electrical components for defects
US5369645A (en) * 1991-07-02 1994-11-29 Hewlett-Packard Company Testing integrated circuit pad input and output structures
DE4132072A1 (de) * 1991-09-26 1993-04-08 Grundig Emv Pruefeinrichtung fuer integrierte schaltkreise
US5377198A (en) * 1991-11-27 1994-12-27 Ncr Corporation (Nka At&T Global Information Solutions Company JTAG instruction error detection
US5343478A (en) * 1991-11-27 1994-08-30 Ncr Corporation Computer system configuration via test bus
US5423050A (en) * 1991-11-27 1995-06-06 Ncr Corporation Intermodule test across system bus utilizing serial test bus
US5325368A (en) * 1991-11-27 1994-06-28 Ncr Corporation JTAG component description via nonvolatile memory
US5410551A (en) * 1992-01-02 1995-04-25 Andahl Corporation Net verification method and apparatus
US5448166A (en) * 1992-01-03 1995-09-05 Hewlett-Packard Company Powered testing of mixed conventional/boundary-scan logic
US5260649A (en) * 1992-01-03 1993-11-09 Hewlett-Packard Company Powered testing of mixed conventional/boundary-scan logic
US5390191A (en) * 1992-01-31 1995-02-14 Sony Corporation Apparatus and method for testing the interconnection between integrated circuits
TW253097B (nl) * 1992-03-02 1995-08-01 At & T Corp
US5341380A (en) * 1992-03-19 1994-08-23 Nec Corporation Large-scale integrated circuit device
US5270642A (en) * 1992-05-15 1993-12-14 Hewlett-Packard Company Partitioned boundary-scan testing for the reduction of testing-induced damage
GB9217728D0 (en) * 1992-08-20 1992-09-30 Texas Instruments Ltd Method of testing interconnections between integrated circuits in a circuit
DE4322249A1 (de) * 1992-10-23 1994-04-28 Marquardt Gmbh Bus-Schalter
EP0642083A1 (en) * 1993-09-04 1995-03-08 International Business Machines Corporation Test circuit and method for interconnect testing of chips
US5581176A (en) * 1993-05-24 1996-12-03 North American Philips Corporation Analog autonomous test bus framework for testing integrated circuits on a printed circuit board
GB2278689B (en) * 1993-06-02 1997-03-19 Ford Motor Co Method and apparatus for testing integrated circuits
US5864565A (en) 1993-06-15 1999-01-26 Micron Technology, Inc. Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit
US5951703A (en) * 1993-06-28 1999-09-14 Tandem Computers Incorporated System and method for performing improved pseudo-random testing of systems having multi driver buses
DE69433618T2 (de) * 1993-12-16 2005-02-03 Koninklijke Philips Electronics N.V. Gerät zur prüfung der verbindung zwischen dem ausgang einer schaltung mit fester logischer ausgabe und dem eingang eines weiteren schaltkreises
EP0685075B1 (en) * 1993-12-21 2002-04-03 Koninklijke Philips Electronics N.V. Device for testing connections provided with pulling resistors
KR970011651B1 (ko) * 1994-02-02 1997-07-12 삼성전자 주식회사 반도체 소자의 버스라인 블록화에 의한 단선 검사장치 및 검사방법
JPH07306883A (ja) * 1994-05-12 1995-11-21 Fujitsu Ltd パターン評価支援装置
US5544107A (en) * 1994-08-22 1996-08-06 Adaptec, Inc. Diagnostic data port for a LSI or VLSI integrated circuit
JP2581018B2 (ja) * 1994-09-12 1997-02-12 日本電気株式会社 データ処理装置
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US5745493A (en) * 1995-11-20 1998-04-28 International Business Machines Corporation Method and system for addressing multiple components on a communication bus
US6011387A (en) * 1996-08-12 2000-01-04 Philips Electronics North America Corporation Analog autonomous test bus framework for testing integrated circuits on a printed circuit board
US5857085A (en) * 1996-11-13 1999-01-05 Cypress Semiconductor Corporation Interface device for XT/AT system devices on high speed local bus
WO1998043101A1 (fr) * 1997-03-21 1998-10-01 Matsushita Electric Industrial Co., Ltd. Bloc fonctionnel pour circuit integre, circuit integre a semiconducteur, procede d'inspection de circuits integres a semiconducteur, et procede de conception associe
US6242269B1 (en) * 1997-11-03 2001-06-05 Texas Instruments Incorporated Parallel scan distributors and collectors and process of testing integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6323694B1 (en) 1998-04-01 2001-11-27 Ltx Corporation Differential comparator with a programmable voltage offset for use in an automatic tester
US6052810A (en) * 1998-07-07 2000-04-18 Ltx Corporation Differential driver circuit for use in automatic test equipment
GB2344184A (en) * 1998-11-26 2000-05-31 Ericsson Telefon Ab L M Testing integrated circuits
US6654913B1 (en) * 1999-02-17 2003-11-25 International Business Machines Corporation Alternate port apparatus for manufacturing test of integrated serial bus and method therefor
FR2793328B1 (fr) * 1999-05-07 2001-06-29 Thomson Multimedia Sa Procede d'aide a la detection de defauts de fonctionnement dans un appareil numerique et appareil numerique associe
DE19940902C1 (de) * 1999-08-27 2001-06-21 Wolfgang Runge Prüfeinrichtung
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US7487419B2 (en) * 2005-06-15 2009-02-03 Nilanjan Mukherjee Reduced-pin-count-testing architectures for applying test patterns
US7386086B1 (en) * 2005-10-03 2008-06-10 Westinghouse Electric Co. Llc Printed circuit card
JP5365381B2 (ja) * 2009-07-09 2013-12-11 大日本印刷株式会社 回路板の検査方法、回路板の検査装置
JP5855616B2 (ja) * 2013-09-12 2016-02-09 大日本印刷株式会社 回路板の検査方法、回路板の検査装置
CN107861019B (zh) * 2017-11-23 2023-09-05 深圳市巴丁微电子有限公司 一种h桥的检测系统及检测方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761695A (en) * 1972-10-16 1973-09-25 Ibm Method of level sensitive testing a functional logic system
US4241307A (en) * 1978-08-18 1980-12-23 International Business Machines Corporation Module interconnection testing scheme
US4225957A (en) * 1978-10-16 1980-09-30 International Business Machines Corporation Testing macros embedded in LSI chips
US4244048A (en) * 1978-12-29 1981-01-06 International Business Machines Corporation Chip and wafer configuration and testing method for large-scale-integrated circuits
JPS5672367A (en) * 1979-11-17 1981-06-16 Fujitsu Ltd Circuit for test
NL8004176A (nl) * 1980-07-21 1982-02-16 Philips Nv Inrichting voor het testen van een schakeling met digitaal werkende en kombinatorisch werkende onderdelen.
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
NL8005976A (nl) * 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
US4479088A (en) * 1981-01-16 1984-10-23 Burroughs Corporation Wafer including test lead connected to ground for testing networks thereon
US4494066A (en) * 1981-07-02 1985-01-15 International Business Machines Corporation Method of electrically testing a packaging structure having n interconnected integrated circuit chips
JPS5811875A (ja) * 1981-07-14 1983-01-22 Matsushita Electronics Corp 集積回路素子の自動測定装置
JPS58137060A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd Lsi搭載パツケ−ジの診断方式
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
US4509008A (en) * 1982-04-20 1985-04-02 International Business Machines Corporation Method of concurrently testing each of a plurality of interconnected integrated circuit chips
EP0104293B1 (fr) * 1982-09-28 1986-12-30 International Business Machines Corporation Dispositif pour le chargement et la lecture de différentes chaînes de bascules dans un système de traitement de données
DE3368770D1 (en) * 1982-11-20 1987-02-05 Int Computers Ltd Testing digital electronic circuits
US4580137A (en) * 1983-08-29 1986-04-01 International Business Machines Corporation LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control
JPS6082871A (ja) * 1983-10-13 1985-05-11 Nec Corp 論理集積回路
US4534028A (en) * 1983-12-01 1985-08-06 Siemens Corporate Research & Support, Inc. Random testing using scan path technique
JPH0772744B2 (ja) * 1984-09-04 1995-08-02 株式会社日立製作所 半導体集積回路装置
JPS61204744A (ja) * 1985-02-05 1986-09-10 Hitachi Ltd 診断機能を有するram内蔵lsiおよびその診断方法
US4728883A (en) * 1985-03-15 1988-03-01 Tektronix, Inc. Method of testing electronic circuits
US4710933A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Parallel/serial scan system for testing logic circuits
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system

Also Published As

Publication number Publication date
US4791358A (en) 1988-12-13
DE3627638A1 (de) 1987-03-19
SE469995B (sv) 1993-10-18
FR2587124A1 (fr) 1987-03-13
FR2587124B1 (fr) 1987-12-18
SE8603749L (sv) 1987-03-12
US4879717A (en) 1989-11-07
GB8621538D0 (en) 1986-10-15
CA1257012A (en) 1989-07-04
JP2873297B2 (ja) 1999-03-24
GB2180355B (en) 1990-01-24
SE8603749D0 (sv) 1986-09-08
DE3627638C2 (de) 2000-04-06
GB2180355A (en) 1987-03-25
JPS6262275A (ja) 1987-03-18

Similar Documents

Publication Publication Date Title
NL8502476A (nl) Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo&#39;n drager, en testinrichting voor het testen van zulke dragers.
KR0176697B1 (ko) 회로판 테스트 시스템 및 방법
EP0254981B1 (en) Diagnostic circuit
NL192801C (nl) Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.
US5754827A (en) Method and apparatus for performing fully visible tracing of an emulation
US5428622A (en) Testing architecture with independent scan paths
EP0430569B1 (en) Fault tolerant interconnection networks
EP1363132A2 (en) A method and device for testing of configuration memory cells in programmable logic devices (PLDS)
US5581564A (en) Diagnostic circuit
KR910008920B1 (ko) 다중-모우드 카운터 회로망 및 이 회로망의 동작 검사 방법
US4720672A (en) Testability system
KR900008804B1 (ko) 선견 터미날 카운터 및 터미날 카운트 신호 발생 방법
JP2002100738A (ja) 半導体集積回路及びテスト容易化回路の自動挿入方法
US5307472A (en) Data transfer interface module
JP3190364B2 (ja) 検査方法及び回路
US5513187A (en) Process for testing integrated circuits with at least one logic circuit and testable integrated circuit
US20030068000A1 (en) System and method for connecting a host and a target
WO2000031638A1 (en) Method of testing integrated circuits
JP4151241B2 (ja) 半導体試験装置のピンレジスタ回路
JP2885278B2 (ja) 半導体論理装置及び半導体論理回路の検査方法
KR920007781Y1 (ko) 동기식 병렬 전송방법을 이용한 버스정합부
EP0926597A1 (en) Method and apparatus for performing fully visible tracing of an emulation
JPH0325229Y2 (nl)
CN116340245A (zh) 桥接电路、桥接电路集成装置及硅基板
JPS62150181A (ja) 大規模集積回路の試験方式

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed