NL192801C - Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. - Google Patents

Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. Download PDF

Info

Publication number
NL192801C
NL192801C NL8602274A NL8602274A NL192801C NL 192801 C NL192801 C NL 192801C NL 8602274 A NL8602274 A NL 8602274A NL 8602274 A NL8602274 A NL 8602274A NL 192801 C NL192801 C NL 192801C
Authority
NL
Netherlands
Prior art keywords
register
integrated circuit
mode control
terminal
connection
Prior art date
Application number
NL8602274A
Other languages
English (en)
Other versions
NL192801B (nl
NL8602274A (nl
Original Assignee
Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Nv filed Critical Philips Electronics Nv
Priority to NL8602274A priority Critical patent/NL192801C/nl
Priority to DE3727723A priority patent/DE3727723C2/de
Priority to GB8720812A priority patent/GB2195185B/en
Priority to FR8712280A priority patent/FR2603704B1/fr
Priority to SE8703460A priority patent/SE465441B/sv
Priority to IT8721824A priority patent/IT1230685B/it
Priority to KR87009853A priority patent/KR960003991B1/ko
Priority to JP62225424A priority patent/JP2641214B2/ja
Publication of NL8602274A publication Critical patent/NL8602274A/nl
Priority to US07/420,612 priority patent/US5430735A/en
Priority to US08/448,199 priority patent/US5657329A/en
Publication of NL192801B publication Critical patent/NL192801B/nl
Application granted granted Critical
Publication of NL192801C publication Critical patent/NL192801C/nl

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555Control logic

Description

1 192801
Werkwijze voor het testen van een drager met meerdere digitaai-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen 5 De uitvinding betreft een werkwijze voor het testen van een aantal op een drager aangebrachte geïntegreerde schakelingen, waarbij onder besturing van een modebesturingsregister aan een in een invoerstand gestelde geïntegreerde schakeling middels een eerste aansluiting daarvan serieel een testpatroon wordt aangeboden om voorbijgaand te worden opgeslagen in een ingangsregister, waarbij vervolgens de geïntegreerde schakeling in een uitvoeringsstand wordt gesteld om uit genoemd testpatroon een resultaat-10 patroon te vormen in een uitgangsregister, en waarbij van de in een uitvoerstand gestelde geïntegreerde schakeling middels een tweede aansluiting daarvan serieel het resultaatpatroon wordt afgevoerd om middels controle op de informatie-inhoud daarvan een karakterisering van een correcte/incorrecte werking van de geïntegreerde schakeling te leveren.
Met het complexer worden van geïntegreerde schakelingen neemt de behoefte aan een betrouwbare 15 testmethode toe, omdat het afkeuren van een product in een eerdere fase van de productie gewoonlijk veel minder kostbaar is dan dat in een latere productiefase. Nu kan men geïntegreerde schakeling vóór montage op zo’n drager vergaand testen, zodat de kans op een ongedetecteerde fout in zo’n geïntegreerde schakeling verwaarloosbaar klein is. Toch blijkt het daarenboven in een structurele test testen van de drager mét opgemonteerde schakelingen nuttig, omdat een geïntegreerde schakeling bij het opmonteren beseha-20 digd kan zijn, en omdat een interconnectiefunctie defect kan zijn.
Onder de interconnectiefunctie tussen twee (of meer) geïntegreerde schakelingen wordt het operationeel gedrag, en daarmee impliciet de correcte/incorrecte structuur van de volgende elementen of een deel daarvan verstaan: a. het op de drager aangebrachte geleiderpatroon: test op onderbreking en/of kortsluiting; 25 b. de verbinding tussen deze geleiders en de aansluitpennen van de geïntegreerde schakelingsmodule; c. de verbinding tussen deze aansluitpennen en de op het substraat van de geïntegreerde schakeling aangebrachte bondflappen, bijvoorbeeld middels een bonddraad; d. eventueel aanwezige bufferelementen tussen de bondflap en de toe/afvoer voor de desbetreffende bit van test/resultaatpatroon; 30 e. eventueel tussen de aldus verbonden geïntegreerde schakelingen aangebrachte verdere elementen, alttu is voor wat betreft hun digitaal functioneren. Dit kunnen passieve elementen zijn, bijvoorbeeld een afsluitweerstand die een interconnectieverbinding aan aarde koppelt. Dit kan ook een op zichzelf niet testbare geïntegreerde schakeling zijn, bijvoorbeeld een in conventionele TTL-logica uitgevoerde module, zoals een trekkerschakeling.
35 Een in de aanhef beschreven werkwijze is bekend uit de Europese octrooiaanvrage 0.111.053. In de bekende werkwijze wordt een eerste testaansluiting van een geïntegreerde schakeling gebruikt voor het selectief toevoeren van een reconfiguratieboodschap, van besturingsparameters, of van een testpatroon. Er is een monitor in de schakeling die de eerste aansluiting in afhankelijkheid van via andere aansluitingen aangeboden besturingssignaien verbindt met betreffende registers. Er is een groot aantal afwisselende 40 deelstappen nodig om een enkele test met een bepaald testpatroon uit te voeren. In deze deelstappen worden telkens andere gegevens aan de eerste aansluiting toegevoerd: commando voor scanlijnselectie, commando om op interrupt te stoppen, interruptsignaal, het testpatroon, commando voor verwerking van testpatroon, interruptsignaal, commando voor scanlijnselectie, en een commando voor afvoeren van resultaat naar een tweede testaansluiting. Een verder nadeel is dat steeds een (groot) aantal registers 45 aangesloten is tussen de eerste en de tweede testaansluiting, waardoor bij het gebruik van de bekende werkwijze voor een aantal geïntegreerde schakelingen in een keten lange tijden nodig zijn voor het schuiven van de gegevens door de keten.
Het is een doelstelling van de uitvinding om een werkwijze te verschaffen, waarbij een defecte schakeling veelal het testen van andere schakelingen op dezelfde drager niet in de weg zal staan, omdat veelal alle 50 geïntegreerde schakelingen, behalve die welke juist getest wordt, practisch kortgesloten zijn, dat voorts een besturing van de respectievelijke geïntegreerde schakelingen in twee niveaus wordt gerealiseerd, waardoor besturing van onderscheiden testmodi gemakkelijk realiseerbaar is, en dat verder door een standaardisatie van de aansluitingen een kader geschapen wordt, waarin een willekeurige schakeling testbaar gemaakt wordt zonder dat additionele aansluitingen voor informatie of besturing nodig zijn.
55 De interconnectietechniek blijkt eenvoudig, zodat onder meer weinig oppervlak van de drager wordt ingenomen; er is een willekeurige adresseerbaarheid van de geïntegreerde schakeling realiseerbaar; de methodiek is toepasbaar op bestaande testpr-ocedures; en per geïntegreerde schakeling zijn functie- 192801 2 veranderingen en toevoegingen mogeiijk zonder dat het interface voor testen veranderd behoeft te worden.
De werkwijze volgens de uitvinding realiseert de doelstelling, doordat hij het kenmerk heeft, dat vóór het activeren van genoemde invoerstand de geïntegreerde schakelingen in een voorbereidingsstand worden gesteld, waarin aan de eerste aansluiting een modebesturingssignaaltrein wordt toegevoerd om in de 5 geïntegreerde schakeling in het modebesturingsregister te worden opgeslagen, en dat daarna, gebaseerd op een eerste inhoud van het modebesturingsregister, als eerste alternatief schakelmiddelen bestuurd worden om de eerste aansluiting met voorbijgaan van het modebesturingsregister in logische zin op de tweede aansluiting kort te sluiten om op de eerste aansluiting ontvangen informatie zonder verwerking door te koppelen op een met de eerste aansluiting overeenkomende en met de tweede aansluiting verbonden 10 aansluiting van een andere geïntegreerde schakeling, respectievelijk dat, gebaseerd op een tweede inhoud van het modebesturingsregister, als tweede alternatief schakelmiddelen bestuurd worden om zowel de eerste aansluiting met voorbijgaan van het modebesturingsregister door te verbinden met het ingangs-register om daaraan op de eerste aansluiting ontvangen testpatronen toe te voeren, als om de tweede aansluiting met voorbijgaan van het modebesturingsregister door te verbinden met het uitgangsregister om 15 daaraan via de tweede verbinding af te voeren resultaatpatronen te ontlenen.
Het artikel "LSSD scan path truncated to minimum length for testing”, IBM Technical Disclosure Bulletin, Vol. 25, no. 12, mei 1983, bladzijden 6547-6549, beschrijft de noodzaak tot het verkorten van een scan-keten. Hierbij wordt de mogelijk genoemd om de keten door middel van schakelaars te verkorten, waarbij naar keuze een deel van de keten kortgesloten kan worden. Het artikel geeft geen beschrijving voor 20 het bedienen van dergelijke schakelaars in een testmode of een operationele mode.
Door de gemakkelijk instelbare modebesturing zijn, indien nodig, vele verschillende modes realiseerbaar. Door de kortsluiting is meestal, ook bij aanzienlijke defecten, een test van andere geïntegreerde schakelingen uitvoerbaar.
In de tweede mode kan het testpatroon zowel voor een test van het inwendige van een geïntegreerde 25 schakeling als voor een test van een interconnectiefunctie worden gebruikt.
De uitvinding betreft mede een drager voorzien van een aantal geïntegreerde schakelingen welke middels toepassing van de werkwijze gemakkelijk testbaar is. De uitvinding betreft mede een geïntegreerde schakeling welke geschikt is om op een dergelijke drager aangebracht en getest te worden.
30 De uitvinding wordt nader toegelicht aan de hand van enkele figuren.
Figuur 1 geeft een blokschema van een geïntegreerde schakeling welke het principe van de uitvinding belichaamt.
Figuur 2 geeft een nadere detaillering van de onderlinge samenhang in een deel van figuur 1.
Figuur 3 geeft een uitvoeringsvoorbeeld van een drager met meerdere geïntegreerde schakelingen.
35
Figuur 1 geeft een blokschema van een geïntegreerde schakeling welke het principe van de uitvinding belichaamt. De omhulling is aangegeven door het blok 20. De schakeling bevat vier registers 30, 32, 34, 36. Schuifregister 30 wordt via schakelaar 42 gevoed door ingang 22 om een modebesturingssignaaltrein te ontvangen; in dit eenvoudige voorbeeld telt deze vier bits. Het opslaan hiervan gebeurt onder synchronisatie 40 door klokpulsen op klem CL en middels een eerste besturingssignaal op klem TST dat aangeeft dat een serieel patroon wordt ontvangen en een brede besturingssignaal op klem C/D, dat de schakelaar 42 in de bovenste stand stelt en aldus signaleert dat de modebesturingssignaaltrein ontvangen kan worden. In de niet-teststand zijn de registers 32, 34, 36 transparant en voor de buitenwereld niet merkbaar.
De eigenlijke gebruikersfunctie van de schakeling wordt vervuld door de bistabiele elementen van 45 register 34 (in dit voorbeeld ook vier) en het blok 38 dat hier niet nader gespecificeerde kombinatorische logica bevat (en eventueel verdere elementen). De bistabiele elementen van register 34 fungeren door de biderectionele koppeling met blok 38 als interne flipflops van dit blok. In de in/uitvoerstanden wordt register 34 op de gebruikelijke scan-test-manier bedreven om een test/resultaatpatroon met de buitenwereld te communiceren. In een andere realisatie fungeren ze om informatie op te slaan, waarmee interne flipflops in 50 blok 38 op een desbetreffende, waarde kunnen worden vooringesteid. In dat geval wordt de eigenlijke functie van de geïntegreerde schakeling geheel door blok 38 vervuld. De flipflops van register 34, respectievelijk de flipflops die daardoor worden ingesteld, kunnen geografisch op een willekeurige positie binnen blok 38 gelegen zijn. De gebruikersfunctie wordt eenvoudshalve niet nader gespecificeerd.
Register 32 bevat in dit voorbeeld zes trappen die parallelsgewijze gevuld kunnen worden via ingang 26. 55 Verder kan het serieel gevuld worden via ingang 22 en de schakelaars 42 en 44, mits deze in de juiste standen staan. Het register 32 heeft een seriële uitgang naar register 34. Het register 32 heeft een parallelle uitgang naar het blok (combinatorische) logica 38. Voor het testen van de interconnectiefunctie wordt 3 192801 parallel een resultaatpatroon ontvangen, dat serieel wordt afgevoerd. Voor het testen van blok 38 wordt serieel een testpatroon ontvangen, dat parallel wordt afgevoerd. Het is niet strikt noodzakelijk dat beide voorzieningen ook inderdaad geïntegreerde worden.
Register 36 bevat in dit voorbeeld zes trappen die parallelsgewijze gevuld kunnen worden van uit het 5 blok (combinatorische) logica 38. Verder kan het serieel gevuld worden vanuit register 34. Het register 36 kan zijn formatie serieel afgeven aan uitgang 24, mits schakelaars 46 en 48 in de juiste standen staan. Het register 32 heeft een parallelle uitgang via de uitgangen 28. Voor het testen van de interconnectiefunctie wordt serieel een testpatroon ontvangen dat parallel wordt afgevoerd. Voor het testen van blok 38 wordt parallel een resultaatpatroon ontvangen, dat serieel wordt afgevoerd. Het is niet strikt noodzakelijk dat beide 10 voorzieningen ook inderdaad worden geïntegreerd.
Het schuifregister 30 heeft een seriële uitgang naar uitgang 24, mits schakelaar 46 in de juiste stand staat. In bepaalde gevallen is deze laatste verbinding overbodig en heeft register 30 geen serie-uitgang. Voorts is er tussen seriële ingang 22 en seriële uitgang 24 een logische kortsluiting 40, die actief is onder voorwaarde dat de vier schakelaars 42, 44, 46, 48 alle in de juiste stand staan. Tenslotte bevat de 15 geïntegreerde schakeling nog een decodeur 50 die is aangesloten op (een deel van schuifregister 30. Decodeur 50 kan bepaalde bits of bitcombinaties in schuifregister 30 decoderen om alsdan een bepaald intern stuursignaal voor de geïntegreerde schakeling 20 te vormen. In een andere uitvoering is de inhoud van schuifregister 30 al geheel uitgedecodeerd en is decodeur 50 overbodig. Het hier tussen de registers 32 en 36 gelegen register 34 kan ook op een andere positie gelegen zijn, bijvoorbeeld tussen ingang 22 en 20 register 32 of tussen register 36 en uitgang 24. Het kan, als aangegeven, enkelvoudig zijn, zodat het direct serieel gevuld kan worden. Het kan ook meervoudig zijn uitgevoerd, bijvoorbeeld als een registerbank of -stapel, zodat achtereenvolgens verschillende test/resultaatpatronen tezamen erin kunnen worden opgeslagen. Het is ook mogelijk dat de testpatronen een vaste lengte hebben, bijvoorbeeld van (in dit geval) vier bits, terwijl intern een veel lager testpatroon nodig is. Dan vindt multipele serieparallel-omzetting plaats.
25 Hetzelfde geldt voor de resultaatpatronen. Het adresseren van de registerbank/stapel kan weer door een geëigend besturingssignaal uit register 30/decodeur 50 gebeuren.
De operationele modes.
De schakeling van figuur 1 kent de volgende besturingsmodes: 30 - Onder besturing van een voorafbepaald signaal op klem C/D en het testbesturingssignaal op klem TST staat schakelaar 42 in de bovenste stand en wordt register 30 serieel gevuld met een modebesturingstrein.
In dit voorbeeld staat dan ocx schakelaar 46 in de bovenste stand en kan de modebesturingstrein ook aan andere geïntegreerde schakelingen worden doorgegeven, welke zijn aangesloten op aansluiting 24. Het is voordelig als alle modebesturingsregister 30 dezelfde lengte hebben. Bij het vullen vindt synchronisatie 35 plaats door klokpulsen op aansluiting CL.
Als genoemd signaal niet op klem C/D aanwezig is, staan schakelaars 42 en 46 in de onderste stand.
Dat betekent dat er dan géén modebesturingssignalen worden toegevoerd, doch dat de werking van de schakeling (mede-)bestuurd kan worden door de inhoud van modebesturingsregister 30. Deze besturingsmodes kunnen het volgende betreffen: 40 - Herkenning van een adres. Alleen als in bepaalde bitposities van moderegister 30 een voorafbepaald patroon is opgeslagen, is de hierna te bespreken test mode actief. In alle andere gevallen is de gebruikers-mode actief, waarin alleen de geïntegreerde gebruiksfuncties worden uitgevoerd. Deze herkenning vindt plaats in decodeur 50.
- Instellen van schakelaars, 44, 48. Als deze op de ’’binnenste” stand staan is de kortsluiting 40 actief, 45 zodat een daaropvolgend aan ingang 22 aangeleverde signaaltrein direct wordt afgevoerd aan uitgang 24. Dit betekent, dat een testpatroon of resultaatpatroon vrijwel zonder vertraging aan een andere geïntegreerde schakeling kan worden doorgekoppeld. Als de schakelaars 44, 48 in de ’’buitenste” stand staan, en op klem TST wordt een ’’test-besturingssignaal” ontvangen, dan is een signaaltrein op aansluiting 22 te behandelen als een testpatroon en kan gebruikt worden om serieel de registers 32 en/of 34 en/of 36 te vullen met een 50 geëigend testpatroon. De functie van de respectievelijk testbits wordt hierna uitgelegd. Als na deze toevoer het ’’test” besturingssignaal op klem TST verdwijnt, wordt het testpatroon verwerkt in de (combinatorische) logische schakeling 38, waardoor een resultaatpatroon verschijnt in de registers 34 en/of 36, respectievelijk het resultaat van een test op een interconnectie in register 32. Als daarna het testbesturingssignaal op klem TST weer verschijnt (na één of een voorafbepaald groter aantal klokpulsen op klem CL) kan het resultaat-55 patroon voor evaluatie worden afgevoerd via aansluiting 24. De invoerstand, en de uitvoerstand worden beide gesynchroniseerd door klokpulsen op klem CL. De uitvoeringsstand kan eventueel ook gesynchroniseerd worden door klokpulsen op klem CL. Veelal zal dit niet gebeuren, bijvoorbeeld als er hand-schud- 192801 4 protocollen tussen verschillende geïntegreerde schakelingen geïmplementeerd zijn (die zou anders niet getest kunnen worden), en in het algemeen als het gebruik van de seriële schuifklok niet optimaal zou zijn, bijvoorbeeld door een te lage frequentie. Er zal dan of een andere externe klok voorzien zijn, of zelfs een interne.
5 Verdere modes die selectief te besturen zijn, kunnen één of meer van de volgende zijn. Register 34 wordt kort gesloten middels een paar schakelaars op dezelfde manier als schakelaars 44/46 een kortsluiting realiseren over lijn 40. Ditzelfde kan gebeuren voor de registers 32 en/of 36. Het is ook mogelijk ingang 22 direct kort te sluiten op de serie-ingang van register 36. Het is ook mogelijk de serie-uitgang van register 32 direct kort te sluiten op uitgang 24. Voorts kan een bepaald intern besturingssignaal voor het inwendige van 10 blok 38 gerealiseerd worden.
Figuur 2 geeft een nader beeld van de organisatorische samenhang tussen de registers 32, 34 en 36 en het blok 380, dat in dit geval naast niet-getekende combinatorische logica ook een aantal flipflops bevat. In de eerste plaats is door middel van schakelaars 60, 62 en lijn 64 een selectief aanstuurbare kortsluiting voor register 34 gerealiseerd. De flipflops van register 32 emuleren een reeks van zes van buiten de schakeling 15 ontvangbare informatiebits (over aansluiting 26). De flipflops van register 36 bevatten na een test van blok 380 representaties van zes aan verdere elementen af te geven informatiebits. Alternatief emuleren ze vóór een test van een interconnectiefunctie een aan deze interconnectiefunctie af te geven testpatroon, dat daarop, bijvoorbeeld in een andere geïntegreerde schakeling, ontvangbaar is. Naast het voorgaande is het mogelijk dat een aantal van de registertrappen van registers 32, 36 bidirectioneel op inwendige onderdelen 20 van blok 38/380 is aangesloten.
In figuur 2 is getoond dat het inwendige van blok 380 naast combinatorische logica, hier weer niet getekend, ook en aantal flipflops bevat. Deze zijn door blokjes aangegeven. De logische diepte, gemeten in bits, bedraagt voor alle ingangstrappen van register 32 tot aan de uitgangstrappen van register 36 drie bits. Daarbij kan de combinatorische logica allerlei dwarsverbindingen geven. In feite is het nu zo, dat de 25 functionele schakeling verdeeld is in zes, parallel georganiseerde, onafhankelijk laadbare scantest-ketens, terwijl register 32 een serie-parallel-, en register 36 een parallel-serie omzetten vormt. Op dezelfde manier kan voor het testen van een interconnectiefunctie tussen geïntegreerde schakelingen op één drager register 36 een serie/parallel omzetten vormen, respectievelijk register 32 een parallel/serie omzetter.
In figuur 1 is aangegeven dat register 34 bitsgewijze bidirectioneel is aangesloten op blok 38. In figuur 2 30 is elke afzonderlijke bitpositie unidirectioneel aangesloten op telkens één voorafbepaalde interne flipflop binnen blok 380. Daardoor kunnen, in dit voorbeeld de bitposities 52, 54 op ren voorafbepaalde waarde inhoud gesteld worden. Voorts is op overeenkomstige selectieve manier, de informatie-inhoud aan bitposities 56, 58 afleidbaar zonder verdere interacties met latere flipflops van de scan-test-keten. Het voordeel van zo een vóórinstelling/specifieke aftasting is dat in bepaalde gevallen volstaan kan worden met 35 het éénmalig vullen van register 36, ook als de diepte van de afzonderlijke scanlijnen binnen blok 380 (veel) groter is dan 1 bitspositie. De volgde modes zijn mogelijk: a. kortsluiting middels verbinding 40; b. de scantest wordt uitgevoerd met een testpatroon van zes bits breed en drie bits diep, hetzelfde is de afmeting van het resultaatpatroon. In de praktijk zullen zulke patronen veelal van aanzienlijk grotere 40 afmeting zijn; c. het register 32 wordt gevuld met een testpatroon van zes bits breed en één bit diep; een resultaat patroon van dezelfde afmeting wordt gevormd in register 36, waarbij register 34 niet geactiveerd wordt; d. hetzelfde als c, maar hierbij wordt ook register 34 geactiveerd; e. alleen register 34 wordt geactiveerd, waarbij registers 32, 36 kortgesloten worden (het voordeel daarvan 45 is dat dan snel een patroon kan worden aangevoerd via ingang 22 en afgevoerd via uitgang 24.
Figuur 3 geeft een uitvoeringsvoorbeeld van een drager met drie geïntegreerde schakelingen waarop de uitvinding van toepassing is. De geïntegreerde schakeling 70 komt naar buiten toe overeen met de schakeling van figuur 1: drie besturingsaansluitingen TST, CL, C/D zes randpennen aan 260 aan de ingangskant, idem zoveel 280 aan de uitgangskant. Verder is er een ingang 220 en een uitgang 240 voor 50 een modebesturingssignnaaltrein. De geïntegreerde schakelingen 72, 74 zijn op overeenkomstige manier getekend, waar ze echter ook onder elkaar geheel verschillende functies kunnen hebben. In de figuur is alleen aangegeven dat ze elk slechts vier randpennen aan de ingangskant en eventueel randpennen aan de uitgangskant bezitten. De aansluitingen 220, 222, 224 zijn overeenkomstig. Aansluitingen 240 en 222 zijn onderling doorverbonden. Als dus in schakeling 70 de kortsluiting over het modebesturingsregisters 55 geactiveerd is, kan een modebesturingssignaaltrein direct aan de geïntegreerde schakeling 72 worden toegevoerd. Ditzelfde geldt ook als deze signaaltrein een testpatroon is, of indien van toepassing, een resultaatpatroon. Wat betreft de seriële ingang 220 en verder zijn de drie geïntegreerde schakelingen dus in

Claims (16)

1. Werkwijze voor het testen van een aantal op een drager aangebrachte geïntegreerde schakelingen, waarbij onder besturing van een modebesturingsregister aan een in een invoerstand gestelde geïntegreerde schakeling middels een eerste aansluiting daarvan serieel een testpatroon wordt aangeboden om voorbijgaand te worden opgeslagen in een ingangsregister, waarbij vervolgens de geïntegreerde schakeling in een uitvoeringsstand wordt gesteld om uit genoemd testpatroon een resultaatpatroon te vormen in een 20 uitgangsregister, en waarbij van de in een uitvoerstand gestelde geïntegreerde schakeling middels een tweede aansluiting daarvan serieel het resultaatpatroon wordt afgevoerd om middels controle op de informatie-inhoud daarvan een karakterisering van een correcte/incorrecte werking van de geïntegreerde schakeling te leveren, met het kenmerk, dat vóór het activeren van genoemde invoerstand de geïntegreerde schakelingen in een voorbereidingsstand worden gesteld, waarin aan de eerste aansluiting een mode-25 besturingssignaaltrein wordt toegevoerd om in de geïntegreerde schakeling in het modebesturingsregister te worden opgeslagen, en dat daarna, gebaseerd op een eerste inhoud van het modebesturingsregister, als eerste alternatief schakelmiddelen bestuurd worden om de eerste aansluiting met voorbijgaan van het modebesturingsregister in logische zin op de tweede aansluiting kort te sluiten om op de eerste aansluiting ontvangen informatie zonder verwerking door te koppelen op een met de eerste aansluiting overeenko-30 mende en met de tweede aansluiting verbonden aansluiting van een andere geïntegreerde schakeling, respectievelijk dat, gebaseerd op een tweede inhoud 'an het modebesturingsregister, als tweede alternatief schakelmiddelen bestuurd worden om zowel de eerste aansluiting met voorbijgaan van het modebesturingsregister door te verbinden met het ingangsregister om daaraan op de eerste aansluiting ontvangen testpatronen toe te voeren, als om de tweede aansluiting met voorbijgaan van het modebesturingsregister 35 door te verbinden met het uitgangsregister om daaraan via de tweede verbinding af te voeren resultaat-patronen te ontlenen.
2. Werkwijze volgens conclusie, met het kenmerk, dat binnen het tweede alternatief gebaseerd op een derde inhoud van het modebesturingsregister het testpatroon als een (nxm) bits testpatroon, waarbij n>1 en m> 1, ter serie-naar-parallel omzetting bestuurd wordt, ter uitvoer aan de desbetreffende geïntegreerde 40 schakeling.
3. Werkwijze volgens conclusie 2, met het kenmerk, dat gebaseerd op de derde inhoud het resultaatpatroon ter parallel-naar-serie omzetting bestuurd wordt, bij ontlening aan de desbetreffende geïntegreerde schakeling.
4. Werkwijze volgens conclusie 1, 2 of 3, met kenmerk, dat binnen het tweede alternatief gebaseerd op een 45 vierde inhoud van het modebesturingsregister het testpatroon als een (nx1) bits testpatroon ter serie-naar- parallel omzetting bestuurd wordt als emulatie van een in het ingangsregister vanuit een interconnectie-functie ontvangen informatiepatroon, en een (nx1) bits resultaat patroon in het uitgangsregister ter parallel-naar-serie omzetting bestuurd wordt als alternatief van het aanbieden aan de interconnectiefunctie.
5. Werkwijze volgens conclusie 1, met het kenmerk, dat binnen de tweede alternatief gebaseerd op een 50 vijfde inhoud van het modebesturingsregister een via de interconnectiefunctie in het ingangsregister aangeboden informatie patroon ter parallel-naar-serie omzetting wordt bestuurd, ter afvoering van het patroon via de tweede aansluiting.
5 192801 een madeliefjesketen (daisy-chain) geschakeld, maar door de kortsluitbaarheid van de diverse onderdelen is de signaaldoorloop desalniettemin snel (eventueel is de vertraging één klokpuis als er een geklokte buffer aanwezig is, welke eenvoudshalve niet is getekend). Aansluiting 280 telt zes pennen. De aansluitingen 262, 264 elk slechts vier pennen. De interconnectie-5 patronen worden in de eerste plaats bepaald door de functies die de drager met geïntegreerde schakelingen moet vervullen. Als bijzonderheid geldt daarbij nog, dat de uitgang 240 in het geval geen modebesturings-signaaltrein wordt aangeboden, en ook geen serieel testpatroon dat aan een overeenkomstige seriële ingang (22 in figuur 1) moet worden aangeboden, tijdelijk ongebruikt zou zijn. Daarom is het in dat geval mogelijk om deze pen te betrekken in het functionele aansluitingspatroon van de drager met geïntegreerde 10 schakelingen. Het desbetreffende informatiesignaal kan dan direct afgeleid zijn van klem 220.
6. Werkwijze volgens conclusie 1, met het kenmerk, dat binnen het tweede alternatief gebaseerd op een vijfde inhoud van het modebesturingsregister een testpatroon in het uitgangsregister serie-naar-parallel 55 omzetting wordt bestuurd, ter aanbieding van het patroon aan de interconnectiefunctie.
7. Werkwijze volgens één der conclusies 1 tot en met 6, met het kenmerk, dat binnen het tweede alternatief gebaseerd op een zesde inhoud van het modebesturingsregister een extra stuurregister (34), dat tussen de 192801 6 eerste en tweede aansluiting verbindbaar is, wordt aangestuurd om selectief in de interne logica van de geïntegreerde schakeling bistabiele elementen met een binaire waarde te vullen, respectievelijk bistabiele elementen uit te lezen.
8. Werkwijze voor het testen van een interconnectiefunctie tussen een aantal op een drager aangebrachte 5 geïntegreerde schakelingen, waarbij aan een in een invoerstand gestelde geïntegreerde schakeling middels een eerste aansluiting daarvan, serieel een testpatroon wordt aangeboden om voorbijgaand te worden opgeslagen, en waarbij van een in een uitvoerstand gestelde geïntegreerde schakeling middels een tweede aansluiting daarvan serieel een resultaatpatroon wordt afgevoerd om middels controle op de informatie-inhoud daarvan een karakterisering van een correcte/incorrecte werking van de interconnectiefunctie te 10 leveren, met het kenmerk, dat vóór het activeren van genoemde invoerstand de geïntegreerde schakelingen in een voorbereidingsstand worden gesteld, waarin aan de eerste aansluiting van enige betreffende geïntegreerde schakeling een modebesturingssignaaltrein wordt toegevoerd om in de geïntegreerde schakeling in een modebesturingsregister te worden opgeslagen, en dat daarna, gebaseerd op een eerste inhoud van het modebesturingsregister, als eerste alternatief schakelmiddelen bestuurd worden om de 15 eerste aansluiting met voorbijgaan van het modebesturingsregister in logische zin op de tweede aansluiting kort te sluiten om op de eerste aansluiting ontvangen informatie zonder verwerking door te koppelen op een met de eerste aansluiting overeenkomende en met de tweede aansluiting verbonden aansluiting van een andere geïntegreerde schakeling, respectievelijk dat, gebaseerd op een tweede inhoud van het modebesturingsregister, als tweede alternatief schakelmiddelen bestuurd worden om de tweede aansluiting met 20 voorbijgaan van het modebesturingsregister door te verbinden met een uitgangsregister om daaraan een op de eerste aansluiting ontvangen testpatroon te ontlenen en via met de interconnectiefunctie verbonden pennen af te voeren naar een andere geïntegreerde schakeling, of om de eerste aansluiting met voorbijgaan van het modebesturingsregister door te verbinden met een ingangsregister om daaraan een op met de interconnectiefunctie verbonden pennen ontvangen resultaatpatroon te ontlenen en via de tweede afsluiting 25 af te voeren.
9. Drager welke testbaar is volgens conclusie 8, met het kenmerk, dat de geïntegreerde schakelingen (70, 72, 74) verbonden zijn in een madeliefjesketen waarbij telkens de tweede aansluiting (240, 242) van een geïntegreerde schakeling (70, 72) in de keten verbonden is met de eerste aansluiting (222, 224) van de naastvolgende geïntegreerde schakeling (72, 74).
10. Drager volgens conclusie 9, met het kenmerk, dat van ten minste één geïntegreerde schakeling (70) de tweede aansluiting (240) verbonden is met enige functionele aansluiting (262) van enige geïntegreerde schakeling (72) in de keten.
11. Geïntegreerde schakeling (20) met een eerste aansluiting en een tweede aansluiting, welke aansluiting onder besturing van een modebesturingsregister door middel van een eerste en een tweede schakelmiddel 35 verbindbaar zijn met een verder register, met het kenmerk, dat het eerste schakelmiddel (42, 46) een eerste stand bezit om het modebesturingsregister (30) tussen de eerste (22) en tweede aansluiting (24) te verbinden, en een tweede stand om het modebesturingsregister (33) te isoleren, dat het tweede schakelmiddel (44, 48) een derde stand bezit om een kortsluiting (40) in logische zin tussen de eerste (22) en de tweede aansluiting (24) te realiseren, en een vierde stand om tussen de eerste (22) en tweede aansluiting 40 (24) het verdere register (32, 34, 36) te verbinden, en dat genoemd verder register (32, 34, 36) met verdere ingangen (26) en uitgangen (28) van de geïntegreerde schakeling verbindbaar is om daarmee testpatronen en resultaatpatronen parallelsgewijs te communiceren.
12. Geïntegreerde schakeling volgens conclusie 11, met het kenmerk, dat een intern register (34) tussen de eerste (22) en tweede aansluiting (24) verbindbaar is, waarvan parallel-aansluitingen uitsluitend met de 45 interne logica (38) van de geïntegreerde schakeling verbindbaar zijn.
13. Geïntegreerde schakeling volgens conclusie 12, met het kenmerk, dat genoemd intern register (34) meervoudig is en naast besturingssignalen ook een selectiesignaal van het modebesturingsregister ontvangt.
14. Geïntegreerde schakeling volgens één der conclusies 11, 12 of 13, met het kenmerk, dat de kortsluiting 50 (40) vrijwel zonder vertraging gerealiseerd wordt.
15. Geïntegreerde schakeling volgens één der conclusies 11 tot en met 14, welke is voorzien van een modebesturingsregister (30), een ingangsregister (32), een intern register (34) en uitgangsregister (36), met het kenmerk, dat ten minste twee kortsluitverbindingen (40, 64) in logische zin aanwezig zijn om tussen de eerste (22) en tweede aansluiting (24) het modebesturingsregister (30) en sectief ten minste één verder 55 register (34) kort te sluiten.
16. Geïntegreerde schakeling volgens conclusie 15, met het kenmerk, dat de volgende besturingsingangen voorzien zijn: 7 192801 a. een testbesturingsingang (TST) om een testmode aan te sturen om serieel een testsignaaltrein te communiceren dan wel een operationele mode te besturen; b. een testklokingang (CL) om het communiceren te synchroniseren; c. een selectie-ingang (C/D) om in de testmode hetzij het modebesturingsregister (30), hetzij een ander 5 register (32, 36) met de eerste (22) en/of tweede aansluiting (24) te verbinden. Hierbij 2 bladen tekening
NL8602274A 1986-09-10 1986-09-10 Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. NL192801C (nl)

Priority Applications (10)

Application Number Priority Date Filing Date Title
NL8602274A NL192801C (nl) 1986-09-10 1986-09-10 Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.
DE3727723A DE3727723C2 (de) 1986-09-10 1987-08-20 Verfahren zur Prüfung eines Trägers mit mehreren integrierten Digitalschaltungen, geeignete integrierte Schaltung zum Anbringen auf einem auf diese Weise zu prüfenden Träger und Träger mit mehreren derartigen integrierten Schaltungen
FR8712280A FR2603704B1 (fr) 1986-09-10 1987-09-04 Procede pour tester un support portant plusieurs circuits integres a fonctionnement numerique, circuit integre propre a etre monte sur un support a tester ainsi, et support pourvu de plusieurs circuits integres de ce genre
GB8720812A GB2195185B (en) 1986-09-10 1987-09-04 Testing circuits comprising integrated circuits provided on a carrier
SE8703460A SE465441B (sv) 1986-09-10 1987-09-07 Foerfarande foer undersoekning av integrerade kretsar samt medel foer genomfoerande av foerfarandet
IT8721824A IT1230685B (it) 1986-09-10 1987-09-07 Collaudo di circuiti integrati presenti su un supporto
KR87009853A KR960003991B1 (en) 1986-09-10 1987-09-07 Testing circuit comprising integrated circuits provided on a carrier
JP62225424A JP2641214B2 (ja) 1986-09-10 1987-09-10 回路試験方法
US07/420,612 US5430735A (en) 1986-09-10 1989-10-10 Testing integrated circuits provided on a carrier
US08/448,199 US5657329A (en) 1986-09-10 1995-05-23 Testing integrated circuits provided on a carrier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8602274 1986-09-10
NL8602274A NL192801C (nl) 1986-09-10 1986-09-10 Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.

Publications (3)

Publication Number Publication Date
NL8602274A NL8602274A (nl) 1988-04-05
NL192801B NL192801B (nl) 1997-10-01
NL192801C true NL192801C (nl) 1998-02-03

Family

ID=19848518

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8602274A NL192801C (nl) 1986-09-10 1986-09-10 Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.

Country Status (9)

Country Link
US (2) US5430735A (nl)
JP (1) JP2641214B2 (nl)
KR (1) KR960003991B1 (nl)
DE (1) DE3727723C2 (nl)
FR (1) FR2603704B1 (nl)
GB (1) GB2195185B (nl)
IT (1) IT1230685B (nl)
NL (1) NL192801C (nl)
SE (1) SE465441B (nl)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL192801C (nl) * 1986-09-10 1998-02-03 Philips Electronics Nv Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.
US5329471A (en) * 1987-06-02 1994-07-12 Texas Instruments Incorporated Emulation devices, systems and methods utilizing state machines
US6522985B1 (en) 1989-07-31 2003-02-18 Texas Instruments Incorporated Emulation devices, systems and methods utilizing state machines
US6085336A (en) * 1987-06-02 2000-07-04 Texas Instruments Incorporated Data processing devices, systems and methods with mode driven stops
US5535331A (en) * 1987-09-04 1996-07-09 Texas Instruments Incorporated Processor condition sensing circuits, systems and methods
US5684721A (en) * 1987-09-04 1997-11-04 Texas Instruments Incorporated Electronic systems and emulation and testing devices, cables, systems and methods
DE3911939A1 (de) * 1989-04-12 1990-10-18 Philips Patentverwaltung Integrierte schaltungsanordnung
US5805792A (en) * 1989-07-31 1998-09-08 Texas Instruments Incorporated Emulation devices, systems, and methods
US5048021A (en) * 1989-08-28 1991-09-10 At&T Bell Laboratories Method and apparatus for generating control signals
JPH0389182A (ja) * 1989-08-31 1991-04-15 Sharp Corp 集積回路装置
NL9000380A (nl) * 1990-02-16 1991-09-16 Philips Nv Sequentiele finite state machine schakeling, alsmede geintegreerde schakeling voorzien van de schakeling.
JP3118266B2 (ja) * 1990-03-06 2000-12-18 ゼロックス コーポレイション 同期セグメントバスとバス通信方法
US5153882A (en) * 1990-03-29 1992-10-06 National Semiconductor Corporation Serial scan diagnostics apparatus and method for a memory device
US6675333B1 (en) * 1990-03-30 2004-01-06 Texas Instruments Incorporated Integrated circuit with serial I/O controller
TW216472B (nl) * 1991-12-18 1993-11-21 Philips Nv
US5471481A (en) * 1992-05-18 1995-11-28 Sony Corporation Testing method for electronic apparatus
US5617021A (en) * 1992-07-23 1997-04-01 Xilinx, Inc. High speed post-programming net verification method
EP0595379B1 (en) * 1992-09-07 2002-11-20 Koninklijke Philips Electronics N.V. A method and apparatus for analog test signal usage in a digital environment
US5636229A (en) * 1992-11-18 1997-06-03 U.S. Philips Corporation Method for generating test patterns to detect an electric shortcircuit, a method for testing electric circuitry while using test patterns so generated, and a tester device for testing electric circuitry with such test patterns
DE69606129T3 (de) * 1995-10-13 2015-03-05 Jtag Technologies B.V. Verfahren und Tester zur Beaufschlagung eines elektronischen Bausteins mit einem Triggerimpuls
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US5719879A (en) * 1995-12-21 1998-02-17 International Business Machines Corporation Scan-bypass architecture without additional external latches
US5869979A (en) * 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US6035260A (en) * 1997-04-23 2000-03-07 Northrop Grumman Corporation Wrist strap integrity check circuitry
US5872455A (en) * 1997-05-16 1999-02-16 Northrop Grumman Corporation Wrist strap test mode circuitry
US7155646B2 (en) * 1999-02-10 2006-12-26 Texas Instruments Incorporated Tap and test controller with separate enable inputs
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
JP2000081466A (ja) * 1998-09-07 2000-03-21 Oki Electric Ind Co Ltd 半導体集積装置
US6430718B1 (en) * 1999-08-30 2002-08-06 Cypress Semiconductor Corp. Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
DE10142675A1 (de) 2001-08-31 2003-04-03 Infineon Technologies Ag Steuerregister
JP3785388B2 (ja) * 2002-09-17 2006-06-14 松下電器産業株式会社 故障検出方法
US7284170B2 (en) * 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals
US7508724B2 (en) * 2006-11-30 2009-03-24 Mosaid Technologies Incorporated Circuit and method for testing multi-device systems
US7913128B2 (en) * 2007-11-23 2011-03-22 Mosaid Technologies Incorporated Data channel test apparatus and method thereof
US20100067203A1 (en) * 2008-07-08 2010-03-18 T-Ray Science Inc. Apparatus for carrying photoconductive integrated circuits
US10867689B2 (en) * 2019-02-12 2020-12-15 Micron Technology, Inc. Test access port architecture to facilitate multiple testing modes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761695A (en) * 1972-10-16 1973-09-25 Ibm Method of level sensitive testing a functional logic system
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4488259A (en) * 1982-10-29 1984-12-11 Ibm Corporation On chip monitor
GB8432533D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Integrated circuits
US4635261A (en) * 1985-06-26 1987-01-06 Motorola, Inc. On chip test system for configurable gate arrays
GB8518859D0 (en) * 1985-07-25 1985-08-29 Int Computers Ltd Digital integrated circuits
GB8518860D0 (en) * 1985-07-25 1985-08-29 Int Computers Ltd Digital integrated circuits
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US4710933A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Parallel/serial scan system for testing logic circuits
US4931722A (en) * 1985-11-07 1990-06-05 Control Data Corporation Flexible imbedded test system for VLSI circuits
US4701920A (en) * 1985-11-08 1987-10-20 Eta Systems, Inc. Built-in self-test system for VLSI circuit chips
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit
NL192801C (nl) * 1986-09-10 1998-02-03 Philips Electronics Nv Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.

Also Published As

Publication number Publication date
SE465441B (sv) 1991-09-09
KR960003991B1 (en) 1996-03-25
KR880004327A (ko) 1988-06-03
SE8703460D0 (sv) 1987-09-07
NL192801B (nl) 1997-10-01
JP2641214B2 (ja) 1997-08-13
IT1230685B (it) 1991-10-29
FR2603704B1 (fr) 1988-12-09
GB2195185A (en) 1988-03-30
US5657329A (en) 1997-08-12
JPS6370177A (ja) 1988-03-30
NL8602274A (nl) 1988-04-05
FR2603704A1 (fr) 1988-03-11
US5430735A (en) 1995-07-04
DE3727723C2 (de) 1999-02-04
GB2195185B (en) 1990-10-24
DE3727723A1 (de) 1988-03-17
GB8720812D0 (en) 1987-10-14
SE8703460L (sv) 1988-03-11
IT8721824A0 (it) 1987-09-07

Similar Documents

Publication Publication Date Title
NL192801C (nl) Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.
NL8502476A (nl) Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
EP0610426B1 (en) Sampling buffer for field programmable interconnect device
US6003150A (en) Method for testing field programmable gate arrays
EP1363132B1 (en) A method and device for testing of configuration memory cells in programmable logic devices (PLDS)
US8555122B2 (en) Interface device and method
US5570374A (en) Built-in self-test control network
US5465106A (en) Generic driver interface card
US6459297B1 (en) System for programming field programmable devices
US6202183B1 (en) Analog test access port and method therefor
US5581564A (en) Diagnostic circuit
US6211575B1 (en) Method and apparatus for identifying customized integrated circuits
US4720672A (en) Testability system
US6061284A (en) Core test control
US6327683B1 (en) Device scan testing
JPH03240851A (ja) システム走査路アーキテクチャ
US6408410B1 (en) Method and apparatus for built in self-test of buffer circuits for speed related defects
US4538923A (en) Test circuit for watch LSI
US5095462A (en) Fifo information storage apparatus including status and logic modules for each cell
JP4151241B2 (ja) 半導体試験装置のピンレジスタ回路
KR101114946B1 (ko) 경로데이터 전달장치
EP0489571A2 (en) Estimating resistance and delay in an integrated circuit structure
JP3080850B2 (ja) 半導体集積回路
JPS6161428B2 (nl)
JPH0261569A (ja) シリアルシフトレジスタ

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed
BC A request for examination has been filed
DNT Communications of changes of names of applicants whose applications have been laid open to public inspection

Free format text: PHILIPS ELECTRONICS N.V.

TNT Modifications of names of proprietors of patents or applicants of examined patent applications

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

V4 Discontinued because of reaching the maximum lifetime of a patent

Effective date: 20060910