JPS6370177A - 回路試験方法 - Google Patents
回路試験方法Info
- Publication number
- JPS6370177A JPS6370177A JP62225424A JP22542487A JPS6370177A JP S6370177 A JPS6370177 A JP S6370177A JP 62225424 A JP62225424 A JP 62225424A JP 22542487 A JP22542487 A JP 22542487A JP S6370177 A JPS6370177 A JP S6370177A
- Authority
- JP
- Japan
- Prior art keywords
- register
- terminal
- integrated circuit
- test
- integrated circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title description 6
- 238000012360 testing method Methods 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明は担体上に設けられた複数個の集積回路を含む回
路を試験する方法にあって、或る集積回路の第1端子に
よって入力状態にセットされた該集積回路に試験パター
ンを直列に供給し、かつ該試験パターンを一次的に記憶
させ、前記複数個の集積回路を実行状態にセットして前
記試験パターンから結果パターンを形成し、ついで出力
状態にセットされたいずれかの集積回路に存在する結果
パターンを該集積回路の第2端子によって直列に出力さ
せて、該結果パターンの情報内容を評価することによっ
て前記複数個の集積回路及びそれらの相互接続機能の良
/不良動作特性を規定する回路試験方法に関するもので
ある。
路を試験する方法にあって、或る集積回路の第1端子に
よって入力状態にセットされた該集積回路に試験パター
ンを直列に供給し、かつ該試験パターンを一次的に記憶
させ、前記複数個の集積回路を実行状態にセットして前
記試験パターンから結果パターンを形成し、ついで出力
状態にセットされたいずれかの集積回路に存在する結果
パターンを該集積回路の第2端子によって直列に出力さ
せて、該結果パターンの情報内容を評価することによっ
て前記複数個の集積回路及びそれらの相互接続機能の良
/不良動作特性を規定する回路試験方法に関するもので
ある。
斯様な担体にはプリント回路板から或るものがあるが、
本発明はこれらプリント回路板の相互接続技術に限定さ
れるものではない。集積回路が益々複雑化するにつれて
、確実な試験方法の需要が高まっている。その理由は、
早期製造段階での生品の除去は後の製造段階で生品を除
去するよりも通常遥かに安価に済むからである。集積回
路は斯様な担体に装着する前に徹底的に試験することが
できるため、斯様な集積回路に未検出の欠陥が有り得る
可能性は無視し得る程度に少ない。それにも拘わらず、
担体に装着した回路構成の試験をすることは有効である
。その理由は、集積回路は担体への装着中に損傷を受け
たり、また相互接続機能が不良となることがあるからで
ある。
本発明はこれらプリント回路板の相互接続技術に限定さ
れるものではない。集積回路が益々複雑化するにつれて
、確実な試験方法の需要が高まっている。その理由は、
早期製造段階での生品の除去は後の製造段階で生品を除
去するよりも通常遥かに安価に済むからである。集積回
路は斯様な担体に装着する前に徹底的に試験することが
できるため、斯様な集積回路に未検出の欠陥が有り得る
可能性は無視し得る程度に少ない。それにも拘わらず、
担体に装着した回路構成の試験をすることは有効である
。その理由は、集積回路は担体への装着中に損傷を受け
たり、また相互接続機能が不良となることがあるからで
ある。
2つのく又はそれ以上の)集積回路間の相互接続機能と
は、例えばつぎに列記するような素子又はその一部の動
作特性、従ってそれらの素子又はその一部の良/不良構
造を意味するものとする。
は、例えばつぎに列記するような素子又はその一部の動
作特性、従ってそれらの素子又はその一部の良/不良構
造を意味するものとする。
a、担体上に設けた導体パターン:
断線及び/又は短絡を試験する;
b、前記導体パターンの種々の導体と集積回路モジュー
ルの接続ピンとの間の結線; C3前記接続ビンと集積回路の基板に設けたボンディン
グ・パッドとの間の例えばゲンディング・ワイヤによる
結線; d、ボンディング・パッドと試験/結果パターンの関連
ビットに対する人/出力端子との間に随意設けるバッフ
ァ素子; e、 斯様に接続し、少なくともディジタル的に機能
させるための集積回路間に設ける任意の他の素子。これ
らの素子は、例えば相互接続ジャックジョンを接地する
成端抵抗のような受動素子とすることができる。或いは
又、上記素子は、例えばラッチ回路のような慣例のTT
Lロジックで構成したモジュールのような、それ自体で
は試験することができない集積回路とすることもできる
。
ルの接続ピンとの間の結線; C3前記接続ビンと集積回路の基板に設けたボンディン
グ・パッドとの間の例えばゲンディング・ワイヤによる
結線; d、ボンディング・パッドと試験/結果パターンの関連
ビットに対する人/出力端子との間に随意設けるバッフ
ァ素子; e、 斯様に接続し、少なくともディジタル的に機能
させるための集積回路間に設ける任意の他の素子。これ
らの素子は、例えば相互接続ジャックジョンを接地する
成端抵抗のような受動素子とすることができる。或いは
又、上記素子は、例えばラッチ回路のような慣例のTT
Lロジックで構成したモジュールのような、それ自体で
は試験することができない集積回路とすることもできる
。
従来技術
例えば米国特許第3.761.695号明細書に開示さ
れているように、種々の集積回路を連続的に試験する走
査−試験原理に従って組合せ集積回路を試験することは
既知である。走査−試験原理は、入力及び出力状態にお
いては集積回路に存在する多数の双安定素子がシフトレ
ジスタとして接続されるため、試験及び結果パターンを
それぞれこれらのシフトレジスタに直列に入力させたり
、それらのシフトレジスタから出力させることができる
と云うことに基づいている。実行状態では、上記双安定
素子は集積回路が正規の使用状態にあるかの如くに用い
られる。前記米国特許に記載されている原理は「蛇行J
(Serpentine)概念にまで広げることがで
きる。この蛇行概念とは複数個の集積回路をチェーン(
鎖状)に接続することである。試験パターン及び結果パ
ターンは、上記チェーンにおける或る集積回路の結果パ
ターンに対する出力ラインが、そのチェーンのつぎの集
積回路の試験パターンに対する入力ラインとしても作用
するようにしてチェーンにめぐらせることができる。集
積回路を縦続接続すると、試験/結果パターンは、それ
らを所定位置に到達させる前に幾つもの集積回路に通過
させなければならないことが屡々ある。
れているように、種々の集積回路を連続的に試験する走
査−試験原理に従って組合せ集積回路を試験することは
既知である。走査−試験原理は、入力及び出力状態にお
いては集積回路に存在する多数の双安定素子がシフトレ
ジスタとして接続されるため、試験及び結果パターンを
それぞれこれらのシフトレジスタに直列に入力させたり
、それらのシフトレジスタから出力させることができる
と云うことに基づいている。実行状態では、上記双安定
素子は集積回路が正規の使用状態にあるかの如くに用い
られる。前記米国特許に記載されている原理は「蛇行J
(Serpentine)概念にまで広げることがで
きる。この蛇行概念とは複数個の集積回路をチェーン(
鎖状)に接続することである。試験パターン及び結果パ
ターンは、上記チェーンにおける或る集積回路の結果パ
ターンに対する出力ラインが、そのチェーンのつぎの集
積回路の試験パターンに対する入力ラインとしても作用
するようにしてチェーンにめぐらせることができる。集
積回路を縦続接続すると、試験/結果パターンは、それ
らを所定位置に到達させる前に幾つもの集積回路に通過
させなければならないことが屡々ある。
幾つもの試験/結果パターンを同時に用いる場合には、
それらを蛇行結線に沿って正しい距離離間させて、それ
らを正確に入力させ、かつ正しく評価する必要もある。
それらを蛇行結線に沿って正しい距離離間させて、それ
らを正確に入力させ、かつ正しく評価する必要もある。
これがため試験するのに長時間かかり、しかも試験装置
によって絶えず監視する必要があるため、この試験装置
ではテストパターンを与えたり、先に受信された結果パ
ターンを評価したりするように、その処理能力を切換え
ることはできない。
によって絶えず監視する必要があるため、この試験装置
ではテストパターンを与えたり、先に受信された結果パ
ターンを評価したりするように、その処理能力を切換え
ることはできない。
前述した蛇行概念の他の欠点は、集積回路の1つが機能
しなくなる場合に、試験/結果パターンが直列転送によ
り多面的なものとなると、大抵の場合に他の集積回路を
試験することができないと云うことにある。さらに、全
ての集積回路は相対的に同期をとって作動させる必要が
あり、しかもこらの集積回路にはいずれも関連する試験
設備を持たせる必要がある。
しなくなる場合に、試験/結果パターンが直列転送によ
り多面的なものとなると、大抵の場合に他の集積回路を
試験することができないと云うことにある。さらに、全
ての集積回路は相対的に同期をとって作動させる必要が
あり、しかもこらの集積回路にはいずれも関連する試験
設備を持たせる必要がある。
上述した問題は、2つ以上の集積回路間の相互接続機能
を試験する場合にも云えることである。
を試験する場合にも云えることである。
この試験では、1個以上の集積回路に試験パターンを与
え、これらの試験パターンを相互接続機能部を経て伝送
し、かつ結果パターンを1個以上の集積回路(同じもの
、又は他のもの)から出力させる。試験パターンは或る
集積回路の出力レジスタに供給するも、結果パターンは
一般に他の集積回路の入力レジスタから出力させる。集
積回路を内部試験する場合には、一般に試験パターンを
入力レジスタに供給するも、結果パターンは同じ集積回
路の出力レジスタから出力させるのが普通である。
え、これらの試験パターンを相互接続機能部を経て伝送
し、かつ結果パターンを1個以上の集積回路(同じもの
、又は他のもの)から出力させる。試験パターンは或る
集積回路の出力レジスタに供給するも、結果パターンは
一般に他の集積回路の入力レジスタから出力させる。集
積回路を内部試験する場合には、一般に試験パターンを
入力レジスタに供給するも、結果パターンは同じ集積回
路の出力レジスタから出力させるのが普通である。
発明の目的
本発明の目的は、試験下にある集積回路又は相互接続機
能部を除くすべての集積回路及び相互接続機能部は通常
実質上短絡されるように配置し得ることからして、欠陥
回路配置又は欠陥相互接続機能部が、これらが設けられ
ている担体と同じ担体上にある他の集積回路又は相互接
続機能部を試験するのに妨げとならないようにする試験
方法を提供することにある。
能部を除くすべての集積回路及び相互接続機能部は通常
実質上短絡されるように配置し得ることからして、欠陥
回路配置又は欠陥相互接続機能部が、これらが設けられ
ている担体と同じ担体上にある他の集積回路又は相互接
続機能部を試験するのに妨げとならないようにする試験
方法を提供することにある。
さらに本発明の目的は、各集積回路を2つのレベルで制
御可能として、個々の試験モードを簡単に制御でき、し
かもさらに、結線を標準化して、情報又は制御用の追加
の結線を必要とすることなく任意の回路又は相互接続機
能部を試験することのできる情況を創造し得る方法を提
供することにある。
御可能として、個々の試験モードを簡単に制御でき、し
かもさらに、結線を標準化して、情報又は制御用の追加
の結線を必要とすることなく任意の回路又は相互接続機
能部を試験することのできる情況を創造し得る方法を提
供することにある。
結線技法は、特にその結線に要する担体の面積がごく僅
かで済み、種々の集積回路に任意にアドレス指定するこ
とができ、上記試験処置に前記方法論を適用でき、しか
もインターフェースを変える必要なく集積回路の機能毎
に試験内容の変更及び追加ができるように、簡単なもの
とすることができる。
かで済み、種々の集積回路に任意にアドレス指定するこ
とができ、上記試験処置に前記方法論を適用でき、しか
もインターフェースを変える必要なく集積回路の機能毎
に試験内容の変更及び追加ができるように、簡単なもの
とすることができる。
発明の概要
本発明は冒頭にて述べた回路試験方法において、前記入
力状態に作動させる前に前記複数個の集積回路回路を初
期状態にセットして、モード制御信号列を第3端子に供
給すると共に該モード制御信号列を複数個の集積回路の
内の少なくとも1個の集積回路のモード制御レジスタに
記憶させ、かつ該モードレジスタの第1値の内容が二者
択一の一方として、当該集積回路の前記第3端子を第4
端子に直接短絡させる第1制御信号を供給して、第3端
子にて受信された情報を池の集積回路の別の端子に直接
結合させ、該別の端子を前記第4端子に接続すると共に
前記第3端子に対応させ、前記モードレジスタの第2値
の内容が二者択一の他方として第2制御信号を第3端子
に結合させ、前記モードレジスタを入力レジスタにバイ
パスさせて、該入力レジスタに局部試験パターンを供給
せしめ、かつ前記第2制御信号を前記第4端子に結合さ
せて、前記モード制御レジスタを出力レジスタにバイパ
スさせて、該出力レジスタから局部結果パターン信号を
取出すように前記第3及び第4端子が前記第1及び第2
端子としてそれぞれ作用するようにしたことを特徴とす
る。
力状態に作動させる前に前記複数個の集積回路回路を初
期状態にセットして、モード制御信号列を第3端子に供
給すると共に該モード制御信号列を複数個の集積回路の
内の少なくとも1個の集積回路のモード制御レジスタに
記憶させ、かつ該モードレジスタの第1値の内容が二者
択一の一方として、当該集積回路の前記第3端子を第4
端子に直接短絡させる第1制御信号を供給して、第3端
子にて受信された情報を池の集積回路の別の端子に直接
結合させ、該別の端子を前記第4端子に接続すると共に
前記第3端子に対応させ、前記モードレジスタの第2値
の内容が二者択一の他方として第2制御信号を第3端子
に結合させ、前記モードレジスタを入力レジスタにバイ
パスさせて、該入力レジスタに局部試験パターンを供給
せしめ、かつ前記第2制御信号を前記第4端子に結合さ
せて、前記モード制御レジスタを出力レジスタにバイパ
スさせて、該出力レジスタから局部結果パターン信号を
取出すように前記第3及び第4端子が前記第1及び第2
端子としてそれぞれ作用するようにしたことを特徴とす
る。
上述した本発明によれば、モード制御を簡単に調整し得
るため、所要に応じ、多数の異なるモードを実現するこ
とができる。試験下における集積回路及び相互接続機能
部以外の他の集積回路におけるものは短絡するため、こ
れら他の集積回路及びこれら集積回路における相互接続
機能部に著しい欠陥があっても、試験を通常通りに行う
ことができる。
るため、所要に応じ、多数の異なるモードを実現するこ
とができる。試験下における集積回路及び相互接続機能
部以外の他の集積回路におけるものは短絡するため、こ
れら他の集積回路及びこれら集積回路における相互接続
機能部に著しい欠陥があっても、試験を通常通りに行う
ことができる。
第2モードでは、集積回路の内部の試験及び+目互接続
機能の試験の双方に試験パターンを用いることができる
。
機能の試験の双方に試験パターンを用いることができる
。
本発明は前述した方法によって容易に試験することので
きる多数の集積回路を具える担体及び斯種の担体に設け
るのに適し、後に集積回路及び/又は相互接続機能を試
験し得る集積回路の双方にも関するものである。
きる多数の集積回路を具える担体及び斯種の担体に設け
るのに適し、後に集積回路及び/又は相互接続機能を試
験し得る集積回路の双方にも関するものである。
実施例の説明
第1図は本発明の原理を具体化する集積回路の一例を示
すブロック線図である。外被をブロック20にて示すこ
の集積回路は4つのレジスタ30.32゜34、36を
具えている。シフトレジスタ30は入力端子22からス
イッチ42を経て供給さるモード制御信号列を受信し、
本例ではこの信号列を4ビツトとする。レジスタへの信
号列の記憶は端子CLにおけるクロックパルスによって
同期をとって、端子TSTに現れる直列パターンの受信
を指示する第1制御信号と、スイッチ42を頂部位置に
セットして、モード制御信号を受信し得ることを示す端
子C/Dにおける第2制御信号との制御下にて行う。
すブロック線図である。外被をブロック20にて示すこ
の集積回路は4つのレジスタ30.32゜34、36を
具えている。シフトレジスタ30は入力端子22からス
イッチ42を経て供給さるモード制御信号列を受信し、
本例ではこの信号列を4ビツトとする。レジスタへの信
号列の記憶は端子CLにおけるクロックパルスによって
同期をとって、端子TSTに現れる直列パターンの受信
を指示する第1制御信号と、スイッチ42を頂部位置に
セットして、モード制御信号を受信し得ることを示す端
子C/Dにおける第2制御信号との制御下にて行う。
この場合に、非試験状態におけるレジスタ32.34゜
36はモード制御信号に対し透過的であり、外部回路に
は無閲係である。
36はモード制御信号に対し透過的であり、外部回路に
は無閲係である。
集積回路の実際のユーザ機能は、レジスタ34の双安定
素子(これも本例では4つ)と、この場合性に特定され
ない組合せロジック(及び随意の他の素子)を含むブロ
ック38とで満足される。レジスタ34の双安定素子は
、これらを上記ブロック38の内部フリップフロップと
して斯かるブロックに双方向結合させることにより作動
させる。人/出力状態ではレジスタ34を通常の走査−
試験法で作動させて、試験/結果パターンを外部回路と
やりとりさせる。レジスタ34は内部フリップフロップ
を該坐位にプリセットし得る情報を記憶すべく作動させ
るようにもする。この場合における集積回路の実際の機
能はブロック38により全面的に満足される。レジスタ
34のフリップフロップ及びこれらのフリップフロップ
によってセットさるフリップフロップはブロック38内
の任意の位置に地理的に位置させることができる。便宜
上ユーザ機能は敢えて特定しないものとする。内部走査
試験を行わずに、レジスタ32の出力端子をレジスタ3
6の入力端子に直接接続することもできる。
素子(これも本例では4つ)と、この場合性に特定され
ない組合せロジック(及び随意の他の素子)を含むブロ
ック38とで満足される。レジスタ34の双安定素子は
、これらを上記ブロック38の内部フリップフロップと
して斯かるブロックに双方向結合させることにより作動
させる。人/出力状態ではレジスタ34を通常の走査−
試験法で作動させて、試験/結果パターンを外部回路と
やりとりさせる。レジスタ34は内部フリップフロップ
を該坐位にプリセットし得る情報を記憶すべく作動させ
るようにもする。この場合における集積回路の実際の機
能はブロック38により全面的に満足される。レジスタ
34のフリップフロップ及びこれらのフリップフロップ
によってセットさるフリップフロップはブロック38内
の任意の位置に地理的に位置させることができる。便宜
上ユーザ機能は敢えて特定しないものとする。内部走査
試験を行わずに、レジスタ32の出力端子をレジスタ3
6の入力端子に直接接続することもできる。
本例のレジスタ32は6段から成り、これらには入力端
子26を経て並列に情報を満たすことができる。レジス
タ32は入力端子22及び適切な位置に切換えたスイッ
チ42と44を介してモード制御信号列を直列に満たす
こともできる。レジスタ32はレジスタ34への直列出
力端子を有している。レジスタ32はブロック(組合せ
ロジック)38への並列出力端子も有している。レジス
タ32は相互接続機能を試験する場合には、結果パター
ンを並列に受信して、直列に出力させる。これに対し、
ブロック38を試験する場合には、結果パターンを並列
に受信して、直列に出力させる。これに対し、ブロック
38を試験する場合には、試験パターンを直列に受信し
て、並列に出力させる。これら2つの策は必ずしも実行
させる必要はない。
子26を経て並列に情報を満たすことができる。レジス
タ32は入力端子22及び適切な位置に切換えたスイッ
チ42と44を介してモード制御信号列を直列に満たす
こともできる。レジスタ32はレジスタ34への直列出
力端子を有している。レジスタ32はブロック(組合せ
ロジック)38への並列出力端子も有している。レジス
タ32は相互接続機能を試験する場合には、結果パター
ンを並列に受信して、直列に出力させる。これに対し、
ブロック38を試験する場合には、結果パターンを並列
に受信して、直列に出力させる。これに対し、ブロック
38を試験する場合には、試験パターンを直列に受信し
て、並列に出力させる。これら2つの策は必ずしも実行
させる必要はない。
本例のレジスタ36は6段から成り、これらにはブロッ
ク(組合iロジック)38から情報を並列に満たすこと
ができる。このレジスタ36はレジスタ34から情報を
直列に満たすこともできる。レジスタ36の情報はスイ
ッチ46及び48を正しい位置に切換えて、出力端子2
4に直列に供給することができる。レジスタ36は出力
端子28への並列出力端子を有している。このレジスタ
36は、相互接続機能を試験する場合には試験パターン
を直列に受信して、並列に出力する。ブロック38を試
験する場合には、結果パターンを並列に受信して、その
パターンを直列に出力させる。これら2つの策も必ずし
も実行させる必要はない。
ク(組合iロジック)38から情報を並列に満たすこと
ができる。このレジスタ36はレジスタ34から情報を
直列に満たすこともできる。レジスタ36の情報はスイ
ッチ46及び48を正しい位置に切換えて、出力端子2
4に直列に供給することができる。レジスタ36は出力
端子28への並列出力端子を有している。このレジスタ
36は、相互接続機能を試験する場合には試験パターン
を直列に受信して、並列に出力する。ブロック38を試
験する場合には、結果パターンを並列に受信して、その
パターンを直列に出力させる。これら2つの策も必ずし
も実行させる必要はない。
シフトレジスタ30は、スイッチ46が適切な位置に切
換えられる場合に出力端子24に接続される直列出力端
子を有している。場合によっては斯かる出力端子24へ
の結線が不要である場合もあり、このような場合にはレ
ジスタ30の直列出力端子はなくすようにする。直列入
力端子22と直列出力端子24との間には、4つのスイ
ッチ42.44.46.48がすべて適切な位置にある
場合に作動するロジック短絡回路40も設ける。このロ
ジック短絡回路には随意クロック・バッファを設けて、
これらの短絡回路の多数が直列に接続さる場合に、時間
遅れの影響を標準化し、感度問題をなくすことができる
。
換えられる場合に出力端子24に接続される直列出力端
子を有している。場合によっては斯かる出力端子24へ
の結線が不要である場合もあり、このような場合にはレ
ジスタ30の直列出力端子はなくすようにする。直列入
力端子22と直列出力端子24との間には、4つのスイ
ッチ42.44.46.48がすべて適切な位置にある
場合に作動するロジック短絡回路40も設ける。このロ
ジック短絡回路には随意クロック・バッファを設けて、
これらの短絡回路の多数が直列に接続さる場合に、時間
遅れの影響を標準化し、感度問題をなくすことができる
。
最後に、集積回路はシフトレジスタ30(又はその一部
)に接続するデコーダ50も具えている。このデコーダ
はシフトレジスタ30の所定ビット又ハビシト組合せを
復号化して、集積回路20用の所定の内部制御信号を形
成することができる。シフトレジスタ30の内容を予め
完全に復号化しておき、デコーダを不要とすることもで
きる。この場合には、レジスタ32と36との間にある
レジスタ34を他の位置、例えば入力端子22とレジス
タ32との間、又はレジスタ36と出力端子24との間
に位置させることもできる。レジスタ34は、それに情
報を直列に直接満たせるように単一のものとすることが
できる。
)に接続するデコーダ50も具えている。このデコーダ
はシフトレジスタ30の所定ビット又ハビシト組合せを
復号化して、集積回路20用の所定の内部制御信号を形
成することができる。シフトレジスタ30の内容を予め
完全に復号化しておき、デコーダを不要とすることもで
きる。この場合には、レジスタ32と36との間にある
レジスタ34を他の位置、例えば入力端子22とレジス
タ32との間、又はレジスタ36と出力端子24との間
に位置させることもできる。レジスタ34は、それに情
報を直列に直接満たせるように単一のものとすることが
できる。
レジスタ34は、種々の試験/結果パターンを逐次それ
に記憶させ、かつ集合的に保有し得るように例えばレジ
スタ・バンク又はレジスタ・スタックの形態に複数のも
のとすることもてきる。試験パターンの長さは、例えば
(この場合の)4ビア)のような一定の長さを有するも
のとすることもできるも、内部的には遥かに長い試験パ
ターンが必要である。この場合には多重直−並列変換を
行う。
に記憶させ、かつ集合的に保有し得るように例えばレジ
スタ・バンク又はレジスタ・スタックの形態に複数のも
のとすることもてきる。試験パターンの長さは、例えば
(この場合の)4ビア)のような一定の長さを有するも
のとすることもできるも、内部的には遥かに長い試験パ
ターンが必要である。この場合には多重直−並列変換を
行う。
このことは結果パターンについても云えることである。
レジスタ・バンク/スタックのアドレス指定はレジスタ
30/デコーダ50からの適当な制御信号によっても行
うことができる。
30/デコーダ50からの適当な制御信号によっても行
うことができる。
動作モード
第1図の回路はつぎの制御モードで作動することができ
る。
る。
−端子C/Dに現れる定められた信号と、端子TSTに
現れる試験制御信号との制御下にてスイッチ42は(図
面の)上側の位置に切換えられ、レジスタ30はモード
制御信号列で直列に満たされる。この場合に、本例では
スイッチ46も上側の位置にあり、モード制御信号列を
接続点24に接続される他の集積回路に伝送することも
できる。担体上に設けられる各集積回路のモード制御レ
ジスタはすべて同じ長さのものとするのが有利である。
現れる試験制御信号との制御下にてスイッチ42は(図
面の)上側の位置に切換えられ、レジスタ30はモード
制御信号列で直列に満たされる。この場合に、本例では
スイッチ46も上側の位置にあり、モード制御信号列を
接続点24に接続される他の集積回路に伝送することも
できる。担体上に設けられる各集積回路のモード制御レ
ジスタはすべて同じ長さのものとするのが有利である。
レジスタ30へ情報を満たす際には端子CLに現れるク
ロックパルスによって同期をとる。
ロックパルスによって同期をとる。
端子C/Dに前記所定の信号が現れない場合には、スイ
ッチ42及び46は下側の位置にある。このことからし
て、モード制御信号が供給されない場合には、第1図の
回路の作動はモード制御レジスタ30の内容によって制
御することができる。これらの制御モードはつぎのよう
なことに関連させることができる。
ッチ42及び46は下側の位置にある。このことからし
て、モード制御信号が供給されない場合には、第1図の
回路の作動はモード制御レジスタ30の内容によって制
御することができる。これらの制御モードはつぎのよう
なことに関連させることができる。
−アドレスの認識。後に詳述する試験モードは、モード
レジスタ30の所定のビット位置に予め定められたパタ
ーンが記憶される場合にのみ有効となる。他の場合には
いずれも動作モードが有効となる。この場合にはユーザ
の意図した機能だけが実行される。この認識はデコーダ
50にて行われる。
レジスタ30の所定のビット位置に予め定められたパタ
ーンが記憶される場合にのみ有効となる。他の場合には
いずれも動作モードが有効となる。この場合にはユーザ
の意図した機能だけが実行される。この認識はデコーダ
50にて行われる。
− スイッチ44.48のセット。短絡回路40は、入
力端子22に供給さる順次の信号列が出力端子24に直
接出力されるように、スイッチ44.48が(図面で見
て)「内側」位置にある場合に有効である。
力端子22に供給さる順次の信号列が出力端子24に直
接出力されるように、スイッチ44.48が(図面で見
て)「内側」位置にある場合に有効である。
このことは試験パターン又は結果パターンを実質上遅延
なしで他の集積回路に結合させることができることを意
味する。スイッチ44. l18が口外側」位置にあり
、しかも端子TSTにて「試験」制御信号が受信される
場合には、端子22に現れる信号列を試験パターンとし
て取扱う必要があり、これを用いてレジスタ32及び/
又は34及び/又は36を適当な試験パターンで直列に
満たすことができる。
なしで他の集積回路に結合させることができることを意
味する。スイッチ44. l18が口外側」位置にあり
、しかも端子TSTにて「試験」制御信号が受信される
場合には、端子22に現れる信号列を試験パターンとし
て取扱う必要があり、これを用いてレジスタ32及び/
又は34及び/又は36を適当な試験パターンで直列に
満たすことができる。
なお、各試験ビットの機能については後に説明する。端
子TSTに前記「試験」制御信号の供給後にその制御信
号がなくなると、試験パターンは(組合せ)ロジック回
路38で処理されて、結果パターンがレジスタ34及び
/又は36に現れるか、或いは又、相互接続機能を経て
試験パターンが転送され、その後相互接続機能について
の試験結果がレジスタ32に現れる。相互接続機能につ
いての試験の結果パターンは通常、その試験のための試
験パターンを与えた集積回路以外の集積回路に現れる。
子TSTに前記「試験」制御信号の供給後にその制御信
号がなくなると、試験パターンは(組合せ)ロジック回
路38で処理されて、結果パターンがレジスタ34及び
/又は36に現れるか、或いは又、相互接続機能を経て
試験パターンが転送され、その後相互接続機能について
の試験結果がレジスタ32に現れる。相互接続機能につ
いての試験の結果パターンは通常、その試験のための試
験パターンを与えた集積回路以外の集積回路に現れる。
ついで、試験制御信号が端子TSTに再び現れる(端子
CLに1つ又は予め定められた多数のクロックパルスが
現れた後)場合には、その試験パターンを評価するため
に端子24を経て出力させることができる。入力状態及
び出力状態は双方共に端子CLにおけるクロックパルス
によって同期をとる。実行状態も端子CLのクロックパ
ルスによって随意同期をとることができる。このような
ことはまれにしか起こらず、例えば種々の集積回路間に
てハンド−シェーク−プロトコルを果たす場合(さもな
ければ、これらの集積回路を試験することはできない)
及び一般的には例えば周波数が低過ぎるために逐次シフ
トクロックパルスの使用が適さない場合である。このよ
うな場合には外部クロック又は内部クロックを設ける。
CLに1つ又は予め定められた多数のクロックパルスが
現れた後)場合には、その試験パターンを評価するため
に端子24を経て出力させることができる。入力状態及
び出力状態は双方共に端子CLにおけるクロックパルス
によって同期をとる。実行状態も端子CLのクロックパ
ルスによって随意同期をとることができる。このような
ことはまれにしか起こらず、例えば種々の集積回路間に
てハンド−シェーク−プロトコルを果たす場合(さもな
ければ、これらの集積回路を試験することはできない)
及び一般的には例えば周波数が低過ぎるために逐次シフ
トクロックパルスの使用が適さない場合である。このよ
うな場合には外部クロック又は内部クロックを設ける。
選択的に制御し得る他のモードは次の1つ以上のものと
することができる。即ち、スイッチ44/46がライン
40を経る短絡回路を実現するのと同様な方法でレジス
タ34を一対のスイッチによって短絡させる。これと同
じことをレジスタ32及び/又は3日に対して行うこと
ができる。入力端子22をレジスタ36の直列入力端子
に直接短絡させることもてきる。また、レジスタ32の
直列出力端子を出力端子24に直接短絡させることもで
きる。さらに、ブロック38の内部に対する内部制御信
号は所定の信号とすることができる。
することができる。即ち、スイッチ44/46がライン
40を経る短絡回路を実現するのと同様な方法でレジス
タ34を一対のスイッチによって短絡させる。これと同
じことをレジスタ32及び/又は3日に対して行うこと
ができる。入力端子22をレジスタ36の直列入力端子
に直接短絡させることもてきる。また、レジスタ32の
直列出力端子を出力端子24に直接短絡させることもで
きる。さらに、ブロック38の内部に対する内部制御信
号は所定の信号とすることができる。
第2図はレジスタ32.34及び36と、ブロック38
0との構成関係の他の例を示したものであり、この例に
おけるブロック380 も組合せロジック(図示せず)
以外に多数のフリップフロップを具えている。先ず、レ
ジスタ34に対する選択的に制御し得る短絡回路をスイ
ッチ60.62及びライン64によって構成する。レジ
スタ32のフリップフロップは集積回路の外部から(端
子26を経て)受信し得る一連の6ビツト情報を包含す
る。ブロック380を試験した後のレジスタ36のフリ
ップフロップは他の素子に供給すべき6ビツト情報を包
含している。
0との構成関係の他の例を示したものであり、この例に
おけるブロック380 も組合せロジック(図示せず)
以外に多数のフリップフロップを具えている。先ず、レ
ジスタ34に対する選択的に制御し得る短絡回路をスイ
ッチ60.62及びライン64によって構成する。レジ
スタ32のフリップフロップは集積回路の外部から(端
子26を経て)受信し得る一連の6ビツト情報を包含す
る。ブロック380を試験した後のレジスタ36のフリ
ップフロップは他の素子に供給すべき6ビツト情報を包
含している。
或いは又、レジスタ36のフリップフロップは相互接続
機能を試験する前には斯かる相互接続機能部に供給すべ
き試験パターンを包含しており、この試験パターンは例
えば他の集積回路にて受信することができる。上述した
こと以外に、レジスタ32゜36の多数のレジスタ段は
ブロック38/380の内部構成部品に双方向に接続す
ることができる。
機能を試験する前には斯かる相互接続機能部に供給すべ
き試験パターンを包含しており、この試験パターンは例
えば他の集積回路にて受信することができる。上述した
こと以外に、レジスタ32゜36の多数のレジスタ段は
ブロック38/380の内部構成部品に双方向に接続す
ることができる。
第2図にはブロック380が内部に多数のフリップフロ
ップも具えていることを示している。これらのフリップ
フロップもブロックにて示しである。
ップも具えていることを示している。これらのフリップ
フロップもブロックにて示しである。
レジスタ32の入力段すべてに対するレジスタ36の出
力段までのブロック380のロジック深度は3ビツトと
する。組合せロジックはあらゆる種類の横方向結線を可
能にする。実際には機能回路を6つの並列に組織化した
独立して情報をロードさせることのできる走査試験チェ
ーンに分ける。このためにはレジスタ32を直−並列変
換器とし、レジスタ36を並−直列変換器とする。これ
に対し、1つの担体上における集積回路間の相互接続機
能を試験する場合には、レジスタ36を直−並列変換器
とし、レジスタ32を並−直列変換器とすることができ
る。
力段までのブロック380のロジック深度は3ビツトと
する。組合せロジックはあらゆる種類の横方向結線を可
能にする。実際には機能回路を6つの並列に組織化した
独立して情報をロードさせることのできる走査試験チェ
ーンに分ける。このためにはレジスタ32を直−並列変
換器とし、レジスタ36を並−直列変換器とする。これ
に対し、1つの担体上における集積回路間の相互接続機
能を試験する場合には、レジスタ36を直−並列変換器
とし、レジスタ32を並−直列変換器とすることができ
る。
第1図ではレジスタ34をブロック38にビット単位で
双方向に接続するように示している。第2図ではレジス
タ340個々のビット位置をブロック380内の予め定
めた各内部フリップフロップに単方向に接続する。これ
がため、本例ではビット位置52゜54の内容を予定値
に設定することができる。さらに、ビット位置56.5
8の情報内容は、後段の走査試験チェーンのフリップフ
ロップと何ら相互作用させることなく対応する選択方法
にて取出すことができる。このように作動させることの
利点は、ブロック380内の個々の走査試験チェーンの
深度が1ビット位置よりも(遥かに)大きくてもレジス
タ36に情報を1度満たすだけで十分であると云うこと
にある。
双方向に接続するように示している。第2図ではレジス
タ340個々のビット位置をブロック380内の予め定
めた各内部フリップフロップに単方向に接続する。これ
がため、本例ではビット位置52゜54の内容を予定値
に設定することができる。さらに、ビット位置56.5
8の情報内容は、後段の走査試験チェーンのフリップフ
ロップと何ら相互作用させることなく対応する選択方法
にて取出すことができる。このように作動させることの
利点は、ブロック380内の個々の走査試験チェーンの
深度が1ビット位置よりも(遥かに)大きくてもレジス
タ36に情報を1度満たすだけで十分であると云うこと
にある。
モードとしては次のようなモードをとることができる。
即ち、
a、ライン40による短絡;
b、走査試験をビット幅が6で、しかもビット深度が3
の試験パターンで行う。結果パターンの一寸法も同じと
する。実際上、斯種パターンの寸法は通常非常に大きい
。
の試験パターンで行う。結果パターンの一寸法も同じと
する。実際上、斯種パターンの寸法は通常非常に大きい
。
C,レジスタ32をビット幅が6で、ビット深度が1の
試験パターンで満たす;レジスタ36では同じ寸法の結
果パターンが形成され、レジスタ34は作動させない。
試験パターンで満たす;レジスタ36では同じ寸法の結
果パターンが形成され、レジスタ34は作動させない。
d、cと同じとするが、この場合にはレジスタ34も作
動させる。
動させる。
e、レジスタ34だけを作動させ、レジスタ32.36
を短絡させる(このようにすればパターンを入力端子2
2を経て供給し、かつ出力端子24を経て迅速に出力さ
せることができる)。特に集積回路そのものを試験する
のに有利なモードや、特に相互接続機能を試験するのに
有利なモードなどあらゆる種類のモードを実行させるこ
とができる。
を短絡させる(このようにすればパターンを入力端子2
2を経て供給し、かつ出力端子24を経て迅速に出力さ
せることができる)。特に集積回路そのものを試験する
のに有利なモードや、特に相互接続機能を試験するのに
有利なモードなどあらゆる種類のモードを実行させるこ
とができる。
担体についての説明
第3図は本発明を適用し得る3個の集積回路を有してい
る担体の一例を示したものである。集積回路70は第1
図の集積回路に外見上似ており、これは3つの制御端子
TST、CL、C/Dと、入力端260における6つの
ピンと、出力側280における6つのピンとを具えてお
り、他にモード制御信号列用の入力端子220と出力端
子240 も具えている。集積回路72.74も集積回
路70と同じように示しであるが、これらは各々機能が
全く異なるものとすることができる。図面では集積回路
72.74が入力端に僅か4つのピンと、出力側にも同
数のピンを有するようにしか示してない。入力端子22
0゜222、224はこれらが出力端子240.242
.244にそれぞれ対応するようにする。端子240
と222は相互接続し、集積回路70におけるモード制
御レジスタを短絡する場合には、モード制御信号列を集
積回路72に直接供給することができる。このことは上
記信号列を試験パターンとするか、所用に応じ結果パタ
ーンとする場合についても云える。端子242と224
も相互接続して、3つの集積回路をディジーチェーンに
配置するも、種々のコンポーネントを短絡させることが
でるために、それでも信号示達は速い。(各集積回路毎
にクロックバッファを設ける場合には、随意遅延時間を
1クロックパルス分とする。なお、クロック・バッファ
は図面が複雑となるために図示してない)。
る担体の一例を示したものである。集積回路70は第1
図の集積回路に外見上似ており、これは3つの制御端子
TST、CL、C/Dと、入力端260における6つの
ピンと、出力側280における6つのピンとを具えてお
り、他にモード制御信号列用の入力端子220と出力端
子240 も具えている。集積回路72.74も集積回
路70と同じように示しであるが、これらは各々機能が
全く異なるものとすることができる。図面では集積回路
72.74が入力端に僅か4つのピンと、出力側にも同
数のピンを有するようにしか示してない。入力端子22
0゜222、224はこれらが出力端子240.242
.244にそれぞれ対応するようにする。端子240
と222は相互接続し、集積回路70におけるモード制
御レジスタを短絡する場合には、モード制御信号列を集
積回路72に直接供給することができる。このことは上
記信号列を試験パターンとするか、所用に応じ結果パタ
ーンとする場合についても云える。端子242と224
も相互接続して、3つの集積回路をディジーチェーンに
配置するも、種々のコンポーネントを短絡させることが
でるために、それでも信号示達は速い。(各集積回路毎
にクロックバッファを設ける場合には、随意遅延時間を
1クロックパルス分とする。なお、クロック・バッファ
は図面が複雑となるために図示してない)。
集積回路70の出力側280は6個のピンを具えている
が、集積回路72.74の各入力端262.264は4
つのピンを具えているだけである。先ず、集ぜ1回路を
設けである担体が果たすべき機能によってト目互接続パ
ターンを決定する。モード制御信号列がない場合、即ち
、第1図の端子22に対応する直列入力端子に与えるべ
き一連の試験パターンがない場合には、出力端子240
は一時使用されな(なる。
が、集積回路72.74の各入力端262.264は4
つのピンを具えているだけである。先ず、集ぜ1回路を
設けである担体が果たすべき機能によってト目互接続パ
ターンを決定する。モード制御信号列がない場合、即ち
、第1図の端子22に対応する直列入力端子に与えるべ
き一連の試験パターンがない場合には、出力端子240
は一時使用されな(なる。
これがため、斯様な場合には、集積回路を設けである担
体の機能結線パターンに上記ピンを組込むことができる
。この場合には、関連する情報信号を端子220から直
接取出すことができる。
体の機能結線パターンに上記ピンを組込むことができる
。この場合には、関連する情報信号を端子220から直
接取出すことができる。
第1図は本発明の原理を具体化する集積回路の一例を示
すブロック線図; 第2図は第1図の一部分における相互関係を詳細に示す
ブロック線図; 第3図は数個の集積回路を有している担体の一例を示す
ブロック線図である。 20・・・集積回路 22・・・モード制御信号列入力端子 24・・・出力端子 26・・・入力端子28
・・・出力端子 30、32.34.36・・・レジスタ38・・・組合
せロジック 40・・・ロジック短絡回路42. 4
4. 46. 48・・・スイッチ50・・・デコーダ
60.62・・・スイッチ64・・・短絡回
路 70.72.74・・・集積回路380・
・・組合せロジック 特許出願人 エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン 代理人弁理士 杉 村 暁 秀代理人弁理士
杉 村 興 作TST CL Cl0 Fj6.1 刈
すブロック線図; 第2図は第1図の一部分における相互関係を詳細に示す
ブロック線図; 第3図は数個の集積回路を有している担体の一例を示す
ブロック線図である。 20・・・集積回路 22・・・モード制御信号列入力端子 24・・・出力端子 26・・・入力端子28
・・・出力端子 30、32.34.36・・・レジスタ38・・・組合
せロジック 40・・・ロジック短絡回路42. 4
4. 46. 48・・・スイッチ50・・・デコーダ
60.62・・・スイッチ64・・・短絡回
路 70.72.74・・・集積回路380・
・・組合せロジック 特許出願人 エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン 代理人弁理士 杉 村 暁 秀代理人弁理士
杉 村 興 作TST CL Cl0 Fj6.1 刈
Claims (1)
- 【特許請求の範囲】 1、担体上に設けられた複数個の集積回路を含む回路を
試験する方法にあって、或る集積回路の第1端子によっ
て入力状態にセットされた該集積回路に試験パターンを
直列に供給し、かつ該試験パターンを一次的に記憶させ
、前記複数個の集積回路を実行状態にセットして前記試
験パターンから結果パターンを形成し、ついで出力状態
にセットされたいずれかの集積回路に存在する結果パタ
ーンを該集積回路の第2端子によって直列に出力させて
、該結果パターンの情報内容を評価することによって前
記複数個の集積回路及びそれらの相互接続機能の良/不
良動作特性を規定する回路試験方法において、前記入力
状態に作動させる前に前記複数個の集積回路回路を初期
状態にセットして、モード制御信号列を第3端子に供給
すると共に該モード制御信号列を複数個の集積回路の内
の少なくとも1個の集積回路のモード制御レジスタに記
憶させ、かつ該モードレジスタの第1値の内容が二者択
一の一方として、当該集積回路の前記第3端子を第4端
子に直接短絡させる第1制御信号を供給して、第3端子
にて受信された情報を他の集積回路の別の端子に直接結
合させ、該別の端子を前記第4端子に接続すると共に前
記第3端子に対応させ、前記モードレジスタの第2値の
内容が二者択一の他方として第2制御信号を第3端子に
結合させ、前記モードレジスタを入力レジスタにバイパ
スさせて、該入力レジスタに局部試験パターンを供給せ
しめ、かつ前記第2制御信号を前記第4端子に結合させ
て、前記モード制御レジスタを出力レジスタにバイパス
させて、該出力レジスタから局部結果パターン信号を取
出すように前記第3及び第4端子が前記第1及び第2端
子としてそれぞれ作用するようにしたことを特徴とする
回路試験方法。 2、前記二者択一の他方では、モード制御レジスタの第
3値の内容が前記試験パターンを直/並列変換用にn×
m(n、m>1)ビットの試験パターンを制御して、該
試験パターンを担体上の当該する構成部品に供給せしめ
るようにしたことを特徴とする特許請求の範囲第1項に
記載の方法。 3、前記モード制御レジスタの第3値の内容が、担体上
に設けた該当する構成部品から結果パターンを取出す際
に、並/直列変換用に前記結果パターンを制御すること
を特徴とする特許請求の範囲第2項に記載の方法。 4、前記モード制御レジスタの第4値の内容が、相互接
続機能により入力レジスタにて受信された情報パターン
のエミュレーションとして、前記試験パターンを直/並
列変換用に1ビット深度の(n×1)ビットの試験パタ
ーンとして制御することを特徴とする特許請求の範囲第
1〜3項のいずれか一項に記載の方法。 5、前記モード制御レジスタの第5値の内容が特別の制
御レジスタを制御し、該特別の制御レジスタを当該集積
回路の前記第3端子と第4端子との間に接続して、該集
積回路内の双安定素子を2進値で選択的に満たし、かつ
該集積回路内の双安定素子から2進値を選択的に読取れ
るようにしたことを特徴とする特許請求の範囲第1〜4
項のいずれか一項に記載の方法。 6、特許請求の範囲第1〜5項のいずれかに記載の方法
により試験し得る一連の集積回路を具えている担体にお
いて、前記一連の集積回路における先行する集積回路の
各第4端子をつぎの集積回路の第3端子にデイジーチェ
ーンで接続したことを特徴とする担体。 7、少なくとも1個の集積回路の第4端子を前記一連の
集積回路におけるつぎの集積回路の第3端子と、前記一
連の集積回路における任意の集積回路の第4端子以外の
他のいずれかの機能端子との双方に接続したことを特徴
とする特許請求の範囲第6項に記載の担体。 8、特許請求の範囲第6又は7項のいずれかに記載の担
体に設けるのに好適な集積回路において、該集積回路が
第1及び第2スイッチング手段を具え、該第1スイッチ
ング手段の第1位置では該手段がモード制御レジスタを
第3端子と第4端子との間に接続し、前記第1スイッチ
ング手段の第2位置では該手段がモード制御レジスタを
分離させ、前記第2スイッチング手段の第1位置では該
第2スイッチング手段が第3端子と第4端子との間に短
絡回路を形成し、前記第2スイッチング手段の第2位置
では該第2スイッチング手段が第3端子と第4端子との
間に別のレジスタを接続し、かつ前記別のレジスタを集
積回路の別の入力端子又は出力端子に接続して、これら
の入力及び出力端子に数ビットの試験及び結果パターン
を伝達し得るようにしたことを特徴とする集積回路。 9、第3端子と第4端子との間に内部レジスタ(34)
を接続可能とし、該内部レジスタの並列端子を集積回路
の内部構成部品にのみ接続可能としたことを特徴とする
特許請求の範囲第8項に記載の集積回路。 10、前記内部レジスタを多様性のものとし、かつ該レ
ジスタが制御信号以外にモード制御レジスタから選択信
号も受信するようにしたことを特徴とする特許請求の範
囲第9項に記載の集積回路。 11、前記短絡回路がクロック−バッファ−フリップフ
ロップを具えることを特徴とする特許請求の範囲第8〜
10項のいずれか一項に記載の集積回路。 12、前記集積回路がモード制御ジスタ、入力レジスタ
、内部レジスタ及び出力レジスタを具え、少なくとも2
個の短絡端子を設けて、前記モード制御レジスタを短絡
せしめると共に、前記第3端子と第4端子との間に設け
られる少なくとも1個の他のレジスタを選択的に短絡さ
せるようにしたことを特徴とする特許請求の範囲第8〜
11項のいずれか一項に記載の集積回路。 13、a、試験モードを制御して試験信号列を直列に伝
達したり、動作モードを制御したりする試験制御入力端
子と; b、前記試験信号列を伝達するのに同期を とるための試験クロック入力端子と; c、前記試験方法にて、前記モード制御し ジスタ又は他のレジスタのいずれかを前記第3及び/又
は第4端子に接続する選択入力端子; との各制御入力端子を設けたことを特徴と する特許請求の範囲第8〜12項のいずれか一項に記載
の集積回路。 14、前記一連の集積回路における前記3つの制御入力
端子を前記担体の3つの外部接続端子に並列に接続した
ことを特徴とする特許請求の範囲第13項に記載の集積
回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8602274A NL192801C (nl) | 1986-09-10 | 1986-09-10 | Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. |
NL8602274 | 1986-09-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6370177A true JPS6370177A (ja) | 1988-03-30 |
JP2641214B2 JP2641214B2 (ja) | 1997-08-13 |
Family
ID=19848518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62225424A Expired - Lifetime JP2641214B2 (ja) | 1986-09-10 | 1987-09-10 | 回路試験方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US5430735A (ja) |
JP (1) | JP2641214B2 (ja) |
KR (1) | KR960003991B1 (ja) |
DE (1) | DE3727723C2 (ja) |
FR (1) | FR2603704B1 (ja) |
GB (1) | GB2195185B (ja) |
IT (1) | IT1230685B (ja) |
NL (1) | NL192801C (ja) |
SE (1) | SE465441B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL192801C (nl) * | 1986-09-10 | 1998-02-03 | Philips Electronics Nv | Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. |
US6085336A (en) * | 1987-06-02 | 2000-07-04 | Texas Instruments Incorporated | Data processing devices, systems and methods with mode driven stops |
US6522985B1 (en) | 1989-07-31 | 2003-02-18 | Texas Instruments Incorporated | Emulation devices, systems and methods utilizing state machines |
US5329471A (en) * | 1987-06-02 | 1994-07-12 | Texas Instruments Incorporated | Emulation devices, systems and methods utilizing state machines |
US5535331A (en) * | 1987-09-04 | 1996-07-09 | Texas Instruments Incorporated | Processor condition sensing circuits, systems and methods |
US5684721A (en) * | 1987-09-04 | 1997-11-04 | Texas Instruments Incorporated | Electronic systems and emulation and testing devices, cables, systems and methods |
DE3911939A1 (de) * | 1989-04-12 | 1990-10-18 | Philips Patentverwaltung | Integrierte schaltungsanordnung |
US5805792A (en) * | 1989-07-31 | 1998-09-08 | Texas Instruments Incorporated | Emulation devices, systems, and methods |
US5048021A (en) * | 1989-08-28 | 1991-09-10 | At&T Bell Laboratories | Method and apparatus for generating control signals |
JPH0389182A (ja) * | 1989-08-31 | 1991-04-15 | Sharp Corp | 集積回路装置 |
NL9000380A (nl) * | 1990-02-16 | 1991-09-16 | Philips Nv | Sequentiele finite state machine schakeling, alsmede geintegreerde schakeling voorzien van de schakeling. |
JP3118266B2 (ja) * | 1990-03-06 | 2000-12-18 | ゼロックス コーポレイション | 同期セグメントバスとバス通信方法 |
US5153882A (en) * | 1990-03-29 | 1992-10-06 | National Semiconductor Corporation | Serial scan diagnostics apparatus and method for a memory device |
US6675333B1 (en) * | 1990-03-30 | 2004-01-06 | Texas Instruments Incorporated | Integrated circuit with serial I/O controller |
TW216472B (ja) * | 1991-12-18 | 1993-11-21 | Philips Nv | |
US5471481A (en) * | 1992-05-18 | 1995-11-28 | Sony Corporation | Testing method for electronic apparatus |
US5617021A (en) * | 1992-07-23 | 1997-04-01 | Xilinx, Inc. | High speed post-programming net verification method |
EP0595379B1 (en) * | 1992-09-07 | 2002-11-20 | Koninklijke Philips Electronics N.V. | A method and apparatus for analog test signal usage in a digital environment |
US5636229A (en) * | 1992-11-18 | 1997-06-03 | U.S. Philips Corporation | Method for generating test patterns to detect an electric shortcircuit, a method for testing electric circuitry while using test patterns so generated, and a tester device for testing electric circuitry with such test patterns |
DE69606129T3 (de) * | 1995-10-13 | 2015-03-05 | Jtag Technologies B.V. | Verfahren und Tester zur Beaufschlagung eines elektronischen Bausteins mit einem Triggerimpuls |
US5969538A (en) | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
US5719879A (en) * | 1995-12-21 | 1998-02-17 | International Business Machines Corporation | Scan-bypass architecture without additional external latches |
US5869979A (en) * | 1996-04-05 | 1999-02-09 | Altera Corporation | Technique for preconditioning I/Os during reconfiguration |
US6035260A (en) * | 1997-04-23 | 2000-03-07 | Northrop Grumman Corporation | Wrist strap integrity check circuitry |
US5872455A (en) * | 1997-05-16 | 1999-02-16 | Northrop Grumman Corporation | Wrist strap test mode circuitry |
US7155646B2 (en) * | 1999-02-10 | 2006-12-26 | Texas Instruments Incorporated | Tap and test controller with separate enable inputs |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
JP2000081466A (ja) * | 1998-09-07 | 2000-03-21 | Oki Electric Ind Co Ltd | 半導体集積装置 |
US6430718B1 (en) * | 1999-08-30 | 2002-08-06 | Cypress Semiconductor Corp. | Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
DE10142675A1 (de) | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Steuerregister |
JP3785388B2 (ja) * | 2002-09-17 | 2006-06-14 | 松下電器産業株式会社 | 故障検出方法 |
US7284170B2 (en) * | 2004-01-05 | 2007-10-16 | Texas Instruments Incorporated | JTAG circuit transferring data between devices on TMS terminals |
US7508724B2 (en) * | 2006-11-30 | 2009-03-24 | Mosaid Technologies Incorporated | Circuit and method for testing multi-device systems |
US7913128B2 (en) * | 2007-11-23 | 2011-03-22 | Mosaid Technologies Incorporated | Data channel test apparatus and method thereof |
US20100067203A1 (en) * | 2008-07-08 | 2010-03-18 | T-Ray Science Inc. | Apparatus for carrying photoconductive integrated circuits |
US10867689B2 (en) * | 2019-02-12 | 2020-12-15 | Micron Technology, Inc. | Test access port architecture to facilitate multiple testing modes |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3761695A (en) * | 1972-10-16 | 1973-09-25 | Ibm | Method of level sensitive testing a functional logic system |
US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
US4488259A (en) * | 1982-10-29 | 1984-12-11 | Ibm Corporation | On chip monitor |
GB8432533D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Integrated circuits |
US4635261A (en) * | 1985-06-26 | 1987-01-06 | Motorola, Inc. | On chip test system for configurable gate arrays |
GB8518859D0 (en) * | 1985-07-25 | 1985-08-29 | Int Computers Ltd | Digital integrated circuits |
GB8518860D0 (en) * | 1985-07-25 | 1985-08-29 | Int Computers Ltd | Digital integrated circuits |
NL8502476A (nl) * | 1985-09-11 | 1987-04-01 | Philips Nv | Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers. |
US4710933A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Parallel/serial scan system for testing logic circuits |
US4931722A (en) * | 1985-11-07 | 1990-06-05 | Control Data Corporation | Flexible imbedded test system for VLSI circuits |
US4701920A (en) * | 1985-11-08 | 1987-10-20 | Eta Systems, Inc. | Built-in self-test system for VLSI circuit chips |
US4710927A (en) * | 1986-07-24 | 1987-12-01 | Integrated Device Technology, Inc. | Diagnostic circuit |
NL192801C (nl) * | 1986-09-10 | 1998-02-03 | Philips Electronics Nv | Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. |
-
1986
- 1986-09-10 NL NL8602274A patent/NL192801C/nl not_active IP Right Cessation
-
1987
- 1987-08-20 DE DE3727723A patent/DE3727723C2/de not_active Expired - Lifetime
- 1987-09-04 FR FR8712280A patent/FR2603704B1/fr not_active Expired
- 1987-09-04 GB GB8720812A patent/GB2195185B/en not_active Expired - Lifetime
- 1987-09-07 SE SE8703460A patent/SE465441B/sv not_active IP Right Cessation
- 1987-09-07 KR KR87009853A patent/KR960003991B1/ko not_active IP Right Cessation
- 1987-09-07 IT IT8721824A patent/IT1230685B/it active
- 1987-09-10 JP JP62225424A patent/JP2641214B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-10 US US07/420,612 patent/US5430735A/en not_active Expired - Lifetime
-
1995
- 1995-05-23 US US08/448,199 patent/US5657329A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2195185A (en) | 1988-03-30 |
KR880004327A (ko) | 1988-06-03 |
SE465441B (sv) | 1991-09-09 |
NL8602274A (nl) | 1988-04-05 |
SE8703460L (sv) | 1988-03-11 |
DE3727723A1 (de) | 1988-03-17 |
FR2603704A1 (fr) | 1988-03-11 |
IT8721824A0 (it) | 1987-09-07 |
NL192801C (nl) | 1998-02-03 |
US5430735A (en) | 1995-07-04 |
US5657329A (en) | 1997-08-12 |
IT1230685B (it) | 1991-10-29 |
DE3727723C2 (de) | 1999-02-04 |
JP2641214B2 (ja) | 1997-08-13 |
SE8703460D0 (sv) | 1987-09-07 |
KR960003991B1 (en) | 1996-03-25 |
GB2195185B (en) | 1990-10-24 |
FR2603704B1 (fr) | 1988-12-09 |
GB8720812D0 (en) | 1987-10-14 |
NL192801B (nl) | 1997-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6370177A (ja) | 回路試験方法 | |
US6430718B1 (en) | Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom | |
US4879717A (en) | Testable carriers for integrated circuits | |
KR0163756B1 (ko) | 전자 모듈 소켓장치 | |
US5550843A (en) | Programmable scan chain testing structure and method | |
US5717701A (en) | Apparatus and method for testing interconnections between semiconductor devices | |
US5173904A (en) | Logic circuits systems, and methods having individually testable logic modules | |
US5229657A (en) | Method and apparatus for controlling simultaneous switching output noise in boundary scan paths | |
US5513186A (en) | Method and apparatus for interconnect testing without speed degradation | |
US5166937A (en) | Arrangement for testing digital circuit devices having tri-state outputs | |
US4720672A (en) | Testability system | |
US6260163B1 (en) | Testing high I/O integrated circuits on a low I/O tester | |
JPH07174820A (ja) | 集積回路のパッドの入力及び出力構造のテスト方法と装置 | |
US5155733A (en) | Arrangement for testing digital circuit devices having bidirectional outputs | |
US5844921A (en) | Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry | |
US5426649A (en) | Test interface for a digital circuit | |
KR100503692B1 (ko) | 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치 | |
US20050172187A1 (en) | Signal pin tester for AC defects in integrated circuits | |
EP1302776B1 (en) | Automatic scan-based testing of complex integrated circuits | |
US5406197A (en) | Apparatus for controlling test inputs of circuits on an electronic module | |
JPH09311157A (ja) | 電子回路試験装置 | |
JPH0349248A (ja) | Lsiソケット | |
CA2271184A1 (en) | Integrated circuit device including scan-path testing function | |
JPS634211B2 (ja) | ||
JPH10160805A (ja) | 外部スキャンパス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 11 |