KR100503692B1 - 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치 - Google Patents

Abstract

집적회로 및, 그 집적회로의 입력에 일정 논리값을 인가하는 수단을 포함하는 소자가 설명된다. 상기 수단의 종래의 구현에 있어서는 풀업 및 풀다운 저항이 필요하며, 이들 저항은 관련 상호접속을 테스트하는 부가적인 단계 및 부가적인 수단을 필요로 한다. 본 발명에 의해, 정규동작동안 논리값을 출력하는 출력이 테스트중에 테스트논리를 통해 제어된다는 점에서 개선점이 제공된다. 따라서, 상호접속들은, 상기 수단에 의해 동일한 방식으로, 다른 상호접속의 테스팅의 일부로서 테스트된다.

Description

고정 논리값을 출력하는 수단의 출력과 회로의 입력 사이의 접속 테스팅 장치

본 발명은 제 1 테스트 접속을 갖는 전자 회로, 동작 모드에서 고정 논리값을 상기 회로의 신호 입력에 공급하는 출력을 갖는 수단, 및 상기 출력과 상기 신호 입력 사이의 전기적 접속을 포함하는, 고정 논리값을 출력하는 수단의 출력과 회로의 입력 사이의 접속을 테스트하는 장치에 관한 것이다. 상기 수단의 공지된 예로는 IC의 비사용 입력에 고정값으로서 논리 "1" 을 인가하는 풀업 저항(pull-up resistor)이 있다.

논리 회로들에 있어서 고정값을 수신하기 위한 입력들에는 통상 소위 풀업 또는 풀다운 저항이 제공된다. 이런 유형의 저항은 그 한쪽에 관련 입력이 접속되고 다른 한쪽에 고정된 전압이 접속된다. 입력을 개방하는 것은 특히 IC를 손상시키기 쉬운 발진이 발생할 수도 있으므로 허용되지 않는다. 관련 입력을 고정 전압에 직접 접속하는 것은 통상 허용되지 않는다. 테스트성(testability)의 관점에서, 도체 위의 특정 테스트 포인트 및 저항이 종종 규정되어 있다.

논리 회로는 경계 주사 테스트(Boundary Scan Test: BST) 논리를 더욱 더 포함하는 집적회로(IC)들을 이용한다. 이들 IC는 BST 법에 따라 회로 지지체(support)의 상호접속 기능의 테스트를 가능하게 한다. BST 법에 따른 테스팅을 설명한 ISBN 0-7923-9296-5, 1993년 미국 보스턴 Kluwer Academic Publishers의 Harry Bleeker, Peter van den Eijnden 및 Frans de Jong 에 의한 "Boundary-Scan Test, A Practical Approach"란 서적의 제 1 내지 17 페이지를 참조하기 바란다.

상호접속을 완전히 테스트할 수 있도록, 모든 접속점들은, BST 논리 또는 테스트 데이터를 생성하거나 분석할 수 있는 기타 논리가 제공된 IC에 접속되어야 한다. 이는 풀업 또는 풀다운 저항에 대한 전술된 입력간의 상호접속이 BST 법에 의해 테스트될 수 없음을 암시한다. 왜냐하면, 저항은 테스트 논리를 포함하지 않기 때문이다.

특히, 본 발명의 목적은 다른 상호접속의 테스팅과 양립할 수 있는 간단한 방법으로 고정 논리값이 공급된 입력에 대한 상호접속을 테스트하는 것이다. 이를 위해, 본 발명의 한 특징에 따라, 동작 모드에서 관련 입력에 고정 논리값을 공급하는 출력을 갖는 수단이 제공되는데, 상기 수단은 제 2 테스트 접속부를 포함하며, 상기 회로 및 수단은, (1) 상기 수단 및 회로를 테스트 모드로 설정하는 단계, (2) 제 2 테스트 접속부에 테스트 데이터를 공급하고 상기 출력을 통해 그 테스트 데이터를 고정 논리값 대신 상호접속에 전송하는 단계 및, (3) 신호 입력을 통해 상기 회로에서 결과 데이터를 수신하고 검증(verification)을 위해 결과 데이터를 제 1 테스트 접속부로 전송하는 단계를 포함하는 사이클로 상호접속을 테스트하기 위해, 개별 테스트 접속부 상의 소정의 신호들의 제어 하에, 테스트 모드로 진입하도록 배열된다.

본 발명의 또 다른 이점은, 구성성분이 절약되고 입력에 대한 상호접속을 설계하는데 있어서 더 많은 자유로움이 있다는 점에 있다.

제 1 실시예에서, 상호접속은 BST 표준(IEEE Std. 1149. 1-1990)에서 서술된 BST 법에 따라 테스트된다.

제 2 실시예에서, 본 발명은 또한 특정 용도의 IC에 수용된 전술된 수단에 관한 것이다.

다른 실시예에서, 상기 수단은 현존하는 IC의 일부로서 구현되며, 관련 고정 논리값은 이전에는 아마도 기능을 갖지 않았을 핀(예컨대, 비접속 핀)을 통해 사용가능하게 된다.

이하, 본 발명은 양호한 실시예 및 첨부한 도면을 참조하여 상세히 설명될 것이다.

제 1 도는 고정 논리값을 얻기 위한 종래의 풀업 및 풀다운 저항을 갖는 회로.

제 2 도는 IC가 고정 논리값을 출력하는 본 발명의 구현도.

제 3 도는 고정 논리값을 공급하는 IC의 출력에 대한 BST 셀의 구현도.

제 4 도는 출력에 테스트 데이터를 인가하는 멀티플렉서를 갖는 IC.

제 5 도는 IC의 멀티플렉서의 세부도.

제 6 도는 입력상의 데이터를 관찰하는 AND 논리 게이트를 갖는 IC.

제 1 도는 적어도 부분적으로 디지털 논리를 포함하는 2 개의 IC(4 및 6)가 제공되어 있는 지지체(support)(2)의 일부를 도시한다. IC의 기능은 본 발명과 상관없으므로 설명되지 않을 것이다. IC(6)의 입력핀들(8)의 그룹은 회로내의 여러 점들에 기능적으로 접속된다. 도면에서, 상호접속은 라인, 예컨대 라인(10)에 의해 도식적으로 표현되어 있으며, 보통 지지체 상의 도체 패턴의 형태로 구현된다. 또한, 본 회로에는 고정 값을 필요로 하는 IC(6)의 다수의 입력핀들(12 및 14)이 존재한다. 그런 상황의 예로는, Philips Semiconductors에 의해 제조된 IC PCF8582의 핀(A0, A1 및 A2)과 같은 다수의 핀들을 통한 고정 어드레스의 일부의 적용이 있다.

IC(4 및 6)는 BST 법에 따라 테스트되도록 배열된다. 이를 위해, 상기 IC 는 TAP 제어기를 포함하며, 테스트를 제어하기 위한 그리고 각 핀에 대한 값을 포함하는 BST 셀들의 체인(18)을 통해 정확한 위치에 테스트 데이터를 인가하기 위한 블럭(16)으로 표현된 수단 및, 테스트 데이터 및 테스트 제어 데이터를 수신하며 필요하다면 이들을 전송하는 다수의 BST 핀(20)을 더 포함한다. 입력핀(12)은 저항(22)을 거쳐 접지(24)에 접속되어 있으므로, 이들은 논리값 "0" 을 갖는다. 입력핀(14)은 저항(26)을 거쳐 공급전압(28)에 접속되어 있으며 따라서 논리값 "1" 을 갖는다.

BST 법에 따라 지지체(2)의 상호접속 기능이 부분적으로 테스트될 것이다. BST 체인을 통해, 소정의 테스트 데이터가 IC의 출력 단자로 인가되고, 그 다음에 다시 BST 체인을 통해, 대응하는 입력 단자들이 기대된 데이터를 수신했는지 여부가 검사된다. 이런 식으로 상호접속을 완전하게 테스트하기 위해, 상호접속의 모든 단부(end)들은 BST 셀에 접속되어야 한다. 저항들은 개별적인 수단에 의해, 예컨대 특별히 제공된 테스트 포인트에 테스트 프로브(test probe)를 접속시키는 테스터에 의해, 개별적인 단계 동안 반드시 테스트되도록 BST 논리를 포함하지 않으므로, 핀(12 및 14)의 상호접속은 BST 법에 의해 테스트될 수 없다.

제 2 도는 본 발명이 사용되는 제 1 도의 지지체의 일부를 도시한다. 여기서 입력핀(12 및 14)은 다른 IC(4)로부터 고정 논리값을 수신한다. 이를 위해, IC(4)는 출력핀(34)으로 논리 "0" 을 인가하는 부회로(sub-circuit; 30) 및 출력핀(40)을 통해 논리 "1" 을 출력하는 부회로(36)를 포함한다. 부회로들과 출력핀들 사이에 BST 셀(32 및 38)이 제공됨으로써, 테스트하는 동안 출력핀들을 통해 접속부에 테스트 패턴이 인가된다. 핀(12)은 상호접속(42)을 통해 출력핀(34)에 접속되고, 핀(14)은 상호접속(44)을 통해 출력핀(40)에 접속된다. 이제 상호접속들(42 및 44)은 BST 법에 따라 완전히 테스트될 수 있다. 이제 상호접속들은 다른 상호접속들에 대한 테스팅 절차의 일부로서 테스트되며, 더욱이, 이 목적을 위한 별개의 테스트 수단이 요구되지 않는다.

BST 법에 따른 테스트를 실행하는 동안, IC(4)를 테스트 모드로 설정하기 위해 소정의 신호들이 테스트 접속부(20)에 인가된다. 또한, 접속부(20)에 인가된 테스트 데이터는, 어쩌면 중간 동작 후에, BST 셀의 체인을 통해 관련 출력핀들로 전송되며, 따라서, 이들 핀이 접속되는 상호접속들로 전송된다.

고정 논리값을 갖는 입력에 대한 상호접속들이 우수한 방법으로 테스트된다는 장점 이외에, 본 발명은 다른 장점들도 제공한다. 관련 입력들에 고정된 값을 제공하는데 더 이상 저항들이 요구되지 않는다는 점에서 구성성분이 절약된다. 하나의 출력핀이 복수의 입력들에 관련 논리 값을 공급하도록 본 발명이 실현될 수도 있다. 이런 측면의 예는 하나의 출력핀(34)에 두 개의 입력핀(12)을 접속함으로써 형성된다. 본 발명의 또 다른 장점은 입력들에 대한 상호접속을 구현하는 도체 패턴에 더 이상 테스트 포인트들이 필요 없다는 점에 있다. 특히 이는 이 패턴의 설계에 있어서 많은 자유로움을 제공한다.

제 2 도를 참조로 예에 의해 설명된 바와 같이, 본 발명의 응용 분야는 주어진 논리 및 그의 실현에만 제한되지 않는다. 응용들의 예들로는, 2가 논리(bivalent logic), 3가 논리(trivalent logic), TTL 구현 및 ECL 구현이 있다.

또한, 상기 수단을 포함하는 IC는 소정 응용에 대해 고정 논리값을 요구하는 입력을 자체 포함할 수도 있다. 이런 응용에 있어서, IC는 그 자신의 입력에 관련 값을 공급할 수도 있고, 또한 필요한 접속부를 테스트할 수 있다. 이때 제 2 도의 IC(4 및 6)는 일치하며 또한 이 경우에는 하나의 테스트 접속부가 관련된다.

제 3 도는 BST 셀의 가능한 구현을 도시한다. 이하 BST 셀의 동작에 대한 간단한 설명이 제공될 것이다. 셀의 완전한 설명을 위해 BST 표준(IEEE Std. 1149.1-1990)이 참조된다. BST 셀은 체인의 일부를 형성하며, 이를 위해 BST 셀은(46)을 통해 이전 BST 셀 및 (48)을 통해 그 다음 BST 셀에 접속된다. 또한 BST 셀은, 본 경우에서, IC의 출력핀에 접속되어 있는 출력(50) 및 IC의 코어 논리로부터 데이터를 수신하는 입력(52)을 포함한다. 본 발명에 따른 사용을 위해, 입력(52)은 종래와 같이 기능성 데이터를 수신하는 것이 아니라, 고정 논리값, 즉 핀(34)에 대한 구현을 위해 "0"을, 핀(40)에 대한 구현을 위해 "1"을 수신할 것이다. 또한 BST 셀은 BST 체인 내의 정확한 위치로 테스트 데이터를 이동시키는 접속부(54, 56 및 58) 및 BST 셀의 동작을 결정하는 접속부(60)를 포함한다. 접속부(60)가 "1"의 값을 가질 때, 셀은 테스트 모드에 있으며, 멀티플렉서(62)를 통해, 플립플롭(64)으로부터의 테스트 데이터가 출력(50) 상에 나타나게 될 것이다. 접속부(60)가 "0"의 값을 가질 때, 셀은 기능 모드에 있으며 입력(52)의 데이터가 멀티플렉서(62)를 통해 출력(50)에 인가될 것이다.

상호접속(42 및 44)은 고정 논리값을 공급하는 수단인 송신측, 및 그 값을 수신하는 입력인 수신측을 갖는다. 상기 수단은, 제 2 도에 도시된 바와 같이, IC의 일부로 간주될 수도 있고, 아니면 별개 부품으로 이루어진 회로로 간주될 수도 있다. 상호접속(42 및 44)을 테스트하는 동안, 송신측은 상호접속에 테스트 데이터를 인가하고 수신측은 결과 데이터를 판독한다. 전술된 BST 법 이외에도, 테스트 데이터의 상기와 같은 송신 및 수신을 실현하기 위한 여러 대안이 존재한다. 제 4 도는 송신기에 대한 대안을 보여주며 제 6 도는 수신기에 대한 대안을 보여준다.

제 4 도는 입력신호들(68)이 각각의 멀티플렉서들(72)뿐 아니라 코어논리(70)에도 제공되는 IC(66)를 도시한다. 제어신호(74)는 멀티플렉서가 출력(76)에, 테스트 입력상의 값을 인가해야할지 아니면 다른 기능성 입력상의 값을 인가해야할지를 결정한다. 제 5 도는 멀티플렉서의 세부도이다. 제어신호(74)는 멀티플렉서의 출력신호(82)로서 테스트 신호(78)가 제공되어야 하는지 아니면 기능성 신호(80)가 제공되어야 하는지를 선택적으로 결정한다. 따라서 제어신호(74)를 통해, 데이터는 입력(68)으로부터 출력(76)으로 직접 인가될 수 있다. 이에 따라, 테스트 데이터는 상호접속(42 및 44)으로 인가된다. 제 1 도 및 제 2 도에 도시된 회로에서 사용될 때, 상호접속(42)은 정상 동작(normal operation) 동안 수단(30)으로부터 논리 "0"을 수신하고 상호접속(44)은 정상 동작 동안 수단(36)으로부터 논리 "1"을 수신한다.

제 6 도는, 입력에 접속되며 논리 AND 게이트의 트리(AND 트리)를 포함하는 IC를 도시한다. 입력, 예컨대 입력(86)은 AND 게이트(92)의 입력(90)뿐 아니라 코어논리(88)에도 접속된다. AND 게이트(92)의 다른 입력(94)은 트리 내의 이전 AND 게이트(96)의 출력에 접속된다. 제 1 AND 게이트(98)는 한 입력에 논리 "1" 을 갖는다. 마지막 AND 게이트(100)의 출력은 접속된 모든 입력에 대한 이전의 AND 동작의 결과를 가지며 접속부(102)를 통해 출력된다. 접속된 모든 입력이 논리 "1" 을 수신하면, 출력(102)에는 논리 "1"이 존재할 것이다. 적어도 한 입력이 논리 "0"을 수신하면 출력(102)에는 논리 "0"이 존재할 것이다. 상호접속(104)에 테스트 패턴을 인가하고 매번 그 출력(102)을 판독함으로써 상호접속의 상태가 판단될 수 있다. 이런 측면에서 예는 관련 상호접속이 도전 상태에 있는지를 검사하기 위해 다른 입력들이 논리 "1"을 수신할 동안 논리 "0"을 제공한다.

상술한 설명은, 집적회로를 가진 장치 및 상기 집적회로의 입력에 고정 논리값을 공급하는 수단에 관한 것이다. 상기 수단에 대한 종래의 구현에서는 풀업 및 풀다운 저항의 사용이 수반되며, 이때 관련 상호접속의 테스팅은 부가적인 단계 및 부가적인 수단을 필요로 한다. 본 발명은 정상 동작 동안 논리값을 공급하는 출력을 테스트하는 동안 테스트 논리를 통해 제어되도록 상기 수단을 실현함으로써 개선점을 제공한다. 따라서, 상호접속들은 동일한 방식으로 다른 상호접속 테스팅의 일부로서 상기 수단에 의해 테스트된다.

Claims (6)

1. 고정 논리값을 공급하는 논리값 공급 수단으로서, 동작 모드에서 상기 고정 논리값을 공급하는 출력을 포함하는, 논리값 공급 수단에 있어서,

   상기 논리값 공급 수단은,

   테스트 접속;

   상기 테스트 접속에 대한 소정의 신호들의 제어 하에 상기 논리값 공급 수단을 테스트 모드로 스위치하는 테스트 제어기; 및

   상기 테스트 모드에서, 상기 테스트 접속에 수신된 테스트 데이터를 상기 고정 논리값 대신에 상기 출력에 전송하는 전송 장치를 더 포함하는 것을 특징으로 하는, 논리값 공급 수단.
2. 제 1 항에 있어서,

   상기 논리값 공급 수단은 경계 주사 테스트(Boundary Scan Test)법에 따라 테스트를 실행하도록 배치되는 것을 특징으로 하는, 논리값 공급 수단.
3. 제 1 항에 있어서,

   상기 논리값 공급 수단은 반도체 기판 위에 구현되는 것을 특징으로 하는, 논리값 공급 수단.
4. 제 3 항에 있어서,

   상기 반도체 기판은 또한 또다른 전자 기능을 수용하는 것을 특징으로 하는, 논리값 공급 수단.
5. 동작 모드에서 고정 논리값을 공급하는 논리값 공급 수단의 출력과 전자 회로의 신호 입력 사이의 상호접속을 테스트하는 방법에 있어서,

   (1) 소정의 신호들을 통해 상기 논리값 공급 수단 및 상기 전자 회로를 테스트 모드로 설정하는 단계; (2) 상기 논리값 공급 수단의 제 1 테스트 접속에 테스트 데이터를 공급하고, 상기 논리값 공급 수단의 출력을 통해, 상기 고정 논리값 대신 상기 테스트 데이터를 상기 상호접속에 전송하는 단계; 및 (3) 상기 신호 입력을 통해 상기 회로에서 결과 데이터를 수신하고 검증을 위해 상기 회로의 상기 제 2 테스트 접속에 상기 결과 데이터를 전송하는 단계를 포함하는 것을 특징으로 하는, 상호접속 테스트 방법.
6. 제 5 항에 있어서,

   상기 테스트는 BST(Boundary Scan Test) 법에 따라 수행되는 것을 특징으로 하는, 상호접속 테스트 방법.