JP3640671B2 - 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法 - Google Patents

Description

技術分野
本発明は、第１試験接続部を持つ電子回路と、動作モードにおいて固定論理値を前記回路の信号入力部に供給する出力部を持つ手段と、前記出力部と前記信号入力部との間の電気的相互接続とを有する装置に関する。
背景技術
このような手段の既知の例は、ICの非使用入力部に固定値として論理“1"を供給するプルアップ抵抗である。
論理回路内の固定値を受けるための入力部には、通常、いわゆるプルアップ抵抗またはプルダウン抵抗が設けられる。このような抵抗は、一方の側が関連する入力部に、他方の側が定電圧に接続される。入力部を開放したままにすることは、とりわけこの場合、ICを破損する発振が生じる恐れがあるという理由から容認されない。上記関連する入力を定電圧に直接接続することも通常容認されない。テスタビリティの観点から、導体及び抵抗上の特別な試験箇所がしばしば規定される。
論理回路は、バウンダリスキャンテスト（Boundary Scan Test（BST））論理を有する集積回路（IC's）を用いることが多くなってきている。それらICは、BST手法に準拠して回路支持体の相互接続機能を試験することを可能にする。BST手法による試験については、Kluwer Academic Publishers,Boston,US,1993（ISBN0−7923−9296−５）発行、Harry Bleeker,Peter van den Eijnden及びFrans de Jong著の文献“Boundary−Scan Test,A Practical Approach"の第１乃至17頁を参照されたい。
相互接続の完全な試験を可能にするためには、全ての接続点が、試験データを生成又は解析することが可能なBST論理又は他の論理を備えるICに接続されるべきである。これは、プルアップ又はプルダウン抵抗と前述の入力部との間の相互接続が、BST手法では試験できないことを意味する。なぜなら、抵抗は試験論理を持たないからである。
発明の開示
本発明の目的は、とりわけ、他の相互接続の試験とより互換性のある簡単な手法で、固定論理値が供給される入力部に対する相互接続を試験することにある。この目的のため、本発明の特徴の一つによれば、動作モードにおいて第１固定論理値を関連する入力部に供給する出力部を持つ手段において、当該手段が、第２試験接続部を有し、前記回路及び前記手段が、各試験接続部における所定の信号の制御の下で、
（１）前記手段及び前記回路を試験モードに設定し、
（２）前記第２試験接続部に試験データを供給し、前記出力部を介して、該試験データを前記第１固定論理値に対する代替として相互接続部に転送し、
（３）前記信号入力部を介し前記回路において結果のデータを受け、確認のため前記第１試験接続部に結果のデータを転送する、
というサイクルで前記相互接続を試験するために、前記試験モードに入るように構成されることを特徴とする手段が提供される。本発明の更なる利点は、部品に関する削減と、入力部に対する相互接続を設計する際のより大きな自由度にある。
第１の実施例においては、相互接続が、BST規格（IEEE Std.1149.1−1990）に述べられているBST手法に応じて試験される。
本発明は、第２の実施例における専用ICに収容される上述の手段にも関する。
他の実施例においては、前記手段は、既存のICの一部として実現され、関連する固定論理値は、可能であれば予め機能を持っていなかったピン（例えば、非接続ピン（Not Connected pin））を介して利用可能になる。
本発明を好ましい実施例及び添付の図面を参照して以下詳細に説明する。
【図面の簡単な説明】
図１は、固定論理値を得るための従来のプルアップ及びプルダウン抵抗を持つ回路を示す。
図２は、ICが固定論理値を出力する本発明の具体例を示す。
図３は、固定論理値を供給するICの出力部用のBSTセルの具体例を示す。
図４は、出力部に試験データを供給するためのマルチプレクサを持つICを示す。
図５は、ICのマルチプレクサを詳細に表した図である。
図６は、入力部のデータを監視するための論理アンドゲートを持つICを示す。
発明を実施するための最良の形態
図１は、少なくとも一部にディジタル論理を有する２つのIC4及び６が設けられている支持体２の一部を示す。これらICの機能は、本発明には関係が無いので、その説明は省略する。IC6の一群の入力ピン８は、回路内の種々の点に機能的に接続されている。この図においては、相互接続は、線、例えば線10により図示され、通常、上記支持体上に導体パターンの形態で実現される。また、本回路においては固定値を要求するIC6の多数の入力ピン12及び14がある。このような状況の例は、Philips Semiconductors社製のIC（PCF8582）のピンA0、A1及びA2等の多数のピンを介して固定アドレスの一部を供給することである。
IC4及び６は、BST手法によって試験されるように構成されている。この目的のため、これらICは、ブロック16で示される、試験を制御し、且つ各ピン用の値を持つBSTセルのチェーン18を介して正しい位置に試験データを供給するTAP制御装置及び他の手段、並びに試験データ及び試験制御データを受け、必要ならば通過させる多数のBSTピン20を有する。入力ピン12は、抵抗22を介して接地部24に接続され、故に、論理値“0"を帯びる。入力ピン14は、抵抗26を介して電源電圧28に接続され、故に、論理値“1"を帯びる。
支持体２の相互接続機能は、BST手法に準拠して部分的に試験される。この場合、BSTチェーンを介して、所与の試験データがICの出力端子に供給され、次いで、再びBSTチェーンを介して、対応する入力端子が予期したデータを受信したか否かがチェックされる。この手法で相互接続を完全に試験するためには、相互接続部の全ての端部がBSTセルに接続されなければならない。ピン12及び14の相互接続はBST手法では試験できない。なぜなら、BST論理を持たないからであり、故に、該抵抗は、別個の工程の際に、別個の手段、例えば、特別に設けられた試験箇所に試験プローブを接続するテスタにより試験されなければならない。
図２は、本発明が用いられている図１の支持体の部分を示す。ここでは、入力ピン12及び14が、他のIC4から固定論理値を受ける。この目的のため、IC4は、出力ピン34に論理“0"を供給する補助回路30と、出力ピン40を介して論理“1"を出力する補助回路36とを有する。補助回路と出力ピンとの間には、BSTセル32及び38が設けられ、これによって、試験パターンが、試験の際、これら出力ピンを介して接続部に供給される。ピン12は、相互接続部42を介して出力ピン34に接続され、ピン14は相互接続部44を介して出力ピン40に接続される。この場合、相互接続部42及び44をBST手法に準拠して完全に試験することができる。これら相互接続は、他の相互接続のための試験手順の一部として試験され、別個の試験手段は、この目的のために最早必要とされない。
BST手法に準拠して試験を実施する際、所定の信号が、IC4を試験モードに設定するために試験接続部20に供給される。更に、接続部20に供給される試験データが、あれば中間処理を経て、BSTセルのチェーンを介して関連する出力ピンに、従って、これらピンが接続される相互接続部に転送される。
固定論理値を帯びる入力部に対する相互接続が優れた方法で試験されると言う利点に加え、本発明は他の利点も提供する。関連する入力部に固定値を供給するために抵抗が最早必要とされないと言う点において、部品が削減される。本発明の実現を、一つの出力ピンが、幾つかの入力部に関連する論理値を供給するようにしても良い。これに関する例は、２つの入力ピン12を１つの出力ピン34に接続することにより構築される。本発明の他の利点は、試験箇所が、相互接続を入力部に実現する導体パターン上に最早必要とされないと言う事実にある。これは、とりわけ、このパターンの設計により大きな自由度を与える。
例示として図２を参照して説明した本願発明の応用分野は、所与の論理又はそのインプリメンテーションに限定されるものではない。応用例としては、二価論理、三価論理、TTLインプリメンテーション、ECLインプリメンテーションがある。
更に、前記手段を有するIC自体が、所与の応用のために固定論理値を要求する入力部を有するようにしても良い。この応用のために、上記ICは、自身の入力部に関連する値を供給しても良く、更に、所要の接続を試験することもできる。この場合、図２のIC4及び６が一致し、そして、一つの試験接続部を伴うことになる。
図３は、BSTセルの具体例を示す。BSTセルの動作の簡単な説明を以下に示す。セルの完全な仕様については、BST規格（IEEE Std.1149.1−1990）を参照されたい。BSTセルは、チェーンの一部を形成し、この目的のために、該セルは、線46を介して先行するBSTセルに接続され、線48を介して後続するBSTセルに接続される。また、BSTセルは、本例の場合ICの出力ピンに接続される出力部50と、ICのコアロジックからデータを受ける入力部52とを有する。本発明に準拠した使用に関しては、入力部52は、従来の意味での機能データを受けず、ピン34に関する実現については固定論理値“0"を受け、ピン40に関する実現については固定論理値“1"を受ける。更に、BSTセルは、BSTチェーン内の正しい位置に試験データをずらすための接続部54、56及び58と、BSTセルの動作を決定する接続部60とを有する。接続部60が値“1"を持つ場合、セルは試験モードになり、マルチプレクサ62を介して、フリップフロップ64からの試験データが、出力部50で利用可能になる。接続部60が値“0"を持つ場合、セルは機能モードになり、入力部52のデータが、マルチプレクサ62を介して出力部50に供給される。
相互接続部42及び44は、固定論理値を供給する手段である送信側と、該固定論理値を受信する入力部である受信側とを有する。上記手段は、図２に示されるようなICの一部分として、または個別部品からなる回路として考えることができる。相互接続部42及び44の試験の間、送信側は、試験データをこれら相互接続部に供給し、受信側は、結果のデータを読取る。上述のBST手法の他にも、このような試験データの送受信を実現する種々の代替例が存在する。図４は、送信側に関する代替例を示し、図６は受信側に関する代替例を示す。
図４は、入力信号68がコアロジック70及び関連するマルチプレクサ72の試験入力部に与えられるIC66を示す。制御信号74は、マルチプレクサが、試験入力部の値を出力部76に供給するか、他方の機能入力部の値を出力部76に供給するかを決定する。図５は、マルチプレクサを詳細に表した図である。制御信号74は、試験信号78又は機能信号80の何れがマルチプレクサの出力信号82として現れるかを選択的に決定する。斯くして、制御信号74を介して、データを入力部68から出力部76に直接供給することができる。このようにして、試験データが、相互接続部42及び44に供給される。図１及び図２に示される回路で用いられる場合、相互接続部42は、通常動作の際、手段30から論理“0"を受け、相互接続部44は、通常動作の際、手段36から論理“1"を受ける。
図６は、入力部に接続される論理アンドゲートのツリー（アンドツリー）を有するICを示す。入力部、例えば、入力部86は、コアロジック88及びアンドゲート92の入力部90に接続される。アンドゲートの他の入力部94は、ツリー内の先行するアンドゲート96の出力部に接続される。第１のアンドゲート98は、一方の入力において論理“1"を帯びる。最後のアンドゲート100の出力は、全ての接続されている入力部に対する先行するアンド処理の結果を帯び、接続部102を介して出力される。全ての接続されている入力部が論理“1"を受ける場合、論理“1"が出力102に現れるであろう。少なくとも一つの入力部が論理“0"を受ける場合、論理“0"が上記出力に現れるであろう。相互接続の状況を、試験パターンを相互接続部104に供給し、その都度出力102を読取ることにより判断することができる。これに関する例は、関連する相互接続部が導電状態であるか否かをチェックするために、論理“0"を提供し、一方、その他のものが“1"を受けるようにすることである。
以後の説明は、集積回路を持つ装置及び該集積回路の入力部に固定論理値を供給する手段に関する。この手段の従来の実現は、プルアップ及びプルダウン抵抗の使用を伴う。しかし、この場合、これに関連する相互接続の試験は、付加的な工程及び付加的な手段を必要とする。本発明は、通常動作中は論理値を供給する出力部が、試験の際、試験論理により制御されるように前記手段を実現することによる改善策を提供する。この結果、それら相互接続の試験は、斯かる手段により同様に且つ他の相互接続の試験の一部として実施される。

Claims (8)

1. 第１試験接続部を持つ電子回路と、動作モードにおいて第１固定論理値を前記回路の信号入力部に供給する出力部を持つ手段と、前記出力部と前記信号入力部との間の電気的相互接続とを有する装置において、
   前記手段は、第２試験接続部を有し、前記回路及び前記手段は、各試験接続部における所定の信号の制御の下で、
   （１）前記手段及び前記回路を試験モードに設定し、
   （２）前記第２試験接続部に試験データを供給し、前記出力部を介して、該試験データを前記第１固定論理値に対する代替として相互接続部に転送し、
   （３）前記信号入力部を介し前記回路において結果のデータを受け、確認のため前記第１試験接続部に結果のデータを転送する、
   というサイクルで前記相互接続を試験するために、前記試験モードに入るように構成されることを特徴とする装置。
2. 請求項１に記載の装置において、
   前記相互接続の試験のために、前記手段及び／又は前記回路は、バウンダリスキャンテスト手法に準拠した試験を実施するように構成されることを特徴とする装置。
3. 請求項１または２に記載の装置で用いられ る前記手段。
4. 動作モードにおいて、前記第１固定論理値とは異なる第２固定論理値を供給する第２出力部を有する、請求項３に記載の手段において、
   当該手段は、前記第２試験接続部における所定の信号の制御の下で、
   （１）当該手段及び前記回路を試験モードに設定し、
   （２）前記第２試験接続部に試験データを供給し、前記第２出力部を介して、該試験データを前記第２固定論理値に対する代替として相互接続部に転送し、
   （３）前記信号入力部を介し前記回路において結果のデータを受け、確認のため前記第１試験接続部に結果のデータを転送する、
   というサイクルで前記第２出力部に接続される相互接続を試験するために、前記試験モードに入るように構成されることを特徴とする手段。
5. 半導体基板上に実装される、請求項３または４に記載の手段。
6. 請求項５に記載の手段において、
   前記半導体基板は、他の電子機能も収容することを特徴とする手段。
7. 動作モードにおいて固定論理値を供給する手段の出力部と電子回路の信号入力部との間の相互接続を試験する方法において、
   （１）所定の信号により前記手段及び前記回路を試験モードに設定し、
   （２）前記手段の第１試験接続部に試験データを供給し、前記手段の前記出力部を介して、該試験データを前記固定論理値に対する代替として相互接続部に転送し、
   （３）前記信号入力部を介し前記回路において結果のデータを受け、確認のため前記回路の第２試験接続部に該結果のデータを転送すること、
   を特徴とする方法。
8. 請求項７に記載の方法において、
   前記試験は、バウンダリスキャンテスト手法に準拠して実施されることを特徴とする方法。

Images