JP3191791B2 - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JP3191791B2 JP3191791B2 JP00717099A JP717099A JP3191791B2 JP 3191791 B2 JP3191791 B2 JP 3191791B2 JP 00717099 A JP00717099 A JP 00717099A JP 717099 A JP717099 A JP 717099A JP 3191791 B2 JP3191791 B2 JP 3191791B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- lsi
- terminal
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、回路の動作を試験
する試験装置と試験対象である回路との間で信号を受け
渡しするプローブカードに関し、特に、試験対象の回路
よりも少ない端子を有する試験装置で該回路の試験を可
能にするプローブカードに関する。
する試験装置と試験対象である回路との間で信号を受け
渡しするプローブカードに関し、特に、試験対象の回路
よりも少ない端子を有する試験装置で該回路の試験を可
能にするプローブカードに関する。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路）等の動
作を試験するために、試験対象のＬＳＩとＬＳＩ試験装
置との間に、信号を受け渡しするプローブカードが設置
される。ＬＳＩ試験装置は、プローブカードを介してＬ
ＳＩに試験信号を供給し、試験信号に応答してＬＳＩか
ら出力された信号の電圧を、予め設計段階等で求められ
ている期待値と比較し、ＬＳＩが正常に動作しているか
否かを判別する。ＬＳＩの動作を試験する際、ＬＳＩが
有するピン（端子）の数が比較的少ない場合、ＬＳＩの
端子とＬＳＩ試験装置の端子を、１対１に対応させるこ
とができる。従って、ＬＳＩ試験装置は、ＬＳＩの各入
力端子に試験信号を供給し、この試験信号に対応してＬ
ＳＩから出力された複数の出力信号を、それぞれ異なる
端子で受け取ることができる。
作を試験するために、試験対象のＬＳＩとＬＳＩ試験装
置との間に、信号を受け渡しするプローブカードが設置
される。ＬＳＩ試験装置は、プローブカードを介してＬ
ＳＩに試験信号を供給し、試験信号に応答してＬＳＩか
ら出力された信号の電圧を、予め設計段階等で求められ
ている期待値と比較し、ＬＳＩが正常に動作しているか
否かを判別する。ＬＳＩの動作を試験する際、ＬＳＩが
有するピン（端子）の数が比較的少ない場合、ＬＳＩの
端子とＬＳＩ試験装置の端子を、１対１に対応させるこ
とができる。従って、ＬＳＩ試験装置は、ＬＳＩの各入
力端子に試験信号を供給し、この試験信号に対応してＬ
ＳＩから出力された複数の出力信号を、それぞれ異なる
端子で受け取ることができる。
【０００３】ＬＳＩの中には、そのピン数が２０００〜
４０００ピンを越える超多ピンＬＳＩというものがあ
る。一方、現在市販されているＬＳＩ試験装置の最大ピ
ン数は、５００〜１０００ピン程度である。即ち、超多
ピンＬＳＩの端子とＬＳＩ試験装置の端子とを１対１に
対応させることは不可能である。従って、このような場
合、試験対象のＬＳＩのピン数よりも少ないピンを有す
るＬＳＩ試験装置で、そのＬＳＩを測定しなければなら
ない。
４０００ピンを越える超多ピンＬＳＩというものがあ
る。一方、現在市販されているＬＳＩ試験装置の最大ピ
ン数は、５００〜１０００ピン程度である。即ち、超多
ピンＬＳＩの端子とＬＳＩ試験装置の端子とを１対１に
対応させることは不可能である。従って、このような場
合、試験対象のＬＳＩのピン数よりも少ないピンを有す
るＬＳＩ試験装置で、そのＬＳＩを測定しなければなら
ない。
【０００４】上記のような超多ピンＬＳＩを、ＬＳＩの
ピン数よりも少ないピンを有するＬＳＩ試験装置で試験
する技術としては、例えば図６に示すようなものがあ
る。この方法では、試験対象である論理回路からの出力
信号を選択する選択回路を、ＬＳＩ本体に組み込んでい
る。回路の試験時には、ＬＳＩ試験装置から選択回路に
制御信号を送信し、論理回路からの出力信号を順次選択
することによって、超多ピンＬＳＩを試験できるように
している。また、上記以外にもＬＳＩのピン数よりも少
ないピンを有するＬＳＩ試験装置でＬＳＩを試験する技
術が、特開平９−９２７８７号公報及び特開平１０−４
８２８９号公報に開示されている。
ピン数よりも少ないピンを有するＬＳＩ試験装置で試験
する技術としては、例えば図６に示すようなものがあ
る。この方法では、試験対象である論理回路からの出力
信号を選択する選択回路を、ＬＳＩ本体に組み込んでい
る。回路の試験時には、ＬＳＩ試験装置から選択回路に
制御信号を送信し、論理回路からの出力信号を順次選択
することによって、超多ピンＬＳＩを試験できるように
している。また、上記以外にもＬＳＩのピン数よりも少
ないピンを有するＬＳＩ試験装置でＬＳＩを試験する技
術が、特開平９−９２７８７号公報及び特開平１０−４
８２８９号公報に開示されている。
【０００５】特開平９−９２７８７号公報に開示されて
いる技術では、試験装置から出力された試験信号を試験
対象である回路の複数の入力端子に同時入力するための
テスト用パッド共通化回路を、試験対象である回路の入
力端子に接続している。即ち、製品となる半導体装置に
テスト用パッド共通化回路が組み込まれている。また、
テスト用パッド共通化回路には、テスト用共通化回路を
制御するための制御信号を入力する制御端子が設けられ
ている。回路の試験時には、制御端子に制御信号を入力
してテスト用パッド共通化回路を制御する。この制御に
よって、プローブカードを介して試験装置から供給され
る試験信号が、試験対象である回路の複数の端子に共通
に入力されるようにしている。また、回路の実装時に
は、制御信号によってテスト用共通化回路が実質的に機
能しないように制御している。
いる技術では、試験装置から出力された試験信号を試験
対象である回路の複数の入力端子に同時入力するための
テスト用パッド共通化回路を、試験対象である回路の入
力端子に接続している。即ち、製品となる半導体装置に
テスト用パッド共通化回路が組み込まれている。また、
テスト用パッド共通化回路には、テスト用共通化回路を
制御するための制御信号を入力する制御端子が設けられ
ている。回路の試験時には、制御端子に制御信号を入力
してテスト用パッド共通化回路を制御する。この制御に
よって、プローブカードを介して試験装置から供給され
る試験信号が、試験対象である回路の複数の端子に共通
に入力されるようにしている。また、回路の実装時に
は、制御信号によってテスト用共通化回路が実質的に機
能しないように制御している。
【０００６】特開平１０−４８２８９号公報に開示され
ている技術では、測定（試験）対象である回路に、その
回路から出力される出力信号の内、どの信号を試験装置
に出力するかを選択するための出力信号選択回路を設け
ている。また、測定対象の回路には出力信号選択回路を
制御するための制御回路も設けられている。回路の測定
時には、出力信号選択回路を制御することによって回路
からの出力信号を選択し、プローブカードを介して試験
装置に出力している。また、回路の実装時には、制御回
路を制御して出力信号選択回路が実質的に機能しないよ
うにし、回路からの出力信号が全て出力されるようにし
ている。
ている技術では、測定（試験）対象である回路に、その
回路から出力される出力信号の内、どの信号を試験装置
に出力するかを選択するための出力信号選択回路を設け
ている。また、測定対象の回路には出力信号選択回路を
制御するための制御回路も設けられている。回路の測定
時には、出力信号選択回路を制御することによって回路
からの出力信号を選択し、プローブカードを介して試験
装置に出力している。また、回路の実装時には、制御回
路を制御して出力信号選択回路が実質的に機能しないよ
うにし、回路からの出力信号が全て出力されるようにし
ている。
【０００７】
【発明が解決しようとする課題】図６に示した技術で
は、ＬＳＩ本体に回路からの出力信号を選択する選択回
路が設けられている。従って、回路の設計や製造工程が
複雑になるという問題がある。また、ＬＳＩの動作に関
係のない選択回路を追加することによって、製品となる
半導体装置が大きくなり、信号伝達の遅延も大きくなる
という問題がある。また、上記のように選択回路等の余
分な回路を付加することによって、回路の端子数をさら
に増大させてしまう場合があるという問題がある。
は、ＬＳＩ本体に回路からの出力信号を選択する選択回
路が設けられている。従って、回路の設計や製造工程が
複雑になるという問題がある。また、ＬＳＩの動作に関
係のない選択回路を追加することによって、製品となる
半導体装置が大きくなり、信号伝達の遅延も大きくなる
という問題がある。また、上記のように選択回路等の余
分な回路を付加することによって、回路の端子数をさら
に増大させてしまう場合があるという問題がある。
【０００８】特開平９−９２７８７号公報に開示されて
いる技術では、製品となる半導体装置にテスト用パッド
共通化回路が設けられている。従って、回路の設計や製
造工程が複雑になるという問題がある。また、半導体装
置が大きくなり、信号伝達の遅延も大きくなるという問
題がある。さらに、ユーザによって使用される際には、
テスト用パッド共通化回路の全パッドに配線をボンディ
ングしてしまい、テスト用パッド共通化回路が機能しな
いように制御してしまう。従って、半導体装置の実装時
には、テスト用共通化回路が無駄になってしまうという
問題がある。
いる技術では、製品となる半導体装置にテスト用パッド
共通化回路が設けられている。従って、回路の設計や製
造工程が複雑になるという問題がある。また、半導体装
置が大きくなり、信号伝達の遅延も大きくなるという問
題がある。さらに、ユーザによって使用される際には、
テスト用パッド共通化回路の全パッドに配線をボンディ
ングしてしまい、テスト用パッド共通化回路が機能しな
いように制御してしまう。従って、半導体装置の実装時
には、テスト用共通化回路が無駄になってしまうという
問題がある。
【０００９】特開平１０−４８２８９号公報に開示され
ている技術では、測定（試験）対象である回路に、その
出力信号を選択するための出力信号選択回路と、出力信
号選択回路を制御するための制御回路を設けている。従
って、回路の設計や製造工程が複雑になるという問題が
ある。また、回路の動作に関係のない出力信号選択回路
を追加することによって、半導体装置が大きくなり、信
号伝達の遅延も大きくなるという問題がある。さらに、
半導体装置の実装時には、出力信号選択回路を制御する
ことによって、実質的に選択回路としての機能を果たさ
ないようにしてしまうため、出力信号選択回路が無駄に
なってしまうという問題がある。従って、本発明は、試
験対象である回路が組み込まれる半導体装置の製造工程
を簡単にし、試験装置の端子数が試験対象である回路の
端子数より少なくても、簡単な方法で確実に回路を試験
できるプローブカードを提供することを目的とする。
ている技術では、測定（試験）対象である回路に、その
出力信号を選択するための出力信号選択回路と、出力信
号選択回路を制御するための制御回路を設けている。従
って、回路の設計や製造工程が複雑になるという問題が
ある。また、回路の動作に関係のない出力信号選択回路
を追加することによって、半導体装置が大きくなり、信
号伝達の遅延も大きくなるという問題がある。さらに、
半導体装置の実装時には、出力信号選択回路を制御する
ことによって、実質的に選択回路としての機能を果たさ
ないようにしてしまうため、出力信号選択回路が無駄に
なってしまうという問題がある。従って、本発明は、試
験対象である回路が組み込まれる半導体装置の製造工程
を簡単にし、試験装置の端子数が試験対象である回路の
端子数より少なくても、簡単な方法で確実に回路を試験
できるプローブカードを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の観点にかかるプローブカードは、回
路の動作を試験する試験装置と試験対象回路との間に配
置され、該試験装置と試験対象回路との間で信号を受け
渡しするプローブカードであって、前記試験装置の端子
に接続される第１端子と、前記第１端子よりも多数配設
され、前記試験対象回路の端子に接続される第２端子
と、前記第１端子と前記第２端子との接続を切り替える
ことにより、前記試験対象回路の端子と前記試験装置の
端子との接続を切り替える選択手段と、より構成され、
試験対象回路を該試験対象回路よりも端子数の少ない試
験装置で試験可能にしたことを特徴とする。この発明に
よれば、プローブカードに選択手段を設けているため、
試験装置の端子と試験対象回路の端子との接続を順次切
り替えることができる。従って、試験対象回路の端子数
よりも試験装置の端子数が少なくても、試験対象回路の
動作を試験することができる。また、試験対象回路では
なくプローブカードに選択手段を設けているので、試験
対象回路に選択手段を設ける必要がなく、試験対象回路
の製造工程を簡単にすることができる。
に、本発明の第１の観点にかかるプローブカードは、回
路の動作を試験する試験装置と試験対象回路との間に配
置され、該試験装置と試験対象回路との間で信号を受け
渡しするプローブカードであって、前記試験装置の端子
に接続される第１端子と、前記第１端子よりも多数配設
され、前記試験対象回路の端子に接続される第２端子
と、前記第１端子と前記第２端子との接続を切り替える
ことにより、前記試験対象回路の端子と前記試験装置の
端子との接続を切り替える選択手段と、より構成され、
試験対象回路を該試験対象回路よりも端子数の少ない試
験装置で試験可能にしたことを特徴とする。この発明に
よれば、プローブカードに選択手段を設けているため、
試験装置の端子と試験対象回路の端子との接続を順次切
り替えることができる。従って、試験対象回路の端子数
よりも試験装置の端子数が少なくても、試験対象回路の
動作を試験することができる。また、試験対象回路では
なくプローブカードに選択手段を設けているので、試験
対象回路に選択手段を設ける必要がなく、試験対象回路
の製造工程を簡単にすることができる。
【００１１】前記選択手段は、回路の動作を試験するた
めに前記試験装置から出力された試験信号を供給する試
験対象回路の端子を選択してもよい。前記選択手段は、
試験対象回路から出力された信号を前記試験装置に供給
するために、該試験対象回路の端子を選択してもよい。
前記選択手段は、試験対象回路の端子に接続する探針を
備え、該探針の電位を安定させるために、プルアップ抵
抗及びプルダウン抵抗の内、少なくとも一方を備えても
よい。
めに前記試験装置から出力された試験信号を供給する試
験対象回路の端子を選択してもよい。前記選択手段は、
試験対象回路から出力された信号を前記試験装置に供給
するために、該試験対象回路の端子を選択してもよい。
前記選択手段は、試験対象回路の端子に接続する探針を
備え、該探針の電位を安定させるために、プルアップ抵
抗及びプルダウン抵抗の内、少なくとも一方を備えても
よい。
【００１２】本発明の第２の観点にかかるプローブカー
ドは、回路の動作を試験する試験装置と試験対象回路と
の間に配置され、該試験装置と試験対象回路との間で信
号を受け渡しするプローブカードであって、試験対象回
路の動作を試験するための試験信号を生成して、該試験
対象回路に出力する試験信号生成手段と、前記試験装置
の端子に接続される第１端子と、前記第１端子よりも多
数配設され、前記試験対象回路の端子に接続される第２
端子と、前記第１端子と前記第２端子との接続を切り替
えることにより、前記試験対象回路の端子と前記試験装
置の端子との接続を切り替える選択手段と、より構成さ
れ、試験対象回路を該試験対象回路よりも端子数の少な
い試験装置で試験可能にしたことを特徴とする。この発
明によれば、プローブカードに選択手段を設けているた
め、試験装置の端子と試験対象回路の端子との接続を順
次切り替えることができる。従って、試験対象回路の端
子数よりも試験装置の端子数が少なくても、試験対象回
路の動作を試験することができる。また、試験対象回路
ではなくプローブカードに選択手段を設けているので、
試験対象回路に選択手段を設ける必要がなく、試験対象
回路の製造工程を簡単にすることができる。また、プロ
ーブカードに試験信号生成手段を設けているため、試験
対象回路に端子の接続を切り替える回路等を設ける必要
がなく、試験対象回路の製造工程を簡単にすることがで
きる。
ドは、回路の動作を試験する試験装置と試験対象回路と
の間に配置され、該試験装置と試験対象回路との間で信
号を受け渡しするプローブカードであって、試験対象回
路の動作を試験するための試験信号を生成して、該試験
対象回路に出力する試験信号生成手段と、前記試験装置
の端子に接続される第１端子と、前記第１端子よりも多
数配設され、前記試験対象回路の端子に接続される第２
端子と、前記第１端子と前記第２端子との接続を切り替
えることにより、前記試験対象回路の端子と前記試験装
置の端子との接続を切り替える選択手段と、より構成さ
れ、試験対象回路を該試験対象回路よりも端子数の少な
い試験装置で試験可能にしたことを特徴とする。この発
明によれば、プローブカードに選択手段を設けているた
め、試験装置の端子と試験対象回路の端子との接続を順
次切り替えることができる。従って、試験対象回路の端
子数よりも試験装置の端子数が少なくても、試験対象回
路の動作を試験することができる。また、試験対象回路
ではなくプローブカードに選択手段を設けているので、
試験対象回路に選択手段を設ける必要がなく、試験対象
回路の製造工程を簡単にすることができる。また、プロ
ーブカードに試験信号生成手段を設けているため、試験
対象回路に端子の接続を切り替える回路等を設ける必要
がなく、試験対象回路の製造工程を簡単にすることがで
きる。
【００１３】
【発明の実施の形態】次に、本発明の第１の実施の形態
にかかるプローブカードについて図面を参照して説明す
る。このプローブカードは、図１に模式的に示すよう
に、ＬＳＩ（大規模集積回路）２０と、その動作を試験
するＬＳＩ試験装置３０との間に配置され、ＬＳＩ２０
とＬＳＩ試験装置３０との間で信号を受け渡しする。
にかかるプローブカードについて図面を参照して説明す
る。このプローブカードは、図１に模式的に示すよう
に、ＬＳＩ（大規模集積回路）２０と、その動作を試験
するＬＳＩ試験装置３０との間に配置され、ＬＳＩ２０
とＬＳＩ試験装置３０との間で信号を受け渡しする。
【００１４】このプローブカード１０は、図１に模式的
に示すように、中継部１１と、選択回路１２と、探針１
３，１４と、から構成されている。中継部１１は、ＬＳ
Ｉ試験装置３０から出力された試験信号を中継して、Ｌ
ＳＩ２０に入力する。選択回路１２は、例えば図２に示
すように、デコーダとスイッチとから構成されており、
ＬＳＩ試験装置３０の制御に従って、ＬＳＩ試験装置３
０の端子とＬＳＩ２０の端子との接続を切り替える。即
ち、選択回路１２は、ＬＳＩ２０から出力された出力信
号をＬＳＩ試験装置３０に供給するために、ＬＳＩ２０
の端子を選択する。そして、選択回路１２は、選択した
端子からの出力信号をＬＳＩ試験装置３０に供給する。
探針１３，１４は、それぞれ複数本備えられ、プローブ
カード１０とＬＳＩ２０とを接続する。
に示すように、中継部１１と、選択回路１２と、探針１
３，１４と、から構成されている。中継部１１は、ＬＳ
Ｉ試験装置３０から出力された試験信号を中継して、Ｌ
ＳＩ２０に入力する。選択回路１２は、例えば図２に示
すように、デコーダとスイッチとから構成されており、
ＬＳＩ試験装置３０の制御に従って、ＬＳＩ試験装置３
０の端子とＬＳＩ２０の端子との接続を切り替える。即
ち、選択回路１２は、ＬＳＩ２０から出力された出力信
号をＬＳＩ試験装置３０に供給するために、ＬＳＩ２０
の端子を選択する。そして、選択回路１２は、選択した
端子からの出力信号をＬＳＩ試験装置３０に供給する。
探針１３，１４は、それぞれ複数本備えられ、プローブ
カード１０とＬＳＩ２０とを接続する。
【００１５】ＬＳＩ２０は、パッド２１，２２と、論理
回路２３，２４，２５，２６と、から構成されている。
パッド２１、２２は、プローブカード１０の探針１３，
１４を接続するための外部端子である。そして、パッド
２１は、それぞれの論理回路２３，２４，２５，２６の
入力側に複数設けられ、パッド２２は、それぞれの論理
回路２３，２４，２５，２６の出力側に複数設けられて
いる。なお、図１中では模式的に、各論理回路２３，２
４，２５，２６のパッド２１，２２をそれぞれ１つだけ
示している。また、上記プローブカード１０の探針１
３，１４は、パッド２１，２２とそれぞれ同一数設けら
れており、探針１３，１４とパッド２１，２２とは、そ
れぞれ１対１で接続される。論理回路２３，２４，２
５，２６は、試験信号が入力されると、予め決められた
動作を行い、所定の信号を出力する。
回路２３，２４，２５，２６と、から構成されている。
パッド２１、２２は、プローブカード１０の探針１３，
１４を接続するための外部端子である。そして、パッド
２１は、それぞれの論理回路２３，２４，２５，２６の
入力側に複数設けられ、パッド２２は、それぞれの論理
回路２３，２４，２５，２６の出力側に複数設けられて
いる。なお、図１中では模式的に、各論理回路２３，２
４，２５，２６のパッド２１，２２をそれぞれ１つだけ
示している。また、上記プローブカード１０の探針１
３，１４は、パッド２１，２２とそれぞれ同一数設けら
れており、探針１３，１４とパッド２１，２２とは、そ
れぞれ１対１で接続される。論理回路２３，２４，２
５，２６は、試験信号が入力されると、予め決められた
動作を行い、所定の信号を出力する。
【００１６】ＬＳＩ試験装置３０は、ＬＳＩ２０に試験
信号を入力する。そして、ＬＳＩ試験装置３０は、ＬＳ
Ｉ２０から出力された出力信号の電圧が予め設計段階等
で求められている出力信号の電圧（期待値）と誤差の範
囲内で一致するか否かを判別し、一致する場合に、ＬＳ
Ｉ２０は正常に動作していると判別する。また、ＬＳＩ
試験装置３０は、図１に模式的に示すように、出力部３
１と、入力部３２と、選択部３３と、制御部３４と、か
ら構成されている。出力部３１は、ＬＳＩ２０の動作を
試験するためにＬＳＩ２０に入力する信号（試験信号）
を、信号線５１を介してプローブカード１０に出力す
る。入力部３２は、ＬＳＩ２０から選択回路１２を介し
て供給された出力信号を受け取る。選択部３３は、制御
線５３，５４を介して、制御信号を選択回路１２に出力
し、選択回路１２の動作を制御する。制御部３４は、Ｌ
ＳＩ試験装置３０全体の動作を制御し、入力部３２で受
け取った出力信号の電圧と期待値とをそれぞれ比較し、
ＬＳＩ２０の論理回路２３，２４，２５，２６が正常に
動作しているか否かを判別する。
信号を入力する。そして、ＬＳＩ試験装置３０は、ＬＳ
Ｉ２０から出力された出力信号の電圧が予め設計段階等
で求められている出力信号の電圧（期待値）と誤差の範
囲内で一致するか否かを判別し、一致する場合に、ＬＳ
Ｉ２０は正常に動作していると判別する。また、ＬＳＩ
試験装置３０は、図１に模式的に示すように、出力部３
１と、入力部３２と、選択部３３と、制御部３４と、か
ら構成されている。出力部３１は、ＬＳＩ２０の動作を
試験するためにＬＳＩ２０に入力する信号（試験信号）
を、信号線５１を介してプローブカード１０に出力す
る。入力部３２は、ＬＳＩ２０から選択回路１２を介し
て供給された出力信号を受け取る。選択部３３は、制御
線５３，５４を介して、制御信号を選択回路１２に出力
し、選択回路１２の動作を制御する。制御部３４は、Ｌ
ＳＩ試験装置３０全体の動作を制御し、入力部３２で受
け取った出力信号の電圧と期待値とをそれぞれ比較し、
ＬＳＩ２０の論理回路２３，２４，２５，２６が正常に
動作しているか否かを判別する。
【００１７】次に、上記したようなＬＳＩ２０の動作を
試験する際の、プローブカード１０及びＬＳＩ試験装置
３０の動作について説明する。なお、以下で示すＬＳＩ
試験装置３０の動作は、制御部３４によって制御されて
いる。初めに、試験対象であるＬＳＩ２０が所定位置に
配置されると、プローブカード１０の探針１３，１４
は、ＬＳＩ２０のそれぞれ対応するパッド２１，２２に
接続される。探針１３，１４とパッド２１，２２が接続
されると、ＬＳＩ試験装置３０の出力部３１は、ＬＳＩ
２０を試験するための試験信号を、信号線５１を介して
プローブカード１０の中継部１１に出力する。
試験する際の、プローブカード１０及びＬＳＩ試験装置
３０の動作について説明する。なお、以下で示すＬＳＩ
試験装置３０の動作は、制御部３４によって制御されて
いる。初めに、試験対象であるＬＳＩ２０が所定位置に
配置されると、プローブカード１０の探針１３，１４
は、ＬＳＩ２０のそれぞれ対応するパッド２１，２２に
接続される。探針１３，１４とパッド２１，２２が接続
されると、ＬＳＩ試験装置３０の出力部３１は、ＬＳＩ
２０を試験するための試験信号を、信号線５１を介して
プローブカード１０の中継部１１に出力する。
【００１８】中継部１１は、出力部３１から入力された
試験信号を、探針１３及びパッド２１を介して、ＬＳＩ
２０の論理回路２３〜２６にそれぞれ供給し、論理回路
２３〜２６を動作させる。論理回路２３〜２６は、ＬＳ
Ｉ試験装置３０からの試験信号に対応する出力信号を、
パッド２２及び探針１４を介して、選択回路１２にそれ
ぞれ出力する。ＬＳＩ試験装置３０の選択部３３は、制
御線５３，５４を介して選択回路１２に入力する制御信
号の組み合わせを順次変更し、入力部３２の端子とパッ
ド２２との接続を切り替える。即ち、選択部３３は、論
理回路２３〜２６からそれぞれ出力された出力信号を選
択する。選択回路１２によって供給された出力信号は、
信号線５２を介して、順次ＬＳＩ試験装置３０の入力部
３２に入力される。
試験信号を、探針１３及びパッド２１を介して、ＬＳＩ
２０の論理回路２３〜２６にそれぞれ供給し、論理回路
２３〜２６を動作させる。論理回路２３〜２６は、ＬＳ
Ｉ試験装置３０からの試験信号に対応する出力信号を、
パッド２２及び探針１４を介して、選択回路１２にそれ
ぞれ出力する。ＬＳＩ試験装置３０の選択部３３は、制
御線５３，５４を介して選択回路１２に入力する制御信
号の組み合わせを順次変更し、入力部３２の端子とパッ
ド２２との接続を切り替える。即ち、選択部３３は、論
理回路２３〜２６からそれぞれ出力された出力信号を選
択する。選択回路１２によって供給された出力信号は、
信号線５２を介して、順次ＬＳＩ試験装置３０の入力部
３２に入力される。
【００１９】ＬＳＩ試験装置３０の制御部３４は、入力
部３２で受け取った出力信号の電圧と期待値とをそれぞ
れ比較し、ＬＳＩ２０の論理回路２３〜２６が正常に作
動しているか否かをそれぞれ判別する。そして、ＬＳＩ
試験装置３０の制御部３４は、この判別結果を図示せぬ
ディスプレイやプリンタ等に出力する。以上で１つのＬ
ＳＩ２０に対する試験が終了する。なお、上記ＬＳＩ２
０の試験は、試験対象であるＬＳＩ２０全てに対して順
に行われる。以上のように、プローブカード１０に選択
回路１２が設けられているため、ＬＳＩ試験装置３０が
有する端子の数は、ＬＳＩ２０が有する端子の数よりも
少なくすることが可能である。具体的には、上記実施の
形態では、例えば論理回路の端子（信号）が合計８個あ
る場合、ＬＳＩ試験装置３０は７つの端子を備えて、Ｌ
ＳＩ２０を試験することができる。また、選択回路１２
を従来のように試験対象の回路（ＬＳＩ２０）に設けて
おらずプローブカード１０に設けいているため、ＬＳＩ
２０の製造工程を従来よりも簡単にすることができる。
部３２で受け取った出力信号の電圧と期待値とをそれぞ
れ比較し、ＬＳＩ２０の論理回路２３〜２６が正常に作
動しているか否かをそれぞれ判別する。そして、ＬＳＩ
試験装置３０の制御部３４は、この判別結果を図示せぬ
ディスプレイやプリンタ等に出力する。以上で１つのＬ
ＳＩ２０に対する試験が終了する。なお、上記ＬＳＩ２
０の試験は、試験対象であるＬＳＩ２０全てに対して順
に行われる。以上のように、プローブカード１０に選択
回路１２が設けられているため、ＬＳＩ試験装置３０が
有する端子の数は、ＬＳＩ２０が有する端子の数よりも
少なくすることが可能である。具体的には、上記実施の
形態では、例えば論理回路の端子（信号）が合計８個あ
る場合、ＬＳＩ試験装置３０は７つの端子を備えて、Ｌ
ＳＩ２０を試験することができる。また、選択回路１２
を従来のように試験対象の回路（ＬＳＩ２０）に設けて
おらずプローブカード１０に設けいているため、ＬＳＩ
２０の製造工程を従来よりも簡単にすることができる。
【００２０】次に、本発明の第２の実施の形態にかかる
プローブカードについて図面を参照して説明する。この
プローブカード１０は、図３に示すように、第１の実施
の形態と同様にＬＳＩ（大規模集積回路）２０と、その
動作を試験するためのＬＳＩ試験装置３０との間に配置
されている。そして、プローブカード１０は、ＬＳＩ２
０とＬＳＩ試験装置３０との間で信号を受け渡しする。
ＬＳＩ２０及びＬＳＩ試験装置３０の構成や機能は、第
１の実施の形態で示したものと実質的に同一である。た
だし、第２の実施の形態にかかるプローブカード１０
は、図３に模式的に示すように、第１の実施の形態で示
したプローブカード１０の中継部１１と選択回路１２の
位置が入れ替わったような構成となっている。そして、
第２の実施の形態にかかるプローブカード１０は、第１
の実施の形態で示した構成に加えて、プルアップ抵抗１
５を備えている。プルアップ抵抗１５は、探針１３の電
位を安定化するために、各探針１３に１つずつ接続する
ように、プローブカード１０内部に設けられている。
プローブカードについて図面を参照して説明する。この
プローブカード１０は、図３に示すように、第１の実施
の形態と同様にＬＳＩ（大規模集積回路）２０と、その
動作を試験するためのＬＳＩ試験装置３０との間に配置
されている。そして、プローブカード１０は、ＬＳＩ２
０とＬＳＩ試験装置３０との間で信号を受け渡しする。
ＬＳＩ２０及びＬＳＩ試験装置３０の構成や機能は、第
１の実施の形態で示したものと実質的に同一である。た
だし、第２の実施の形態にかかるプローブカード１０
は、図３に模式的に示すように、第１の実施の形態で示
したプローブカード１０の中継部１１と選択回路１２の
位置が入れ替わったような構成となっている。そして、
第２の実施の形態にかかるプローブカード１０は、第１
の実施の形態で示した構成に加えて、プルアップ抵抗１
５を備えている。プルアップ抵抗１５は、探針１３の電
位を安定化するために、各探針１３に１つずつ接続する
ように、プローブカード１０内部に設けられている。
【００２１】ＬＳＩ試験装置３０の出力部３１から出力
された試験信号は、１本の信号線５１を介して、プロー
ブカード１０の選択回路１２に入力される。選択回路１
２は、ＬＳＩ試験装置３０の部３４からの制御信号に従
って、ＬＳＩ試験装置３０の端子とＬＳＩ２０の端子と
の接続を切り替える。即ち、選択回路１２は、ＬＳＩ試
験装置３０からの試験信号を供給するＬＳＩ２０の端子
を選択する。一方、中継部１１は、ＬＳＩ２０の論理回
路２３，２４，２５，２６からそれぞれ出力された出力
信号を、信号線５２を介してＬＳＩ試験装置３０の入力
部３２に供給する。
された試験信号は、１本の信号線５１を介して、プロー
ブカード１０の選択回路１２に入力される。選択回路１
２は、ＬＳＩ試験装置３０の部３４からの制御信号に従
って、ＬＳＩ試験装置３０の端子とＬＳＩ２０の端子と
の接続を切り替える。即ち、選択回路１２は、ＬＳＩ試
験装置３０からの試験信号を供給するＬＳＩ２０の端子
を選択する。一方、中継部１１は、ＬＳＩ２０の論理回
路２３，２４，２５，２６からそれぞれ出力された出力
信号を、信号線５２を介してＬＳＩ試験装置３０の入力
部３２に供給する。
【００２２】次に、ＬＳＩ２０の動作を試験する際の、
プローブカード１０及びＬＳＩ試験装置３０の動作につ
いて説明する。なお、以下で示すＬＳＩ試験装置３０の
動作は、制御部３４によって制御されている。初めに、
試験対象であるＬＳＩ２０が所定位置に設置されると、
プローブカード１０の探針１３，１４は、ＬＳＩ２０の
それぞれ対応するパッド２１，２２に接続される。探針
１３，１４とパッド２１，２２が接続されると、ＬＳＩ
試験装置３０の出力部３１は、ＬＳＩ２０を試験するた
めの試験信号を、１本の信号線５１を介してプローブカ
ード１０の選択回路１２に出力する。ＬＳＩ試験装置３
０の選択部３３は、制御線５３，５４を介して選択回路
１２に入力する制御信号の組み合わせを順次変更し、出
力部３１の端子とパッド２１との接続を切り替える。即
ち、選択部３３は、試験信号を供給するパッド２１を選
択する。
プローブカード１０及びＬＳＩ試験装置３０の動作につ
いて説明する。なお、以下で示すＬＳＩ試験装置３０の
動作は、制御部３４によって制御されている。初めに、
試験対象であるＬＳＩ２０が所定位置に設置されると、
プローブカード１０の探針１３，１４は、ＬＳＩ２０の
それぞれ対応するパッド２１，２２に接続される。探針
１３，１４とパッド２１，２２が接続されると、ＬＳＩ
試験装置３０の出力部３１は、ＬＳＩ２０を試験するた
めの試験信号を、１本の信号線５１を介してプローブカ
ード１０の選択回路１２に出力する。ＬＳＩ試験装置３
０の選択部３３は、制御線５３，５４を介して選択回路
１２に入力する制御信号の組み合わせを順次変更し、出
力部３１の端子とパッド２１との接続を切り替える。即
ち、選択部３３は、試験信号を供給するパッド２１を選
択する。
【００２３】選択回路１２での切り替えによって、ＬＳ
Ｉ試験装置３０からの試験信号は、探針１３、パッド２
１を介して、順次ＬＳＩ２０の論理回路２３〜２６に入
力される。論理回路２３〜２６は、ＬＳＩ試験装置３０
からの試験信号に対応する出力信号を、パッド２２及び
探針１４を介して、中継部１１にそれぞれ出力する。中
継部１１は、論理回路２３〜２６からそれぞれ出力され
た出力信号を、信号線５２を介してＬＳＩ試験装置３０
の入力部３２に供給する。ＬＳＩ試験装置３０の制御部
３４は、入力部３２で受け取った出力信号の電圧と期待
値とをそれぞれ比較し、ＬＳＩ２０の論理回路２３〜２
６が正常に作動しているか否かをそれぞれ判別する。そ
して、ＬＳＩ試験装置３０の制御部３４は、上記の判別
結果を図示せぬディスプレイやプリンタ等に出力する。
以上で１つのＬＳＩ２０に対する試験が終了する。な
お、上記ＬＳＩ２０の試験は、試験対象であるＬＳＩ２
０全てに対して順に行われる。
Ｉ試験装置３０からの試験信号は、探針１３、パッド２
１を介して、順次ＬＳＩ２０の論理回路２３〜２６に入
力される。論理回路２３〜２６は、ＬＳＩ試験装置３０
からの試験信号に対応する出力信号を、パッド２２及び
探針１４を介して、中継部１１にそれぞれ出力する。中
継部１１は、論理回路２３〜２６からそれぞれ出力され
た出力信号を、信号線５２を介してＬＳＩ試験装置３０
の入力部３２に供給する。ＬＳＩ試験装置３０の制御部
３４は、入力部３２で受け取った出力信号の電圧と期待
値とをそれぞれ比較し、ＬＳＩ２０の論理回路２３〜２
６が正常に作動しているか否かをそれぞれ判別する。そ
して、ＬＳＩ試験装置３０の制御部３４は、上記の判別
結果を図示せぬディスプレイやプリンタ等に出力する。
以上で１つのＬＳＩ２０に対する試験が終了する。な
お、上記ＬＳＩ２０の試験は、試験対象であるＬＳＩ２
０全てに対して順に行われる。
【００２４】以上のように、プローブカード１０に選択
回路１２が設けられているため、ＬＳＩ試験装置３０が
有する端子の数は、ＬＳＩ２０が有する端子の数よりも
少なくすることが可能である。具体的には、第２の実施
の形態では、例えば論理回路の端子（信号）が合計８個
ある場合、ＬＳＩ試験装置３０は７つの端子を備えて、
ＬＳＩ２０を試験することができる。また、プローブカ
ード１０内部に、各探針１３に接続するプルアップ抵抗
１５を設けているので、探針１３の電位を安定化するこ
とができる。従って、ＬＳＩ２０の動作を安定して試験
することができる。また、選択回路１２を従来のように
試験対象の回路（ＬＳＩ２０）に設けておらずプローブ
カード１０に設けいているため、ＬＳＩ２０の製造工程
を従来よりも簡単にすることができる。
回路１２が設けられているため、ＬＳＩ試験装置３０が
有する端子の数は、ＬＳＩ２０が有する端子の数よりも
少なくすることが可能である。具体的には、第２の実施
の形態では、例えば論理回路の端子（信号）が合計８個
ある場合、ＬＳＩ試験装置３０は７つの端子を備えて、
ＬＳＩ２０を試験することができる。また、プローブカ
ード１０内部に、各探針１３に接続するプルアップ抵抗
１５を設けているので、探針１３の電位を安定化するこ
とができる。従って、ＬＳＩ２０の動作を安定して試験
することができる。また、選択回路１２を従来のように
試験対象の回路（ＬＳＩ２０）に設けておらずプローブ
カード１０に設けいているため、ＬＳＩ２０の製造工程
を従来よりも簡単にすることができる。
【００２５】次に、本発明の第３の実施の形態にかかる
プローブカードについて図面を参照して説明する。この
プローブカード１０は、図４に示すように、第１及び第
２の実施の形態と同様にＬＳＩ（大規模集積回路）２０
と、その動作を試験するためのＬＳＩ試験装置３０との
間に配置されている。そして、プローブカード１０は、
ＬＳＩ２０とＬＳＩ試験装置３０との間で信号を受け渡
しする。プローブカード１０は、第２の実施の形態で示
したプローブカードにおいて、選択回路１２の代わりに
テストパターン発生回路１６を備えた構成となってい
る。また、プローブカード１０は、第２の実施の形態で
示したプルアップ抵抗１５を備えていない。テストパタ
ーン発生回路１６は、ＬＳＩ試験装置３０と制御線５
３，５４を介して接続されている。そして、テストパタ
ーン発生回路１６は、ＬＳＩ試験装置３０からの制御信
号に従って、ＬＳＩ２０の動作を試験するための試験信
号を生成し、ＬＳＩ２０に出力する。
プローブカードについて図面を参照して説明する。この
プローブカード１０は、図４に示すように、第１及び第
２の実施の形態と同様にＬＳＩ（大規模集積回路）２０
と、その動作を試験するためのＬＳＩ試験装置３０との
間に配置されている。そして、プローブカード１０は、
ＬＳＩ２０とＬＳＩ試験装置３０との間で信号を受け渡
しする。プローブカード１０は、第２の実施の形態で示
したプローブカードにおいて、選択回路１２の代わりに
テストパターン発生回路１６を備えた構成となってい
る。また、プローブカード１０は、第２の実施の形態で
示したプルアップ抵抗１５を備えていない。テストパタ
ーン発生回路１６は、ＬＳＩ試験装置３０と制御線５
３，５４を介して接続されている。そして、テストパタ
ーン発生回路１６は、ＬＳＩ試験装置３０からの制御信
号に従って、ＬＳＩ２０の動作を試験するための試験信
号を生成し、ＬＳＩ２０に出力する。
【００２６】ＬＳＩ２０は、第１及び第２の実施の形態
で示した４つの論理回路の代わりに、４つの入力端子
と、４つの出力端子を有する１つの論理回路２７を備え
ている。ＬＳＩ試験装置３０は、図４に示すように、入
力部３２と、制御部３４と、制御信号出力部３５と、か
ら構成されている。入力部３２及び制御部３４の動作や
機能は、第１及び第２の実施の形態で示したものと実質
的に同一である。制御信号出力部３５は、制御部３４の
制御に従って、テストパターン発生回路１６に制御信号
を出力し、ＬＳＩ２０の動作を試験するための試験信号
を発生させる。図５は、プローブカード１０のテストパ
ターン発生回路１６を構成する回路の一例を示す図であ
る。
で示した４つの論理回路の代わりに、４つの入力端子
と、４つの出力端子を有する１つの論理回路２７を備え
ている。ＬＳＩ試験装置３０は、図４に示すように、入
力部３２と、制御部３４と、制御信号出力部３５と、か
ら構成されている。入力部３２及び制御部３４の動作や
機能は、第１及び第２の実施の形態で示したものと実質
的に同一である。制御信号出力部３５は、制御部３４の
制御に従って、テストパターン発生回路１６に制御信号
を出力し、ＬＳＩ２０の動作を試験するための試験信号
を発生させる。図５は、プローブカード１０のテストパ
ターン発生回路１６を構成する回路の一例を示す図であ
る。
【００２７】図５に示すように、テストパターン発生回
路１６は、４つのＤフリップフロップ１６１，１６２，
１６３，１６４と、ＮＯＲゲート１６５と、ＥＸＯＲゲ
ート１６６と、から構成されている。ＬＳＩ試験装置１
０の制御信号出力部３５からの制御信号の１つは、制御
線５３を介してＤフリップフロップ１６１，１６２，１
６，１６４の各Ｃ入力端に入力される。また、制御線５
４を介してＬＳＩ試験装置１０から出力されたもう１つ
の制御信号と、ＥＸＯＲゲート１６６の出力はＮＯＲゲ
ート１６５に入力され、ＮＯＲゲート１６５の出力は、
Ｄフリップフロップ１６１のＤ入力端に入力される。Ｄ
フリップフロップ１６１の出力はＤフリップフロップ１
６２のＤ入力端に、Ｄフリップフロップ１６２の出力は
Ｄフリップフロップ１６３のＤ入力端に、Ｄフリップフ
ロップ１６３の出力はＤフリップフロップ１６４のＤ入
力端にそれぞれ入力される。また、Ｄフリップフロップ
１６１，１６２，１６３，１６４の各出力は、試験信号
として探針１３を介して論理回路２７に入力される。さ
らに、Ｄフリップフロップ１６３，１６４の出力は、Ｅ
ＸＯＲゲート１６６に入力される。
路１６は、４つのＤフリップフロップ１６１，１６２，
１６３，１６４と、ＮＯＲゲート１６５と、ＥＸＯＲゲ
ート１６６と、から構成されている。ＬＳＩ試験装置１
０の制御信号出力部３５からの制御信号の１つは、制御
線５３を介してＤフリップフロップ１６１，１６２，１
６，１６４の各Ｃ入力端に入力される。また、制御線５
４を介してＬＳＩ試験装置１０から出力されたもう１つ
の制御信号と、ＥＸＯＲゲート１６６の出力はＮＯＲゲ
ート１６５に入力され、ＮＯＲゲート１６５の出力は、
Ｄフリップフロップ１６１のＤ入力端に入力される。Ｄ
フリップフロップ１６１の出力はＤフリップフロップ１
６２のＤ入力端に、Ｄフリップフロップ１６２の出力は
Ｄフリップフロップ１６３のＤ入力端に、Ｄフリップフ
ロップ１６３の出力はＤフリップフロップ１６４のＤ入
力端にそれぞれ入力される。また、Ｄフリップフロップ
１６１，１６２，１６３，１６４の各出力は、試験信号
として探針１３を介して論理回路２７に入力される。さ
らに、Ｄフリップフロップ１６３，１６４の出力は、Ｅ
ＸＯＲゲート１６６に入力される。
【００２８】次に、ＬＳＩ２０の動作を試験する際の、
プローブカード１０及びＬＳＩ試験装置３０の動作につ
いて説明する。なお、以下で示すＬＳＩ試験装置３０の
動作は、制御部３４によって制御されている。初めに、
試験対象であるＬＳＩ２０が所定位置に配置されると、
プローブカード１０の探針１３，１４は、ＬＳＩ２０の
それぞれ対応するパッド２１，２２に接続される。探針
１３，１４とパッド２１，２２が接続されると、ＬＳＩ
試験装置３０の制御信号出力部３５は、制御線５３，５
４を介して、テストパターン発生回路１６に制御信号を
出力する。
プローブカード１０及びＬＳＩ試験装置３０の動作につ
いて説明する。なお、以下で示すＬＳＩ試験装置３０の
動作は、制御部３４によって制御されている。初めに、
試験対象であるＬＳＩ２０が所定位置に配置されると、
プローブカード１０の探針１３，１４は、ＬＳＩ２０の
それぞれ対応するパッド２１，２２に接続される。探針
１３，１４とパッド２１，２２が接続されると、ＬＳＩ
試験装置３０の制御信号出力部３５は、制御線５３，５
４を介して、テストパターン発生回路１６に制御信号を
出力する。
【００２９】ＬＳＩ試験装置３０のテストパターン発生
回路１６は、入力された制御信号に従って、ＬＳＩ２０
の動作を試験するための試験信号を生成し、生成した試
験信号を探針１３及びパッド２１を介して論理回路２７
に出力する。論理回路２７は、テストパターン発生回路
１６からの試験信号に対応する出力信号を、パッド２２
及び探針１４を介して、中継部１１に出力する。中継部
１１は、論理回路２７から出力された出力信号を、信号
線５２を介してＬＳＩ試験装置３０の入力部３２に供給
する。ＬＳＩ試験装置３０の制御部３４は、入力部３２
で受け取った出力信号の電圧と期待値とをそれぞれ比較
し、ＬＳＩ２０の論理回路２７が正常に作動しているか
否かを判別する。そして、ＬＳＩ試験装置３０の制御部
３４は、この判別結果を図示せぬディスプレイやプリン
タ等に出力する。以上で１つのＬＳＩ２０に対する試験
が終了する。なお、上記ＬＳＩ２０の試験は、試験対象
であるＬＳＩ２０全てに対して順に行われる。
回路１６は、入力された制御信号に従って、ＬＳＩ２０
の動作を試験するための試験信号を生成し、生成した試
験信号を探針１３及びパッド２１を介して論理回路２７
に出力する。論理回路２７は、テストパターン発生回路
１６からの試験信号に対応する出力信号を、パッド２２
及び探針１４を介して、中継部１１に出力する。中継部
１１は、論理回路２７から出力された出力信号を、信号
線５２を介してＬＳＩ試験装置３０の入力部３２に供給
する。ＬＳＩ試験装置３０の制御部３４は、入力部３２
で受け取った出力信号の電圧と期待値とをそれぞれ比較
し、ＬＳＩ２０の論理回路２７が正常に作動しているか
否かを判別する。そして、ＬＳＩ試験装置３０の制御部
３４は、この判別結果を図示せぬディスプレイやプリン
タ等に出力する。以上で１つのＬＳＩ２０に対する試験
が終了する。なお、上記ＬＳＩ２０の試験は、試験対象
であるＬＳＩ２０全てに対して順に行われる。
【００３０】以上のように、プローブカード１０にテス
トパターン発生回路１６を備えているため、ＬＳＩ試験
装置３０が有する端子の数は、ＬＳＩ２０が有する端子
の数よりも少なくすることが可能である。具体的には、
第３の実施の形態では、例えば論理回路が８つの端子を
有する場合、ＬＳＩ試験装置３０は６つの端子を備え
て、ＬＳＩ２０を試験することができる。また、従来の
ように、端子の接続を切り替える選択回路を試験対象の
回路（ＬＳＩ２０）に設ける必要がないため、ＬＳＩ２
０の製造工程を従来よりも簡単にすることができる。さ
らに、ＬＳＩ２０やＬＳＩ試験装置３０の構成を変更す
ることなく、テストパターン発生回路１６の構成を変え
ることによって試験信号のパターン等を変更でき、様々
な試験を行うことができる。
トパターン発生回路１６を備えているため、ＬＳＩ試験
装置３０が有する端子の数は、ＬＳＩ２０が有する端子
の数よりも少なくすることが可能である。具体的には、
第３の実施の形態では、例えば論理回路が８つの端子を
有する場合、ＬＳＩ試験装置３０は６つの端子を備え
て、ＬＳＩ２０を試験することができる。また、従来の
ように、端子の接続を切り替える選択回路を試験対象の
回路（ＬＳＩ２０）に設ける必要がないため、ＬＳＩ２
０の製造工程を従来よりも簡単にすることができる。さ
らに、ＬＳＩ２０やＬＳＩ試験装置３０の構成を変更す
ることなく、テストパターン発生回路１６の構成を変え
ることによって試験信号のパターン等を変更でき、様々
な試験を行うことができる。
【００３１】なお、第１、第２、及び、第３の実施の形
態で示したプローブカード１０の構成は、組み合わせて
もよい。例えば、第１の実施の形態で示したプローブカ
ード１０において、中継部１１の代わりに第２の選択回
路を備えるような構成にしてもよい。この場合、制御信
号を入力するための制御線を２つの選択回路で共有する
ことによって、ＬＳＩ試験装置１０の端子数をさらに減
らすことができる。例えば、全論理回路の入力端子及び
出力端子が４つずつある場合、ＬＳＩ試験装置３０は４
つの端子を備えれば、ＬＳＩ２０を上記と同様に試験す
ることができる。第２の実施の形態で示したプローブカ
ード１０は、上記したプルアップ抵抗１５の代わりにプ
ルダウン抵抗を備えても、上記と同様にＬＳＩ２０を安
定して試験することができる。このプルアップ抵抗、プ
ルダウン抵抗は、第１及び第３の実施の形態で示したプ
ローブカード１０に設けることも可能である。
態で示したプローブカード１０の構成は、組み合わせて
もよい。例えば、第１の実施の形態で示したプローブカ
ード１０において、中継部１１の代わりに第２の選択回
路を備えるような構成にしてもよい。この場合、制御信
号を入力するための制御線を２つの選択回路で共有する
ことによって、ＬＳＩ試験装置１０の端子数をさらに減
らすことができる。例えば、全論理回路の入力端子及び
出力端子が４つずつある場合、ＬＳＩ試験装置３０は４
つの端子を備えれば、ＬＳＩ２０を上記と同様に試験す
ることができる。第２の実施の形態で示したプローブカ
ード１０は、上記したプルアップ抵抗１５の代わりにプ
ルダウン抵抗を備えても、上記と同様にＬＳＩ２０を安
定して試験することができる。このプルアップ抵抗、プ
ルダウン抵抗は、第１及び第３の実施の形態で示したプ
ローブカード１０に設けることも可能である。
【００３２】第３の実施の形態で示したプローブカード
１０は、中継部１１の代わりに第１及び第２の実施の形
態で示した選択回路１２を備えてもよい。このような構
成にすると、論理回路２７の端子数が８つである場合、
ＬＳＩ試験装置３０は、選択回路１２とテストパターン
発生回路１６に制御信号を出力するための４つの端子
と、論理回路２７からの出力信号を受け取る１つの端子
を備えればよい。即ち、論理回路の端子数８つに対し
て、ＬＳＩ試験装置３０の端子数を５つとすることがで
きる。さらに、プローブカード１０の代わりにソケット
ボードやパフォーマンスボードを使用しても、ソケット
ボードやパフォーマンスボードが上記したような選択回
路１２やテストパターン発生回路１６を備えれば、上記
と同様の効果を得ることができる。
１０は、中継部１１の代わりに第１及び第２の実施の形
態で示した選択回路１２を備えてもよい。このような構
成にすると、論理回路２７の端子数が８つである場合、
ＬＳＩ試験装置３０は、選択回路１２とテストパターン
発生回路１６に制御信号を出力するための４つの端子
と、論理回路２７からの出力信号を受け取る１つの端子
を備えればよい。即ち、論理回路の端子数８つに対し
て、ＬＳＩ試験装置３０の端子数を５つとすることがで
きる。さらに、プローブカード１０の代わりにソケット
ボードやパフォーマンスボードを使用しても、ソケット
ボードやパフォーマンスボードが上記したような選択回
路１２やテストパターン発生回路１６を備えれば、上記
と同様の効果を得ることができる。
【００３３】
【発明の効果】以上の説明から明らかなように、本発明
によって、試験回路と試験対象回路との間に設置される
プローブカードに選択手段や試験信号生成手段を設けて
いるので、試験回路の端子数を試験対象回路の端子数よ
りも少なくすることができる。また、選択手段や試験信
号生成手段をプローブカードに設けることによって、試
験対象回路には、最小限の回路を形成するだけでよく、
試験対象回路の製造工程を簡単にすることができる。
によって、試験回路と試験対象回路との間に設置される
プローブカードに選択手段や試験信号生成手段を設けて
いるので、試験回路の端子数を試験対象回路の端子数よ
りも少なくすることができる。また、選択手段や試験信
号生成手段をプローブカードに設けることによって、試
験対象回路には、最小限の回路を形成するだけでよく、
試験対象回路の製造工程を簡単にすることができる。
【図１】第１の実施の形態にかかるプローブカードの使
用例と、その構成を示す模式図である。
用例と、その構成を示す模式図である。
【図２】図１のプローブカードを構成する選択回路の構
成図である。
成図である。
【図３】第２の実施の形態にかかるプローブカードの使
用例と、その構成を示す模式図である。
用例と、その構成を示す模式図である。
【図４】第３の実施の形態にかかるプローブカードの使
用例と、その構成を示す模式図である。
用例と、その構成を示す模式図である。
【図５】図４のプローブカードを構成するテストパター
ン発生回路の構成図である。
ン発生回路の構成図である。
【図６】従来のプローブカードの使用例と、その構成を
示す図である。
示す図である。
１０ プローブカード １１ 中継部 １２ 選択回路 １３、１４ 探針 １５ プルアップ抵抗 １６ テストパターン発生回路 ２０ ＬＳＩ（大規模集積回路） ２１、２２ パッド ２３、２４、２５、２６、２７ 論理回路 ３０ ＬＳＩ試験装置 ３１ 出力部 ３２ 入力部 ３３ 選択部 ３４ 制御部 ３５ 制御信号出力部 ５１、５２ 信号線 ５３、５４ 制御線 １６１、１６２、１６３、１６４ Ｄフリップフロップ １６５ ＮＯＲゲート １６６ ＥＸＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 G01R 1/06 - 1/073 H01L 21/66
Claims (5)
- 【請求項１】回路の動作を試験する試験装置と試験対象
回路との間に配置され、該試験装置と試験対象回路との
間で信号を受け渡しするプローブカードであって、前記試験装置の端子に接続される第１端子と、 前記第１端子よりも多数配設され、前記試験対象回路の
端子に接続される第２端子と、 前記第１端子と前記第２端子との接続を切り替えること
により、前記 試験対象回路の端子と前記試験装置の端子
との接続を切り替える選択手段と、 より構成され、試験対象回路を該試験対象回路よりも端
子数の少ない試験装置で試験可能にした ことを特徴とす
るプローブカード。 - 【請求項２】前記選択手段は、回路の動作を試験するた
めに前記試験装置から出力された試験信号を供給する試
験対象回路の端子を選択する、ことを特徴とする請求項
１に記載のプローブカード。 - 【請求項３】前記選択手段は、試験対象回路から出力さ
れた信号を前記試験装置に供給するために、該試験対象
回路の端子を選択する、ことを特徴とする請求項１又は
２に記載のプローブカード。 - 【請求項４】前記選択手段は、試験対象回路の端子に接
続する探針を備え、該探針の電位を安定させるために、
プルアップ抵抗及びプルダウン抵抗の内、少なくとも一
方を備えることを特徴とする請求項１乃至３の何れか１
項に記載のプローブカード。 - 【請求項５】回路の動作を試験する試験装置と試験対象
回路との間に配置され、該試験装置と試験対象回路との
間で信号を受け渡しするプローブカードであって、 試験対象回路の動作を試験するための試験信号を生成し
て、該試験対象回路に出力する試験信号生成手段と、前記試験装置の端子に接続される第１端子と、 前記第１端子よりも多数配設され、前記試験対象回路の
端子に接続される第２端子と、 前記第１端子と前記第２端子との接続を切り替えること
により、前記試験対象回路の端子と前記試験装置の端子
との接続を切り替える選択手段と、 より構成され、試験対象回路を該試験対象回路よりも端
子数の少ない試験装置で試験可能にした ことを特徴とす
るプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00717099A JP3191791B2 (ja) | 1999-01-14 | 1999-01-14 | プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00717099A JP3191791B2 (ja) | 1999-01-14 | 1999-01-14 | プローブカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000206182A JP2000206182A (ja) | 2000-07-28 |
| JP3191791B2 true JP3191791B2 (ja) | 2001-07-23 |
Family
ID=11658620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00717099A Expired - Fee Related JP3191791B2 (ja) | 1999-01-14 | 1999-01-14 | プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191791B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3594136B2 (ja) * | 2001-11-15 | 2004-11-24 | 横河電機株式会社 | Ｉｃテスタ及びｄｕｔカード |
| US6911835B2 (en) * | 2002-05-08 | 2005-06-28 | Formfactor, Inc. | High performance probe system |
| US6965244B2 (en) | 2002-05-08 | 2005-11-15 | Formfactor, Inc. | High performance probe system |
| KR100734290B1 (ko) * | 2005-11-28 | 2007-07-02 | 삼성전자주식회사 | 출력 채널이 공유되는 테스트 패드를 구비하는 필름형반도체 패키지 및 필름형 반도체 패키지의 테스트 방법,테스트 채널이 공유되는 패턴을 구비하는 테스트 장치 및반도체 장치 그리고 반도체 장치에서의 테스트 방법 |
| CN106199091B (zh) | 2016-07-22 | 2019-05-31 | 京东方科技集团股份有限公司 | 电学功能测试装置、系统及方法 |
| TWI634334B (zh) * | 2016-10-21 | 2018-09-01 | 新特系統股份有限公司 | 探針卡模組 |
-
1999
- 1999-01-14 JP JP00717099A patent/JP3191791B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000206182A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115191A (en) | Testing integrated circuit capable of easily performing parametric test on high pin count semiconductor device | |
| JPS6211735B2 (ja) | ||
| GB2085171A (en) | Lsi chip logic testing system resident on an lsi chip | |
| JPH0290075A (ja) | 論理回路のスキャンテスト用システム | |
| JP3191791B2 (ja) | プローブカード | |
| US6202183B1 (en) | Analog test access port and method therefor | |
| US5936448A (en) | Integrated circuit having independently testable input-output circuits and test method therefor | |
| US20030046625A1 (en) | Method and apparatus for efficient control of multiple tap controllers | |
| US4644265A (en) | Noise reduction during testing of integrated circuit chips | |
| US5799021A (en) | Method for direct access test of embedded cells and customization logic | |
| EP0414014B1 (en) | Semiconductor device and method of testing the same | |
| JPH116867A (ja) | 多目的テスト・チップ入力／出力回路 | |
| US7284171B2 (en) | Integrated circuit device | |
| JP3555953B2 (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JP3401713B2 (ja) | 集積回路試験装置 | |
| US6532557B1 (en) | Method and apparatus for improving fault test coverage for an integrated circuit | |
| JP3640671B2 (ja) | 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法 | |
| JPH10253717A (ja) | 半導体集積回路装置 | |
| JP4493776B2 (ja) | 集積回路装置用のテスト装置 | |
| KR100835466B1 (ko) | 반도체 테스트장치의 핀 일렉트로닉스 확장 구조 | |
| JPH0666885A (ja) | バウンダリースキャン回路 | |
| JP2558818B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JP2624129B2 (ja) | 多ピン半導体集積回路の検査装置 | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JPH08233903A (ja) | 論理集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| LAPS | Cancellation because of no payment of annual fees |