JPH04128666A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路の機能試験に関し、 専用の接続ピンを必要とすることなく論理モジュールの
機能試験を行うことを目的とし、基板上に機能の異なる
多数の論理モジュールを形成し、各論理モジュールは入
出力バッフ７回路を介して外部回路に接続する半導体集
積回路であって、各論理モジュールには外部回路からそ
れぞれ独立して電源を供給し、各論理モジュールへの電
源の供給状態の変化に基づいて各論理モジュールを個別
に動作させて入出力バッフ７回路を介して外部テスト装
置に対しテスト信号を入出力させるテスト回路を備えて
構成する。

〔産業上の利用分野〕

この発明は半導体集積回路の機能試験に関するものであ
る。

近年の半導体集積回路ではその集積度の向上にともなっ
て外部回路と接続するための接続ビンの数が増大してい
る。このため、内部回路の機能試験を行うための接続ピ
ンを設けることなく機能試験を確実に行うことが要請さ
れている。

〔従来の技術〕

従来の半導体集積回路の一例を第６図に従って説明する
と、基板ｌの周囲には多数の接続ピン２を備えた入出力
バッフ７回路３が形成され、その入出力バッファ回路３
の内側には論理モジュール４ａ〜４ｄが形成されている
。そして、各論理モジュール４ａ〜４ｄはそれぞれ多数
の論理回路で構成されてそれぞれ異なる論理機能を有す
るとともに、論理モジュール４ａ〜４Ｃは入出力バツフ
ァ回路３を介して外部回路に対し信号の入出力を行い、
論理モジュール４ｄは論理モジュール４ａ〜４ｃに対し
信号の入出力を行う。

このような半導体集積回路はその製造後の機能試験にお
いて外部テスト装置から接続ピン２を介して電源及びテ
ストパターン信号を各論理モジュール４ａ〜４Ｃに順次
入力し、そのテストパターン信号に基づく各論理モジュ
ール４ａ〜４Ｃの出力信号を接続ピン２を介して外部テ
スト装置で検知することにより各論理モジュール４ａ〜
４Ｃが正常に動作しているか否かを判定している。

ところが、上記半導体集積回路では論理モジュール４ｄ
のように入出力バッファ回路３と直接には接続されてい
ない論理モジュールは外部テスト装置に対しテスト信号
の入出力ができないため、機能試験を行うことができな
い。

そこで、第７図に示すように半導体集積回路に専用の接
続ピン５を備えたテスト回路６を設け、外部テスト装置
から所定の接続ピン２を介して各論理モジュール４ａ〜
４ｄに電源を供給し、外部テスト装置から接続ピン５を
介してテストモード信号及びテストパターン信号をテス
ト回路６に入力することにより、テスト回路６を介して
テストパターン信号を各論理モジュール４ａ〜４ｄに順
次入力してその機能試験を行うようにしたものが提案さ
れている。

〔発明が解決しようとする課題〕

ところが、上記第７図に示すような半導体集積回路では
テスト回路６にテストモード信号及びテストパターン信
号を入力するための専用の接続ピン５を設ける必要があ
るため、接続ピン数が益々増大するという問題点がある
。

この発明の目的は、専用の接続ピンを必要とすることな
く論理モジュールの機能試験を行うテスト回路を備えた
半導体集積回路を提供することにある。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。すなわち、基板ｌ
上に機能の異なる多数の論理モジュール４を形成し、各
論理モジュール４は入出力バッファ回路３を介して外部
回路に接続する半導体集積回路で、各論理モジュール４
には外部回路からそれぞれ独立して電源ＶＤを供給し、
各論理モジュール４への電源ＶＤの供給状態の変化に基
づいて各論理モジュール４を個別に動作させて入出力バ
ッファ回路３を介して外部テスト装置に対しテスト信号
を入出力させるテスト回路７を備えている。

〔作用〕

各論理モジュール４への電源ＶＤの供給状態に基づいて
テスト回路７によりいずれかの論理モジュール４が選択
されてテストモード状態で動作し、外部テスト装置から
入出力バッフ７回路３を介して入力されるテストパター
ン信号に基づいて当該論理モジュール４の機能試験が行
われる。

〔実施例〕

以下、この発明を具体化した一実施例を第２図に従って
説明する。なお、前記従来例と同一構成部分は同一符号
を付してその説明を省略する。

第２図に示す半導体集積回路は内部回路として複数の論
理モジュール４８〜４ｄとテスト回路７が設けられ、各
論理モジュール４ａ〜４ｄ及びテスト回路７にはそれぞ
れ独立した接続ピン２ａ〜２ｅを介して外部回路から電
源がそれぞれ供給され、テスト回路７と各論理モジュー
ル４ａ〜４ｄとはテストバス８で接続されている。なお
、前記従来例においても各論理モジュール４ａ〜４ｄ及
びテスト回路６にはそれぞれ独立した接続ピンから電源
が供給されている。

このような内部回路の接続構成を第３図に従って説明す
ると、各論理モジュール４ａ〜４ｄには前記接続ピン２
ａ〜２ｄから電源ＶＤＩ〜ＶＤ４か供給され、テスト回
路７を構成するテストデコーダ９には電源ＶＤが供給さ
れ、前記電源ＶＤＩ〜ＶＤ４は各論理モジュール４ａ〜
４ｄへの電源供給状態を検知する検知信号としてテスト
デコーダ９にも入力されている。

各論理モジュール４ａ〜４ｄはテストデコーダ９と同じ
くテスト回路７を構成するテストセレクタ１０ａ〜ＪＯ
ｄを介して入出力バッファ回路３に接続され、そのテス
トセレクタ１０ａ−１０６はその動作時には外部回路か
ら入出力バッファ回路３を介して人力された入力信号を
各論理モジュール４ａ〜４ｄに入力し、あるいは各論理
モジュール４ａ〜４ｄの出力信号を入出力バッファ回路
３を介して外部回路に出力する。なお、各テストセレク
タ１０ａ−１０ｄはそれぞれ各論理モジュール４ａ〜４
ｄの領域内に形成されている。

テストデコーダ９と各テストセレクタ１０ａ〜１０ｄ及
び入出力バッファ回路３とはテストバス８で接続され、
テストデコーダ９に供給される電源ＶＤは各テストセレ
クタｌＯａ〜１０ｄ及び入出力バッファ回路３に供給さ
れる。そして、テストデコーダ９は第５図に示すファン
クションテーブルに基づいて動作し、論理モジュール４
ａ〜４ｄのいずれか一つだけに電源が供給されるとテス
トモード信号を出力してその論理モジュール４ａ〜４ｄ
に対応するテストセレクタｌ０ａ−１Ｏｄと入出力バッ
フ７回路３を動作させ、各論理モジュール４ａ〜４ｄに
それぞれ電源ＶＤＩ〜ＶＤ４が供給されると各テストセ
レクタｌＯａ〜１０ｄを全て動作させ、それ以外の場合
は各テストセレクタ１０ａ−１０ｄを全て不動作状態と
する。

前記各テストセレクタｌＯａは例えば第４図に示すよう
に構成される。すなわち、論理モジュール４ａと入出力
バッフ７回路３とは多数のトランスファーゲートを介し
て接続され、テストデコーダ９から出力されるＬレベル
のテストモード信号あるいは通常モード信号に基づいて
そのトランスファーゲートが閉路されて論理モジュール
４ａと入出力バッファ回路３とが接続されるようになっ
ている。そして、他のテストセレクタ１０ｂ−１０ｄも
このテストセレクタ１０ａと同様な構成となっている。

さて、上記のように構成された半導体集積回路ではその
機能試験を行う場合に外部テスト装置から接続ピン２ｅ
に電源ＶＤを供給するとともに接続ピン２ａ〜２ｄに電
源ＶＤＩ〜ＶＤ４を順次供給することにより各論理モジ
ュール４ａ〜４ｄの機能試験を順次行うことができる。

すなわち、外部テスト装置から接続ピン２ａを介して論
理モジュール４ａに電源ＶＤＩが供給されると、テスト
デコーダ９は論理モジュール４ａに対応するテストセレ
クタｌＯａ及び入出力バッファ回路３にテストモード信
号を出力し、入出力バッファ回路３を活性化させるとと
もに同入出力バッファ回路３ト論理モジユール４ａとを
接続状態とする。この状態で外部テスト装置から入出力
バッファ回路３を介して論理モジュール４ａの多数の入
力端子に一つのテストパターン信号が入力され、そのテ
ストパターン信号に基づく論理モジュール４ａの出力信
号が入出力バッファ回路３から外部テスト装置に出力さ
れてその機能が正常か否かが判定される。

このようにして論理モジュール４ａにおいて多数のテス
トパターン信号に基づく出方信号の判定が行われ、論理
モジュール４ｂ〜４ｃについても以下同様に行われる。

以上のようにこの半導体集積回路では外部テスト装置か
ら各論理モジュール４ａ〜４ｄへの電源の供給状態によ
り各論理モジュール４ａ〜４ｄのいずれかをテストモー
ドとして通常の接続ピン２力ラ入出力バッフ７回路３を
介してテストパターン信号が当該論理モジュールに順次
入力され、そのテストパターン信号に基づく当該論理モ
ジュールの出力信号が入出力バッファ回路３を介して外
部テスト装置に出力されて正常な動作か否かが判定され
る。

従って、テスト回路７にテストモード信号及びテストパ
ターン信号を入力するための専用の接続ピンを設ける必
要はないので、接続ピン数を削減することができる。

また、内部論理モジュール４ａ〜４ｄに対して直接に信
号を入出力することができるので、前記従来例と異なり
試験対象となる論理モジュール以外を動作させる必要が
ない。従って、テスト信号（テストパターン）を大幅に
少なくすることができ、この結果試験時間を大幅に短縮
することができる。

〔発明の効果〕

以上詳述したように、この発明は専用の接続ピンを必要
とすることなく論理モジュールの機能試験を行うテスト
回路を備えた半導体集積回路を提供することができる優
れた効果を発揮する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明を具体化した一実施例の回路レイアウト
図、 第３図は一実施例の回路構成を示すブロック図、第４図
はテストセレクタの具体的構成を示す回路図、 第５図はテストデコーダのファンクションテーブルを示
す説明図、 第６図及び第７図は従来例を示す回路レイアウト図であ
る。 図中 ｌは基板、 ３は入出力バッフ７回路、 ４は論理モジュール、 ７はテスト回路、 ＶＤは電源である。 Ｄ テストセレクタの回路図 第５図

Claims (1)

1. 【特許請求の範囲】 １、基板（１）上に機能の異なる多数の論理モジュール
   （４）を形成し、各論理モジュール（４）は入出力バッ
   ファ回路（３）を介して外部回路に接続する半導体集積
   回路であって、 各論理モジュール（４）には外部回路からそれぞれ独立
   して電源（ＶＤ）を供給し、各論理モジュール（４）へ
   の電源（ＶＤ）の供給状態の変化に基づいて各論理モジ
   ュール（４）を個別に動作させて入出力バッファ回路（
   ３）を介して外部テスト装置に対しテスト信号を入出力
   させるテスト回路（７）を備えたことを特徴とする半導
   体集積回路。