KR900007743B1 - 검사하기에 용이한 반도체 lsi장치 - Google Patents

Abstract

내용 없음.

Description

검사하기에 용이한 반도체 LSI장치

제1도는 본 발명의 기본 실시예에 따른 반도체 LSI장치의 회로블럭도.

제2a도 및 제2b도는 제1도에 도시한 드루-패시지(through-passage)회로의 기본 구조를 각각 도시한 회로도.

제3a도, 제3b도, 제3c도, 제3d 및 제3e도는, 입력 신호의 수가 출력 신호의 수를 초과할때 입력 신호의 수를 감소시키기 위한 드루-패시지 회로의 일부를 구성하는데 이용될 수 있는 회로들을 각각 도시한 회로도.

제4a도, 제4b도, 제4c도 및 제4d도는 출력 신호의 수가 입력 신호의 수를 초과할때 입력 신호의 수를 증가시키기 위한 드루-패시지 회로의 일부로서 이용될 수 있는 회로들을 각각 도시한 회로도.

제5a도 및 제5b도는 제1도에 도시한 선택기 회로의 전형적인 구조를 각각 도시한 회로도.

제6도는 제1도에 도시한 바와같은 구조를 각각 갖고 있는 LSI가 장착된 회로기판의 전형적인 배치 상태를 개락적으로 도시한 블럭도.

제7도는 검사 상태하에 있는 제6도에 도시한 회로 기판의 등가 회로도.

* 도면의 주요부분에 대한 부호의 설명

1, 102, 103, 104, 201 : LSI TG5, TG6 : 전송케이스

11 : 입력회로 13 : 출력회로

14, 14-1, 14-2 : 드루-패시지 회로 15 : 선택기 회로

100 : 인쇄 회로기판 101, 202, 203 : 논리회로

본 발명은 반도체 장치에 관한 것으로서, 더욱 상세히 말하자면 회로 기판상에 장착된 상태에서 용이하게 검사될 수 있는 반도체 LSI 장치에 관한 것이다.

일반적으로, 설계된 방식으로 동작할 수 있는지의 여부를 검사할 목적으로 제조후에 반도체 집적회로(IC)장치가 검사되어야 한다. 반도체 IC장치의 회로 구성은 집적 밀도가 증가됨에 따라 더욱 복잡하게 되므로, 이 장치의 회로 동작 검사는 더욱 어렵게 된다. 따라서, 모든 회로 기능을 검사하기 위한 검사 패턴의 작성은 많은 노동력과 소요 시간을 필요로 한다. 이 상황하에서, 자체 검사를 용이하게 행할 수 있는 IC 회로 구성을 실현하기 위한 시도가 행해지게 되었다. 예시적인 방법으로, 이렇게 편리한 수단이 부수적으로 사용되어, 논리 회로내에 포함된 메모리 또는 기억 소자가 외부에서 인가된 신호에 응답하여 임의로 요구된 상태로 셋트되거나 기억 소자의 상태가 직접 독출될 수 있게 완전한 논리 회로는 일단의 기억 소자 및 조합 논리 회로로 분리된다.

조합 논리 회로의 검사를 용이하게 하기 위해서, 대규모 IC 또는 LSI내에 사용된 모든 플립-플롭(래치)가 LSI의 검사시에 쉬프트 레지스터로서 동작하기에 적합한 소위 스캔-패스(scan-path)형 회로 구조가 제안되어 왔다. 예를들어, 일본국 특허 출원 공개 제90270/1981(JP-A-56-90270)호를 참조할 수 있다. 이 공지된 회로 구조의 경우에, 이러한 스위칭 제어 수단이 제공되어, 통상적으로 데이타 입력/출력용으로 지정된 다수의 신호 단자에 인가된 스캔-인(scan-in)데이타가 다수의 플립-플롭내에 직접 셋트되게 할수 있고, 플립-플롭의 내용이 신호 단자로 직접 전송되게 하여 고속으로 스캔-아웃(scan-out)동작을 실현할 수 있다.

그러나, 지금까지는 인쇄 회로 기판상에 장착되거나, 팩(pack)된 상태에서 다수의 반도체 LSI장치를 검사하거나 진단하기 위한 고찰이 전혀 없었다. 이것은 인쇄 회로 기판상에 장착된 다수의 반도체 LSI 장치를 포함하는 회로의 논리 규모가 매우 크기 때문에, 회로를 검사하기 위한 진단 패턴을 준비하기가 매우 곤란하여, 막대한 량의 패턴 데이타가 필요하다는 문제점이 있었다.

상술한 이유때문에, 인쇄 회로기판상에 장착된 각각의 LSI를 소위 인-회로(in-Circuit)검사기로 진단하는 방법이 널리 채택되어 왔다. 그러나, 인-회로 검사기는 LSI를 개별적으로 분리하여 각각 검사해야 하므로, 작업을 하는데 시간이 많이 걸린다. LSI의 핀과 인쇄회로 기판상의 배선 도체사이에 접촉 불량이 존재할지라도, 핀이 검사시에 인쇄 회로상의 땜납 아일랜드(island)를 압압하고 있어서, 양호한 접촉이 일시적으로 설정될 가능성이 있기 때문에, 접촉 불량이 검출될 수 없다는 결점이 있었다. 이러한 경우에, 접촉불량이 다른 결점으로 전혀 나타나지 않는다.

다시 말해서 인쇄 회로 기판상에 장착된 다수의 LSI는 원래 그대로의 상태에서 바람직하게 검사되어야 하지만, 이러한 검사 또는 진단을 행할 수 있는 적당한 방법 또는 장치가 없었다.

본 발명의 목적은 용이한 방법으로 검사될 수 있는 반도체 집적회로(IC)장치를 제공하기 위한 것이다.

본 발명의 다른 목적은 다수의 반도체 LSI가 단일 인쇄 회로기판상에 장착된 상태에서 용이하게 검사될수 있는 반도체 LSI 구조를 제공하기 위한 것이다.

본 발명은 진단시에 반도체 LSI 장치의 논리 규모를 감소시킴으로써 패턴 작성 단계의 수가 감소되고 진단패턴이 간단하게 될 수 있다는 사실로부터 개시된다.

본 발명의 양호한 실시예에 따르면, 입력회로, 출력회로 및 내부 논리 회로를 포함는 반도체 LSI장치가 제공되는데, 이 장치는 입력 회로의 신호를 출력 회로에 전송하기 위해 내부 논리 회로와 병렬로 접속된 드루-패시지 회로(through-passage circuit), 및 내부 논리 회로의 출력 신호 또는 드루-패시지 회로의 출력 신호를 선택하기 위한 선택기 회로도 포함한다. 통상적인 동작시에 내부 논리 회로의 출력신호를 선택할 수 있고, 회로 기판상에 장착된 반도체 LSI의 진단 또는 검사시에 드루-패시지 회로의 출력 신호를 선택기 회로가 선택할 수 있다. 이 방법에 있어서, 진단시에 드루-패시지 회로의 논리상태에 기초하여 반도체 LSI 장치가 동작한다. 따라서, 장치의 논리 규모 뿐만 아니라, 회로 기판상에 장착된 장치의 논리 규모가 상당히 감소될 수 있으므로, 회로기판을 전체적으로 검사하기 위한 진단 패턴이 간단해질 수 있다. 그러므로, 회로기판용 진단 패턴의 작성이 용이하고 진단 패턴을 작성하기 위한 단계의 수가 감소될 수 있다. 한편, 단일 반도체 LSI 장치의 입력 회로 및 출력 회로는, 반도체 LSI 장치의 논리 규모가 감소될 수 있기 때문에 용이하다는 평가를 받는다.

본 명세서에 사용된 용어와 관련하여 "LSI"란 용어는 핀 한개당 50개 이상의 소자를 갖는 집적도의 반도체 장치를 의미하고, "IC"란 용어는 상술한 값보다 작은 집적도의 반도체 장치를 의미한다는 것을 알아야한다.

지금부터, 첨부 도면을 참조하여 본 발명의 특징에 대하여 상세히 설명하겠다.

제1도에는 본 발명의 기본 실시예에 따른 반도체 LSI장치가 도시되어 있다. 도면을 참조하면, LSI(1)는 외부 장치로부터 인가된 입력 신호의 레벨을 내부 신호의 레벨로, 즉 TTL 레벨로부터 CMOS 레벨로 변환시키기 의한 입력 회로(11), 내부 신호 레벨의 신호를 기억하여 논리적으로 처리하기 위한 내부 논리 회로(12), 및 내부 논리 회로(12)로 부터의 출력 신호의 레벨을 외부 신호 레벨로 변환시키기 위한 출력 회로를 포함한다. 또한, 드루-패시지 회로(l4)는 입력 회로(11)과 출력 회로(13)을 쇼트-회로 방식으로 상호 접속시키기 위해 내부 논리 회로(12)와 병렬로 접속된다. 부수적으로, 출력 회로(13)에 공급될 내부 논리 회로(12)의 출력 신호 또는 드루-패시지 회로(14)의 출력 신호를 배타적으로 선택하기 위해 출력회로(13)과 내부 논리 회로(12) 및 드루-패시지 회로(14)의 병렬 접속부 사이에 선택기 회로(15)가 접속된다. 이러한 목적을 달성하기 위해서, 드루-패시지 회로(14) 또는 내부 논리 회로(12)를 출력회로(13)에 선택적으로 접속시키기 의해 제어 신호(A)에 의해 선택기 회로(15)가 제어된다.

내부 논리 회로(12)는 다수의 논리 소자, 메모리 또는 기억 소자등을 포함히고, 선행 상태에 따라 순차적으로 동작하는 계수기등과 같은 순차기(sequencer)회로를 부수적으로 포함하고 있다. 내부 논리 회로의 전형적인 예로서, 게이트 어레이(array)회로를 예로 들 수 있다.

드루-패시지 회로(14)의 기능은 기본적으로 입력 신호를 그대로 출력 단자에 전송하기 위한 것이다. 이에 관련해서, 모든 신호들의 반전은 모든 신호의 원형(intactness)과의 실질적인 논리 등가상태를 의미하므로 "그대로"라는 말로 표현될 수 있다. 입력 단자의 수가 출력 단자의 수와 일치하지 않을 경우에, 소정의 단자가 검사되지 않은 상태로 남아 있으면 모든 회로가 검사될 수 없다. 예로서, 입력(또는, 출력)회로가 검사되는 것으로 가정하면, 모든 입력(또는, 출력)단자들에 접속이 형성되어야 한다. 이러한 목적을 달성하기 위해서, 드루-패시지 회로는 논리 회로의 순번 선행 상태에 무관하게, 한 출력 상태가 한 입력 상태에 의해 확실하게 결정된다고 가정하는 조합 논리 회로를 포함할 수 있다. 드루-패시지 회로(14)는, (1) 관련된 LSI의 입력 회로의 동작 및 출력 회로의 동작 상태가 검사될때, 또는 (2) 관련된 LSI가 접속되는 다른 부분의 회로 기판이 정상적으로 동작하는지의 여부를 첵크하기 위한 검사가 실행될때, 입력 회로(11)을 출력 회로(13)에 접속시키도록 엔에이블된다.

그러므로, 드루-패시지 회로는 기본적으로 LSI 자체의 회로 기능(내부 논리 회로의 기능)의 검사에 관련되지 않는다. 따라서, 복잡한 LSI 회로는 간단한 조합 논리 회로를 갖고 있는 간단한 논리 회로로 대체될 수 있다. 그러므로, 드루-패시지 회로는 내부 논리 회로보다 상당히 간단한 논리 회로이다.

검사가 최소한 다수의 LSI를 포함하는 규모의 장치에 대해 실행되기 때문에, LSI의 핀 접촉 불량 및 그밖의 다른 결점이 높은 신뢰도를 갖고서 검사될 수 있다.

내부 논리 회로(12)가 1만 내지 2만개의 게이트를 포함하는 전형적인 장치내에 있어서, 드루-패시지 회로는 통상적으로 많아야 100 내지 200개의 게이트를 포함한다. 따라서, 드루-패시지 회로에 의해 점유된 영역 뿐만 아니라, 드루-패시지 회로에 의해 소모된 전력은 LSI의 영역과 전력 소모에 비추어 볼 때 무시될 수 있다.

상술한 LSI(1)의 경우에, 제어신호(4)는, 선택기 회로(15)가 LSI의 통상적인 동작시에 내부 논리 회로(12)의 출력을 선택하도록 셋트된다.

따라서, 통상적인 동작시에, 입력 신호(2)는 입력 회로(11), 내부 논리 회로(12), 선택기 회로(15) 및 출력 회로(13)에 의해 출력 신호(3)으로 반영된다. 다시 말해서, 상술한 LSI(1)은 종래의 LSI와 유사하게 동작한다. 회로 기판 또는 장치를 진단하기 위하여, 선택기 회로(15)는 제어 신호(4)의 명령하에 드루-패시지 회로의 출력을 선택하도록 셋트된다. 이러한 경우에, 입력신호(2)는 입력회로(11), 드루-패시지 회로(14), 선택기 회로(15) 및 출력회로(13)에 의해 출력측으로 전송된다. 따라서, LSI의 논리 규모는 회로 기판의 진단시에 상당히 감소된다.

제2a도에는 드루-패시지 회로의 전형적인 실시예가 도시되어 있다. 제2a도에 도시한 드루-패시지 회로(14-1)에 있어서, 입력 단자는 전도체를 통해 출력 단자에 직접 접속된다. 다시 말하면, 각각의 출력 단자는 각각의 입력 단자와 대응하게 제공되는데, 이 경우에 입력 단자에 논리 "1"신호가 인가되면, 대응 출력 단자에서 논리 "1"신호가 발생될 수 있다.

논리 연산시에, 모든 신호 레벨은 반전될 수 있다. 제2b도에는 모든 입력 신호가 반전된 후에 출력되도록 배치된 드루-패시지 회로(14-2)가 도시되어 있다. 특히, 각각의 입력 단자는 반전기 IN을 통해 관련된 출력 단자에 접속된다.

LSI 장치에 있어서, 입력 단자의 수가 출력 단자의 수와 항상 일치하지는 않는다. 이러한 경우에, 제2a도 및 제2b도에 도시한 드루-패시지 회로는 사용하기에 부적합하다.

입력 신호의 수가 출력 신호의 수보다 많을 경우에는, 입력 신호의 수를 출력 신호의 수 이하로 감소시키는 것이 바람직하다. 이에 관련하여, 다수의 논리 신호중 소정의 논리 신호는 종종 선정된 상호 관계를 갖는다. 예로서, 신호 A가 신호 B와 동시 논리 "0" 또는 논리 "1"로 되지 않을때에는, 제3a도 및 제3b도의 회로구성은 입력 신호의 수를 적절하게 감소시킬 수 있다. 제3a도를 참조하면, 드루-패시지 회로는 입력신호 A 및 B중 단한개의 신호가 논리 "1"일때, 논리 "1"의 출력 신호를 발생시키고, 2개의 입력 신호가 동시에 논리 "1"일때, 논리 "0"의 출력 신호를 발생시키는 "NAND"로 표시된 NAND회로를 포함한다. NOR 회로를 포함하는 제3b도에 도시한 회로 구조의 경우에, 신호 A 및 B중 단 한개의 신호가 논리 "1"일때 논리 "1"의 출력 신호가 발생되고, 2개의 신호 A 및 B가 동시에 논리 "1"일때 논리 "0"의 출력 신호가 발생된다. 그러므로, 제3a도 및 제3b도에 도시한 회로는 신호 A 및 B가 동시에 논리 레벨 "0"으로 되지 않을때에는 신호의 수를 효과적으로 감소시킨다.

제3c도의 회로는 입력 신호 A 및 B중 단 한개의 신호가 논리 "0"일때, 논리 "1"의 신호를 출력시키고, 2개의 입력 신호 A 및 B가 동시에 논리 "0"일때, 논리 "0"의 출력을 발생시키도록 배치되어 있다. 한편, 제3d도에 도시한 회로의 경우에, 신호 A 및 B중 단 한개의 신호가 논리 "0"일때, 논리 "0"의 출력 신호가 발생되고, 2개의 신호 A 및 B가 동시에 논리 "0"일때, 논리 "1"의 신호가 발생된다. 그러므로, 제3c도 및 제3d도에 도시한 회로는 2개의 신호 A 및 B가 동시에 논리 "1"레벨로 되지 않을때, 입력 신호의 수를 효율적으로 감소시킨다.

제3e도에 도시한 회로 장치에 있어서, 신호 A 및 B중 한 신호가 시분할(time sharing)신호 S의 상태에 따라 선택된다. 특히, 신호 S가 논리 "1"일때, AND회로(AND 1)은 신호 A를 선택하도록 엔에이블된다. 한편, 신호 S가 논리 "0"일때, 신호 S는 AND회로(AND 2)를 엔에이블시키도록 논리 "1"로 되므로, 신호B가 선택된다.

제3a도, 제3b도, 제3c도, 제3d도 및 제3e도에 도시한 회로들은 입력 신호의 수가 출력 신호의 수보다 많을때 입력 신호의 수와 출력신호의 수가 일치하게 하기 위해 제2a도 및 제2b도에 도시한 회로의 일부로서 사용될 수 있다. 제3e도에 도시한 회로 구조는 모든 입력 신호가 시분할에 기초하여 검사될때 유리하게 사용될 수 있다.

출력 신호의 수가 입력신호의 수보다 많을때에는, 입력 신호의 수를 증가시키어 출력 신호의 수와 일치시킴으로써 출력 신호를 최초로 검사하고 출력 신호를 모든 출력 단자에 공급할 수 있게 하는 것이 바람직하다.

제4a도, 제4b도 및 제4c도에는 한 입력 신호를 2개의 출력 단자에 간단하게 공급하도록 설계된 회로가 도시되어 있다. 제4a도에 도시한 회로는 비-반전 논리 상태에 기초하여 동작하고, 제4b도 및 제4c도에 도시한 회로는 반전 논리 상태에 기초하여, 동작한다.

제4d도에는 두가지 형태의 신호들중 한 입력 신호가 시간의 함수로서 변할때, 2가지 형태의 신호 A' 및 B'를 모두 발생시키도록 구성된 회로가 도시되어 있다. 이 회로는 입력 신호를 지연시킴으로써 검사가 실행될때 유리하게 채택될 수 있다.

제5a도 및 제5b도에는 선택기 회로의 예시적인 배치 상태가 도시되어 있다. 제5a도에 도시한 선택기 회로의 경우에, AND 회로(AND 5)는 드루-패시지 회로(4)로 부터의 출력 신호와 반전된 제어 신호(4)를 공급받는 2개의 입력을 갖고 있으므로, 상술한 2개의 입력 신호가 동시에 논리 "1"로 될때 논리 "1"의 출력신호를 발생시키는데, 이 출력신호는 OR회로(OR 5)에 공급된다.

다른 AND회로(AND6)은 내부 논리 회로(12)의 출력신호와 제어 신호(4)를 공급받는 2개의 입력을 갖고 있으므로, 2개의 입력 신호가 동시에 논리 "1"로 될때, 논리 "1"의 출력 신호를 발생시키는데, 이 출력 신호는 OR 회로(OR5)에 공급된다. 다시말하면, 드루-패시지 회로(14) 또는 내부 논리 연산 회로(12)는 제어 신호(4)가 논리 "0" 또는 "1"인지의 여부에 따라 선택된다. 제5b도에는 MOS FET로 각각 구성된 전송게이트(TG 5 및 TG 6)으로 구성되는 선택기 회로의 회로 배치 상태가 도시되어 있다. 제어 신호(4)가 0일때, 전송 게이트(TG5)는 엔에이블되고, 제어 신호(4)가 논리 "1"일때, 전송 게이트(TG6)이 엔에이이블된다.

제6도에는 제1도에 도시한 바와같은 구조의 LSI가 장착된 인쇄 회로 기판이 블럭도 형태로 도시되어있다. 제7도에는 검사 상태하에 있는 인쇄 회로기판의 등가 회로가 도시되어 있다.

제6도 및 제7도에 있어서, 참조 번호(100)은 LSI가 장착된 회로 기판을 나타내고, 참조번호(101)은 IC로 구성된 논리 회로를 나타내며, 참조번호(102, 103, 104 및 201)은 LSI를 나타내고, 참조번호(204)는 회로기판의 입력 신호를 나타내며, 참조번호(205)는 LSI의 입력 신호를 나타내고, 참조 번호(206)은 LSI로부터의 출력 신호를 나타내며, 참조번호(207)은 회로 기판으로부터의 출력 신호를 나타낸다.

회로 기판(100)은 3개의 LSI(102, 103 및 104) 및 IC로 구성된 논리 회로(101)을 갖고 있다. 상술한 구조의 회로기판을 진단할때, 제어회로(4)는 3개의 LSI모두에서 각각의 드루-패시지 회로(14)의 출력이 선택되도록 셋트된다. 이때, 회로기판(100)을 IC로만 구성된 논리 구조라고 가정한다. 그러므로 논리적으로 간단한 회로 기판은 감소된 수의 간단한 진단 패턴으로 검사되어, 배선과, IC로 구성된 논리 회로(100)뿐만 아니라 LSI(102, 103 및 104)의 입력 회로(11) 및 출력 회로(13)을 검사할 수 있다.

다음에, 제어신호(4)는 LSI들중 단 한개의 LSI내에서, 내부 논리 회로(12)의 출력이 선택되고, 드루-패시지 회로(14)의 출력이 나머지 LSI내에서 선택되도록 셋트된다. 그러므로, 장치(100)은 제7도에 도시한 바와같이, 회로기판상에 장착된 IC로 구성된 논리 회로(202 및 203)과 LSI(201)과 등가관계이다. LSI(201)이 수천 내지 수만개의 게이트를 포함하고, IC로 구성된 각각의 논리 회로(201 및 203)에 비해 수십 내지 수백개의 게이트를 포함한다는 사실로부터, 전제 회로 기판은 한 LSI를 진단하는데 필요한 패턴에 거의 대응하는 패턴으로 진단될 수 있다. 나머지 LSI는 이와 유사하게 진단될 수 있으므로, 모든 LSI의 내부 논리 회로도 검사될 수 있다. LSI(201)은 한 LSI(201)로 취급될 IC 블럭(202 및 203)과 결합될 수 있다.

상술한 바와같이, 회로기판의 배선패턴, LSI의 입/출력 회로, 및 IC로 구성된 논리 회로는 감소된 수의 가장 간단한 진단 패턴으로 진단될 수 있다.

또한, 전체 온-보드(on-board)회로용 진단 패턴은 IC로 구성된 논리 회로를 진단하기 위한 한 패턴, 및 LSI를 진단하기 위한 3개의 패턴으로 각각 구성되므로, 진단 패턴은 3개의 LSI로 구성된 대규모 논리 회로와 IC로 구성된 논리 회로를 한번에 진단하는데 필요한 패턴과 비교할때 상당히 간단해질 수 있다.

표면 양쪽에 장착된 IC 및 LSI를 갖고 있고 인-회로(in-cireuit)검사기[배선 도체의 중간부에 형성된 패드(pad)상에 탐침 바늘(probe needle)을 배치시킴으로써 세그먼트(segment)베이스로 회로 기판상의 인쇄 회로를 진단하기 위한 검사기]로 검사할때 단점이 발생되는 회로기판의 경우에는, 필요한 진단 패턴이 간단하고, 수가 감소될 수 있기 때문에 진단 패턴을 작성하기 위한 단계의 수가 감소될 수 있다. 또한, IC 및 LSI가 한 표면상에 장착된 화로 기판의 경우에, 진단은 인-회로 검사기에 의존하지 않고 진단이 용이하게 취해질 수 있는데, 이것은 검사기용 패드를 제공할 필요가 없으므로, 회로기판 또는 장치의 소형화가 달성될 수 있다는 것이다. 인-회로 검사기와 결합하여 사용될 진단 패턴은 간단하고 수가 감소될 수 있으므로, 진단 패턴을 작성하기 위한 단계의 수가 종래의 진단 패턴의 경우와 비교할때 현저하게 감소되게 한다. 또한, 본 발명은 상술한 회로 기판외에도 하이브리드(hybrid)LSI 및 다중-칩 LSI칩에 동등하게 응용될 수 있다.

Claims (15)

1. 외부 신호의 레벨을 내부 회로용 신호의 레벨로 변환시키기 위한 입력 화로, 상기 입력 화로로부터 공급된 신호를 처리하기 위해 입력 장치에 접속되고, 순차기 논리회로를 포함하는 내부 논리회로, 상기 내부 논리 회로의 논리보다 상당히 간단한 논리에 따라 상기 입력 회로부터 공급된 신호를 처리하기 위해 입력회로에 접속된 드루-패시지 회로 제어 신호에 따라 상기 내부 논리 회로들 중 한 논리회로 또는 상기 드루-패시지 회로의 출력 신호를 선택하기 위해 상기 내부 논리 회로 및 상기 드루-패시지 회로에 접속된 선택기 회로, 및 상기 선택기 회로로부터의 출력신호의 레벨을 외부 신호의 레벨로 변환시키기 위해 선택기회로에 접속된 출력 회로로 구성되는 것을 특징으로 하는 반도체 LSI장치.
2. 제l항에 있어서, 상기 드루-패시지 회로가 입력신호를 그대로 통과시키어 출력 신호를 발생시키는 것을 특징으로 하는 반도체 LSI장치.
3. 제1항에 있어서, 상기 드루-패시지 회로가 입력 신호를 반전시킴으로써 형성된 신호를 출력 신호로서 발생시키는 것을 특징으로 하는 반도체 LSI장치.
4. 제1항에 있어서, 상기 드루-패시지 회로가 조합 논리를 실행하는 것을 특징으로하는 반도체 LSI장치.
5. 제2항에 있어서, 최소한 2개의 출력 신호가 한 입력 신호에 대응하는 것을 특징으로 하는 반도체 LSI장치.
6. 제3항에 있어서, 최소한 2개의 출력 신호가 한 입력 신호에 대응하는 것을 특징으로 하는 반도체 LSI장치.
7. 제4항에 있어서, 최소한 2개의 입력 신호의 조합 논리 연산이 한 출력 신호를 발생시키는 것을 특징으로 하는 반도체 LSI 장치.
8. 제7항에 있어서, 입력신호들 중 그밖의 다른 한 신호가 출력 신호로서 그대로 발생되는 것을 특징으로 하는 반도체 LSI장치.
9. 제7항에 있어서, 입력 신호들중 그 밖의 다른 한 출력 신호를 구성하는 것을 특징으로하는 반도체 LSI장치.
10. 제1항에 있어서, 상기 드루-패시지 회로가 한 입력 신호를 2개의 출력 단자에 선택적으로 공급하기 위한 부분, 및 최종 신호를 출력 단자에 공급하도록 조합 논리에 따라 입력 신호를 처리하기 위한 부분을 포함하는 것을 특징으로 하는 반도체 LSI 장치.
11. 다수의 반도체 LSI장치를 일제로 상호 접속시키기 위한 회로 장치에 있어서, 최소한 한 반도체 LSI 장치가 외부 신호의 레벨을 내부 회로용 신호의 레벨로 변환시키기 위한 입력회로, 상기 입력 회로로부터 공급된 신호를 처리하기 위해 입력 회로에 접속되고 순차기 논리 회로를 포함하는 내부 논리 회로, 상기 내부 논리 회로의 논리보다 상당히 간단한 논리에 따라 상기 입력 회로로부터 공급된 신호를 처리하기 위해 입력 회로에 접속된 드루-패시지 회로, 제어 신호에 따라 내부 논리 회로들 중 한 논리 회로 또는 드루-패시지 회로의 출력 신호를 선택하기 위해 상기 내부 논리 회로 및 드루-패시지 회로에 접속된 선택기 회로, 및 상기 선택기 회로로부터의 출력 신호의 레벨을 외부 신호의 레벨로 변환시키기 위해 상기 선택기 회로에 접속된 출력 회로로 구성되는 것을 특징으로 하는 회로 장치.
12. 제11항에 있어서, 상기 드루-패시지 회로가 입력 신호를 그대로 통과시키어 출력 신호를 발생시키는 것을 특징으로 하는 회로 장치.
13. 제11항에 있어서, 상기 드루-패시지 회로가 입력 신호를 반전시킴으로써 형성된 신호를 출력 신호로서 발생시키는 것을 특징으로 하는 회로 장치.
14. 입력 신호를 출력 최종 신호로 논리적으로 처리하기 위한 내부 논리 회로, 상기 내부 논리 회로를 통과시키지 않고도 쇼트-회로 방식으로 상기 입력 신호를 출력시키기 위한 드루-패시지 회로, 및 상기 내부논리 회로 또는 상기 드루-패시지 회로 중 한 회로를 선택하기 위한 선택기 수단을 각각 포함하는 순차적으로 접속된 다수의 반도체 LSI 장치를 갖고 있는 LSI 진단 시스템에 있어서, 상기 선택기 수단에 의해 내부 논리 회로를 선택하는 진단하게 될 내부 논리 회로를 갖고 있는 다수의 상기 반도체 LSI 장치들 중 선정된 한 장치에 외부 신호를 공급하기 위한 수단, 및 상기 선택기 수단에 의해 드루-패시지 회로를 선택하는 외부 신호를 그밖의 다른 반도체 LSI 장치에 공급하기 위한 수단을 포함하는 것을 특징으로 하는 LSI 진단 시스템.
15. 반도체 LSI 장치의 내부 논리 회로의 진단용 외부 반도체 LSI 장치로부터 공급된 진단 신호를 수신하기 위한 입력 회로가 상기 진단 신호의 레벨을 반도체 LSI 장치의 내부 회로의 동작 레벨로 변환시키고 ; 상기 내부 논리 회로가 상기 입력 회로로부터 공급된 신호를 처리하기 위해 상기 입력 회로에 접속되고, 순차 논리를 포함하며 ; 드루-패시지 회로가 상기 내부 논리 회로의 논리보다 상당히 간단한 논리에 따라 상기 입력 회로로부터 공급된 신호를 처리하기 위해 상기 입력 회로에 접속되고 ; 선택기 회로가 외부 반도체 LSI 장치로부터 공급된 제어 신호에 따라 상기 내부 논리 회로 또는 상기 드루-패시지 회로 중 한 회로의 출력 신호를 검출하기 위해 상기 내부 논리 회로 및 상기 드루-패시지 회로에 접속되며, 출력 회로가 상기 선택기 회로의 출력 신호를 반도체 LSI장치의 외부 신호로 변환하기 위해 상기 선택기 회로에 접속되는 것을 포함하는 다수단의 상호 접속된 반도체 LSI장치를 진단하는 방법에 있어서, (A) 진단하기 위한 상기 반도체 LSI 장치의 선택기 회로에 의해 상기 반도체 LSI장치의 드루-패시지 회로의 출력 신호를 순차적으로 선택하여, 상기 반도체 LSI 장치들간의 상호 접속 상태를 진단하는 상기 진단 신호를 통과시키는 단계 ; (B) 반도체 LSI장치의, 선택기 회로에 의해 진단하기 위해 선택된 상기 반도체 LSI장치들 중 소정의 한 장치의 내부 논리 회로의 출력신호를 선택하고, 반도체 LSI장치들의 선택기 회로에 의해 그밖의 다른 반도체 LSI 장치의 드루-패시지 회로의 출력 신호를 선택하여, 선택된 반도체 LSI장치의 내부 논리 회로를 진단하는 상기 진단 신호를 통과시키는 단계 ; 및 (C) 모든 상기 반도체 LSI장치에 대해 상기 단계(B)와 같은 진단을 실행하는 단계를 포함하는 것을 특징으로 하는 방법.

Images