KR870009400A - 검사하기에 용이한 반도체 lsi장치 - Google Patents

검사하기에 용이한 반도체 lsi장치 Download PDF

Info

Publication number
KR870009400A
KR870009400A KR870002599A KR870002599A KR870009400A KR 870009400 A KR870009400 A KR 870009400A KR 870002599 A KR870002599 A KR 870002599A KR 870002599 A KR870002599 A KR 870002599A KR 870009400 A KR870009400 A KR 870009400A
Authority
KR
South Korea
Prior art keywords
circuit
signal
input
draw
logic
Prior art date
Application number
KR870002599A
Other languages
English (en)
Other versions
KR900007743B1 (ko
Inventor
세이이찌 아베
Original Assignee
원본미기재
가부시끼가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 가부시끼가이샤 히다찌 세이사꾸쇼 filed Critical 원본미기재
Publication of KR870009400A publication Critical patent/KR870009400A/ko
Application granted granted Critical
Publication of KR900007743B1 publication Critical patent/KR900007743B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

검사하기에 용이한 반도체 LSI장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기본 실시예에 따른 반도체 LSI 장치의 회로 블럭 계통도.
제2A도 및 제2B도는 제1도에 도시한 드루-패시지 회로의 기본구조를 각각 도시한 회로계통도.

Claims (13)

  1. 외부 신호의 레벨을 내부 회로용 신호의 레벨로 변환시키기 위한 입력 회로, 입력 회로로부터 공급된 신호를 처리하기 위해 입력장치에 접속되고 순차기 논리회로를 포함하는 내부 논리회로, 내부 논리 회로의 논리보다 상당히 간단한 논리에 따라 입력 회로부터 공급된 신호를 처리하기 위해 입력 회로에 접속된 드루-패시지 회로, 제어신호에 따라 내부 논리 회로 중 한 논리회로 또는 드루-패시지 회로의 출력 신호를 선택하기 위해 내부 논리 회로 및 드루-패시지 회로에 접속된 선택기회로에 접속된 선택기회로, 및 선택기 회로로부터의 출력 신호의 레벨을 외부 신호의 레벨로 변환시키기 위해 선택기 회로에 접속된 출력 회로로 구성되는 것을 특징으로 하는 반도체 LSI 장치.
  2. 제1항에 있어서, 드루-패시지 회로가 입력 신호를 그대로 통과시키어 출력 신호를 발생시키는 것을 특징으로 하는 반도체 LSI 장치.
  3. 제1항에 있어서, 드루-패시지 회로가 입력 신호를 반전시킴으로써 형성된 신호를 출력 신호로서 발생시키는 것을 특징으로 하는 반도체 LSI 장치.
  4. 제1항에 있어서, 드루-패시지 회로가 조합 논리를 실행하는 것을 특징으로 하는 반도체 LSI장치.
  5. 제2항에 있어서, 최소한 2개의 출력 신호가 한 입력 신호에 대응하는 것을 특징으로 하는 반도체 LSI 장치.
  6. 제3항에 있어서, 최소한 2개의 출력 신호가 한 입력 신호에 대응하는 것을 특징으로 하는 반도체 LSI 장치.
  7. 제4항에 있어서, 최소한 2개의 입력 신호의 조합 논리연산이 한 출력 신호를 발생시키는 것을 특징으로 하는 반도체 LSI 장치.
  8. 제7항에 있어서, 입력신호 중 다른 신호가 출력 신호로서 그대로 발생되는 것을 특징으로 하는 반도체 LSI 장치.
  9. 제7항에 있어서, 입력 신호 중 다른 신호의 반전이 한 출력신호를 구성하는 것을 특징으로 하는 반도체 LSI 장치.
  10. 제1항에 있어서, 드루-패시지 회로가 한 입력 신호를 2개의 출력 단자에 선택적으로 공급하기 위한 부분, 및 최종 신호를 출력 단자에 공급하도록 조합 논리에 따라 입력신호를 처리하기 위한 부분을 포함하는 것을 특징으로 하는 반도체 LSI 장치.
  11. 다수의 반도체 LSI 장치를 일체로 상호접속시키기 위한 회로장치에 있어서, 최소한 한 반도체 LSI장치가, 외부 신호의 레벨을 내부 회로용 신호의 레벨로 변환시키기 위한 입력 회로, 입력 회로로부터 공급된 신호를 처리하기 위해 입력회로에 접속되고 순차기 논리. 회로를 포함하는 내부 논리 회로, 내부 논리 회로의 논리보다 상당히 간단한 논리에 따라 입력 회로로부터 공급된 신호를 처리하기 위해 입력 회로에 접속된 드루-패시지 회로, 제어 신호에 따라 내부 논리 회로 중 한 논리회로 또는 드루-패시지 회로의 출력 신호를 선택하기 위해 내부 논리 회로 및 드루-패시지 회로에 접속된 선택기 회로, 및 선택 회로로부터의 출력 신호의 레벨을 외부 신호의 레벨로 변환시키기 위해 선택기 회로에 접속된 출력회로로 구성되는 것을 특징으로 하는 회로 장치.
  12. 제11항에 있어서, 드루-패시지 회로가 입력 신호를 그대로 통과시키어 출력 신호를 발생시키는 것을 특징으로 하는 회로 장치.
  13. 제11항에 있어서, 드루-패시지 회로가 입력 신호를 반전시킴으로써 형성된 신호를 출력신호로서 발생시키는 것을 특징으로 하는 회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870002599A 1986-03-22 1987-03-21 검사하기에 용이한 반도체 lsi장치 KR900007743B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP64492 1986-03-22
JP61064492A JPS62220879A (ja) 1986-03-22 1986-03-22 半導体装置

Publications (2)

Publication Number Publication Date
KR870009400A true KR870009400A (ko) 1987-10-26
KR900007743B1 KR900007743B1 (ko) 1990-10-19

Family

ID=13259753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002599A KR900007743B1 (ko) 1986-03-22 1987-03-21 검사하기에 용이한 반도체 lsi장치

Country Status (4)

Country Link
US (1) US4812678A (ko)
JP (1) JPS62220879A (ko)
KR (1) KR900007743B1 (ko)
DE (1) DE3709032A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01202025A (ja) * 1988-02-08 1989-08-15 Mitsubishi Electric Corp モード切替回路
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
GB8828828D0 (en) * 1988-12-09 1989-01-18 Pilkington Micro Electronics Semiconductor integrated circuit
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
JPH0372381U (ko) * 1989-11-15 1991-07-22
JP2676169B2 (ja) * 1989-12-27 1997-11-12 三菱電機株式会社 スキャンパス回路
US5036215A (en) * 1990-01-29 1991-07-30 International Business Machines Corporation Pass gate multiplexer receiver circuit
FR2660071B1 (fr) * 1990-03-23 1992-07-24 Alcatel Radiotelephone Systeme de test d'un circuit imprime pourvu de circuits integres et application de ce systeme au test d'un tel circuit imprime.
JPH03279880A (ja) * 1990-03-28 1991-12-11 Matsushita Electric Ind Co Ltd 検査機能付集積回路素子
JP2627464B2 (ja) * 1990-03-29 1997-07-09 三菱電機株式会社 集積回路装置
JP2519580B2 (ja) * 1990-06-19 1996-07-31 三菱電機株式会社 半導体集積回路
DE4038535A1 (de) * 1990-12-03 1992-06-04 Siemens Ag Pruefbare integrierte schaltung und schaltungsbaugruppe
JPH06130124A (ja) * 1992-10-20 1994-05-13 Mitsubishi Electric Corp しきい値を有する信号入力回路のテスト回路
US5519355A (en) * 1992-11-19 1996-05-21 At&T Global Information Solutions Company High speed boundary scan multiplexer
EP0622735B1 (en) * 1993-04-29 1997-11-05 International Business Machines Corporation Tie-up and tie-down circuits with a primary input for testability improvement of logic networks
EP0780037B1 (en) * 1995-07-06 2003-12-17 Koninklijke Philips Electronics N.V. A method for testing an electronic circuit by logically combining clock signals, and an electronic circuit provided with facilities for such testing
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
DE69633713T2 (de) * 1995-10-31 2006-02-02 Texas Instruments Inc., Dallas Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen
US5625631A (en) * 1996-04-26 1997-04-29 International Business Machines Corporation Pass through mode for multi-chip-module die
US5887004A (en) * 1997-03-28 1999-03-23 International Business Machines Corporation Isolated scan paths
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
EP1185920A4 (en) * 1998-11-09 2005-07-06 Broadcom Corp INTEGRATED MIXED SIGNAL MONOPOLY INTEGRATED ELECTRONICS SYSTEM FOR MAGNETIC HARD DISK DRIVERS
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6411147B1 (en) * 2000-10-11 2002-06-25 General Electric Company System and method for grouped gating control logic
JP2003004808A (ja) * 2001-06-19 2003-01-08 Nec Corp 半導体装置および半導体装置のテスト方法
DE10233681B4 (de) * 2002-07-24 2005-12-01 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung wenigstens eines Verbrauchers
US7640379B2 (en) * 2005-02-12 2009-12-29 Broadcom Corporation System method for I/O pads in mobile multimedia processor (MMP) that has bypass mode wherein data is passed through without being processed by MMP
CN100524169C (zh) * 2005-02-12 2009-08-05 美国博通公司 移动多媒体处理器中输入/输出区的方法和系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2330014A1 (fr) * 1973-05-11 1977-05-27 Ibm France Procede de test de bloc de circuits logiques integres et blocs en faisant application
EP0013597A1 (en) * 1979-01-09 1980-07-23 Rca Corporation Signal switching apparatus
JPS5690270A (en) * 1979-12-25 1981-07-22 Fujitsu Ltd Scan-in scan-out method
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
JPS57100522A (en) * 1980-12-13 1982-06-22 Usac Electronics Ind Co Ltd Test system of input/output device
US4561094A (en) * 1983-06-29 1985-12-24 International Business Machines Corporation Interface checking apparatus

Also Published As

Publication number Publication date
KR900007743B1 (ko) 1990-10-19
DE3709032C2 (ko) 1991-09-26
JPS62220879A (ja) 1987-09-29
US4812678A (en) 1989-03-14
DE3709032A1 (de) 1987-09-24

Similar Documents

Publication Publication Date Title
KR870009400A (ko) 검사하기에 용이한 반도체 lsi장치
KR880008342A (ko) 반도체 집적회로
KR880010573A (ko) 대규모 반도체 논리장치
KR920000072A (ko) 반도체 집적회로
KR850005059A (ko) 스위칭 잡음을 감소시킨 lsi 게이트 어레이
KR910003799A (ko) 반도체 집적회로 장치 및 그 테스트 방법
KR890009092A (ko) 프로그램 가능 논리소자
KR880014475A (ko) 반도체 집적회로장치
KR870004384A (ko) 신호 처리 회로
KR900005288A (ko) 프로그램 가능한 논리소자
KR890007126A (ko) 프로그램 가능 입력/출력 회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR860006837A (ko) 내부회로 검사용 검사회로를 갖는 반도체 집적회로
KR900002574A (ko) 프로그래머블 순차코오드 인식회로
KR870009528A (ko) 버퍼회로
KR890005534A (ko) Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템
KR910017809A (ko) 디지탈 신호 프로세서
KR870009387A (ko) 반도체 대규모 집적회로
KR900013720A (ko) 프로그래머블 논리회로
US4093993A (en) Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device
KR890012449A (ko) 프로그램가능 논리소자
KR920015788A (ko) 신호처리 집적회로장치
KR870008326A (ko) 반도체 집적회로 장치
JPS57133644A (en) Semiconductor integrated circuit device
KR920017246A (ko) 반도체 집적 회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee