KR890009092A - 프로그램 가능 논리소자 - Google Patents
프로그램 가능 논리소자 Download PDFInfo
- Publication number
- KR890009092A KR890009092A KR1019880015246A KR880015246A KR890009092A KR 890009092 A KR890009092 A KR 890009092A KR 1019880015246 A KR1019880015246 A KR 1019880015246A KR 880015246 A KR880015246 A KR 880015246A KR 890009092 A KR890009092 A KR 890009092A
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- programmable logic
- input
- circuit
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17792—Structural details for adapting physical parameters for operating speed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는, 본 발명의 제1실시예를 나타내는 프로그램 가능 논리 요소의 회로도.
제2도는, 본 발명의 제2실시예를 나타내는 프로그램 가능 논리 소자의 회로 구성도.
제3도는, 프로그램 가능 논리 소자를 사용하여 실현되는 카운터 회로의 회로도.
Claims (10)
- 바람직하게는 상호 접속될 수 있는 다수개의 프로그램가능 논리 요소로 구성되는 프로그램 가능 논리 소자에 있어서: 상기 프로그램가능 논리요소(1)는, 프로그램가능 논리회로(12)와 다수개의 플립플롭 회로(3)를 가지며: 상기 각 플립플롭 회로(3)들에는, 상기 조합적 논리회로(2)로부터의 출력을 수납하기 위한 입력단자와, 다른 프로그램 가능 논리요소(1)로부터의 출력을 받아들이는 입력단자 및, 상기 출력들을 입력하기 위하여 스위칭하는 스위칭부가 마련되며: 상기 프로그램가능 논리요소(1)에는, 상기 조합적 논리회로(2)용출력단자(5) 및, 상호 독립적인, 상기 각 플립플롭 회로(3)용 출력단자(7)가 마련되는 것을 특징으로 하는 프로그램 가능 논리소자.
- 제1항에 있어서, 상기 플립플롭회로(3)들은 D형 플립플롭 회로인 것을 특징으로 하는 프로그램 가능 논리소자.
- 제1항에 있어서, 상기 조합적 논리회로(2)는, 프로그램 가능 논리곱 개념 라인을 가지는, AND 게이트군 및 OR게이트군을 포함한 프로그램 가능 조합적 논리 에레이인 것을 특징으로 하는 프로그램 가능 논리소자.
- 제1항에 있어서, 상기 조합적 논리회로(2)는, 입력단자들의 입력조합에 대한 논리명세를 저장하기 위한 메모리를 가지며, 이에 의하여, 테이블 대조 시스템에 의한 논리출력을 얻을 수 있는 것을 특징으로 하는 프로그램 가능 논리소자.
- 제1항에 있어서, 상기 스위칭부는, 다수개의 OR-접속된 n채널 MOSFET들로 구성된 선택기(4)이며, 각 MOSFET들은 프로그램 가능하게 온(ON) 콘트롤되므로, 상기 MOSFET중의 하나로 들어가는 입력이 양자택일적으로 출력으로 선택되는 것을 특징으로 하는 프로그램 가능 논리소자.
- 제1항에 있어서, 상기 조합적 논리회로(2) 및 적어도 하나의 플립플롭 회로(3)들은 상호 독립적으로 사용되는 것을 특징으로 하는 프로그램 가능 논리소자.
- 제1항에 있어서, 적어도 하나의 플립플롭 회로(3)로의 입력은, 그 자체 소자의 다른 플립플롭 회로의 출력인 것을 특징으로 하는 프로그램 가능 논리소자.
- 프로그램 가능 논리요소의 입력단자 및 출력단자 상호간을 자유롭게 접속할 수 있는 프로그래밍 및 프로그램가능 배선(8)에 의하여 임의의 논리회로를 형성할 수 있는 다수개의 프로그램 가능 논리요소(1)를 가지는 프로그램가능 논리소자에 있어서: 상기 프로그램가능 논리요소(1)는 N개의 플립플롭 회로를 가지며; 각 플립플롭 회로는, 상기 플립플롭 회로의 입력단자에 대한 입력 신호들중의 하나를 선택하기 위한 수단(4A) 및 (4B)을 가지며; 상기 제1플립플롭 회로의 선택수단의 입력단자들의 몇개는, 개별적으로 상기 프로그램가능 배선(8)의 인접한 프로그램가능 논리요소내의 N번째 플립플롭 회로의 역변환되지 않은 출력신호(Q)및/또는 역변환된 출력신호()에 대한 출력단자에 직접 접속되며; 2번째 플립플롭회로로부터 N번째 플립플롭회로까지 중에서 선택된, I번째 플립플롭회로의 선택수단의 입력단자중의 몇개는, I-1번째 플립플롭회로의 역변환되지 않는 신호(Q) 및/또는 역변환된 신호()에 대한 출력단자에 접속되는 것을 특징으로 하는 프로그램 가능 논리소자.
- 제8항에 있어서, 상기 프로그램가능 논리요소(1)는: 프로그래밍에 의하여 입력단자들로부터의 입력신호에 응답하여 임의의 조합적 논리 출력을 발생하기 위한 프로그램가능 논리회로(2)와; 다수개의 D형 플립플롭회로(3A),(3B)와; D입력단자로의 입력신호들을 선택하기 위하여, 상기 다수개의 플립플롭회로(3A),(3B)의 각 D입력단자들에 접속되는 입력선택기(4A),(4B)들과; 상기 플립플롭회로(3A),(3B)들로부터의 출력신호나, 상기 프로그램가능 논리회로(2)로부터의 출력신호중의 하나를 선택하여 출력하기 위하여, 선택하는 출력 선택기(18A),(18B)를 포함하여 구성되는 것을 특징으로 하는 프로그램 가능 논리소자.
- 제8항에 있어서, N번째 플립플롭회로의 역변환되지 않은 출력신호(Q) 및/또는 역변환된 출력신호()들은, 다른 인접한 프로그램가능 논리요소의 첫번째 플립플롭 회로의 입력신호 선택수단에 직접 접속되는 것을 특징으로 하는 프로그램 가능 논리소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-293721 | 1987-11-20 | ||
JP62293721A JPH01134622A (ja) | 1987-11-20 | 1987-11-20 | プログラマブル論理素子 |
JP293721 | 1987-11-20 | ||
JP163389 | 1988-06-30 | ||
JP63163389A JPH0646707B2 (ja) | 1988-06-30 | 1988-06-30 | プログラマブル論理素子 |
JP63-163389 | 1988-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890009092A true KR890009092A (ko) | 1989-07-15 |
KR950000358B1 KR950000358B1 (ko) | 1995-01-13 |
Family
ID=26488839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880015246A KR950000358B1 (ko) | 1987-11-20 | 1988-11-19 | 프로그램 가능 논리소자 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4963770A (ko) |
EP (1) | EP0317287B1 (ko) |
KR (1) | KR950000358B1 (ko) |
CA (1) | CA1309471C (ko) |
DE (1) | DE3875909T2 (ko) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451887A (en) * | 1986-09-19 | 1995-09-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5367208A (en) | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US4847612A (en) * | 1988-01-13 | 1989-07-11 | Plug Logic, Inc. | Programmable logic device |
US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
JP2544020B2 (ja) * | 1990-11-19 | 1996-10-16 | 川崎製鉄株式会社 | プログラマブル論理素子 |
US5416367A (en) * | 1991-03-06 | 1995-05-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5122685A (en) * | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5220213A (en) * | 1991-03-06 | 1993-06-15 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
EP0512536B1 (en) * | 1991-05-10 | 1998-09-30 | Kabushiki Kaisha Toshiba | Programmable logic unit circuit |
US5260610A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic element interconnections for programmable logic array integrated circuits |
US5550782A (en) * | 1991-09-03 | 1996-08-27 | Altera Corporation | Programmable logic array integrated circuits |
US5883850A (en) * | 1991-09-03 | 1999-03-16 | Altera Corporation | Programmable logic array integrated circuits |
US20020130681A1 (en) * | 1991-09-03 | 2002-09-19 | Cliff Richard G. | Programmable logic array integrated circuits |
US6759870B2 (en) | 1991-09-03 | 2004-07-06 | Altera Corporation | Programmable logic array integrated circuits |
US5436575A (en) * | 1991-09-03 | 1995-07-25 | Altera Corporation | Programmable logic array integrated circuits |
US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
US5357153A (en) * | 1993-01-28 | 1994-10-18 | Xilinx, Inc. | Macrocell with product-term cascade and improved flip flop utilization |
US5483178A (en) * | 1993-03-29 | 1996-01-09 | Altera Corporation | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers |
US5399922A (en) * | 1993-07-02 | 1995-03-21 | Altera Corporation | Macrocell comprised of two look-up tables and two flip-flops |
US5457410A (en) * | 1993-08-03 | 1995-10-10 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
US5315178A (en) * | 1993-08-27 | 1994-05-24 | Hewlett-Packard Company | IC which can be used as a programmable logic cell array or as a register file |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5495181A (en) * | 1994-12-01 | 1996-02-27 | Quicklogic Corporation | Integrated circuit facilitating simultaneous programming of multiple antifuses |
US5552720A (en) * | 1994-12-01 | 1996-09-03 | Quicklogic Corporation | Method for simultaneous programming of multiple antifuses |
US5537057A (en) * | 1995-02-14 | 1996-07-16 | Altera Corporation | Programmable logic array device with grouped logic regions and three types of conductors |
US6049223A (en) | 1995-03-22 | 2000-04-11 | Altera Corporation | Programmable logic array integrated circuit with general-purpose memory configurable as a random access or FIFO memory |
US5543731A (en) * | 1995-03-31 | 1996-08-06 | International Business Machines Corporation | Dynamic and preset static multiplexer in front of latch circuit for use in static circuits |
US5652529A (en) * | 1995-06-02 | 1997-07-29 | International Business Machines Corporation | Programmable array clock/reset resource |
US5646546A (en) * | 1995-06-02 | 1997-07-08 | International Business Machines Corporation | Programmable logic cell having configurable gates and multiplexers |
US5631576A (en) * | 1995-09-01 | 1997-05-20 | Altera Corporation | Programmable logic array integrated circuit devices with flexible carry chains |
US5648732A (en) * | 1995-10-04 | 1997-07-15 | Xilinx, Inc. | Field programmable pipeline array |
US5848285A (en) * | 1995-12-26 | 1998-12-08 | Cypress Semiconductor Corporation | Macrocell having a dual purpose input register for use in a logic device |
US5760719A (en) * | 1995-12-29 | 1998-06-02 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5869982A (en) * | 1995-12-29 | 1999-02-09 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5811989A (en) * | 1995-12-29 | 1998-09-22 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5786710A (en) * | 1995-12-29 | 1998-07-28 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5917337A (en) * | 1995-12-29 | 1999-06-29 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5744980A (en) * | 1996-02-16 | 1998-04-28 | Actel Corporation | Flexible, high-performance static RAM architecture for field-programmable gate arrays |
US5977791A (en) | 1996-04-15 | 1999-11-02 | Altera Corporation | Embedded memory block with FIFO mode for programmable logic device |
US5715197A (en) | 1996-07-29 | 1998-02-03 | Xilinx, Inc. | Multiport RAM with programmable data port configuration |
US6034547A (en) * | 1996-09-04 | 2000-03-07 | Advantage Logic, Inc. | Method and apparatus for universal program controlled bus |
US6624658B2 (en) * | 1999-02-04 | 2003-09-23 | Advantage Logic, Inc. | Method and apparatus for universal program controlled bus architecture |
US5936426A (en) * | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
US6020760A (en) * | 1997-07-16 | 2000-02-01 | Altera Corporation | I/O buffer circuit with pin multiplexing |
US6034857A (en) * | 1997-07-16 | 2000-03-07 | Altera Corporation | Input/output buffer with overcurrent protection circuit |
US6011744A (en) * | 1997-07-16 | 2000-01-04 | Altera Corporation | Programmable logic device with multi-port memory |
US6037801A (en) * | 1997-10-27 | 2000-03-14 | Intel Corporation | Method and apparatus for clocking a sequential logic circuit |
US6467017B1 (en) | 1998-06-23 | 2002-10-15 | Altera Corporation | Programmable logic device having embedded dual-port random access memory configurable as single-port memory |
US6262933B1 (en) | 1999-01-29 | 2001-07-17 | Altera Corporation | High speed programmable address decoder |
US6323680B1 (en) | 1999-03-04 | 2001-11-27 | Altera Corporation | Programmable logic device configured to accommodate multiplication |
JP2002538562A (ja) | 1999-03-04 | 2002-11-12 | アルテラ・コーポレーション | 桁上げ選択加算付プログラマブルロジックデバイス |
GB2351824B (en) | 1999-07-02 | 2004-03-31 | Altera Corp | Embedded memory blocks for programmable logic |
US6720796B1 (en) | 2001-05-06 | 2004-04-13 | Altera Corporation | Multiple size memories in a programmable logic device |
US7154299B2 (en) * | 2002-04-05 | 2006-12-26 | Stmicroelectronics Pvt. Ltd. | Architecture for programmable logic device |
US7111110B1 (en) | 2002-12-10 | 2006-09-19 | Altera Corporation | Versatile RAM for programmable logic device |
US7255437B2 (en) * | 2003-10-09 | 2007-08-14 | Howell Thomas A | Eyeglasses with activity monitoring |
US7796464B1 (en) | 2003-06-27 | 2010-09-14 | Cypress Semiconductor Corporation | Synchronous memory with a shadow-cycle counter |
DE102005023118B3 (de) * | 2005-05-19 | 2006-12-21 | Infineon Technologies Ag | Schaltungsanordnung zum Zuführen von Konfigurationsdaten in FPGA-Einrichtungen |
US7893772B1 (en) | 2007-12-03 | 2011-02-22 | Cypress Semiconductor Corporation | System and method of loading a programmable counter |
US7804325B1 (en) * | 2008-04-22 | 2010-09-28 | Altera Corporation | Dedicated function block interfacing with general purpose function blocks on integrated circuits |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60135330A (ja) * | 1983-12-22 | 1985-07-18 | Aisin Seiki Co Ltd | ステアリングホイ−ル把持検出装置 |
US4642487A (en) * | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
US4706216A (en) * | 1985-02-27 | 1987-11-10 | Xilinx, Inc. | Configurable logic element |
US4758746A (en) * | 1985-08-12 | 1988-07-19 | Monolithic Memories, Inc. | Programmable logic array with added array of gates and added output routing flexibility |
US4763020B1 (en) * | 1985-09-06 | 1997-07-08 | Ricoh Kk | Programmable logic device having plural programmable function cells |
US4758745B1 (en) * | 1986-09-19 | 1994-11-15 | Actel Corp | User programmable integrated circuit interconnect architecture and test method |
US4786904A (en) * | 1986-12-15 | 1988-11-22 | Zoran Corporation | Electronically programmable gate array having programmable interconnect lines |
-
1988
- 1988-11-16 DE DE8888310813T patent/DE3875909T2/de not_active Expired - Fee Related
- 1988-11-16 EP EP88310813A patent/EP0317287B1/en not_active Expired - Lifetime
- 1988-11-18 CA CA000583487A patent/CA1309471C/en not_active Expired - Fee Related
- 1988-11-19 KR KR1019880015246A patent/KR950000358B1/ko not_active IP Right Cessation
-
1990
- 1990-01-24 US US07/469,728 patent/US4963770A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3875909T2 (de) | 1993-05-13 |
CA1309471C (en) | 1992-10-27 |
EP0317287B1 (en) | 1992-11-11 |
KR950000358B1 (ko) | 1995-01-13 |
US4963770A (en) | 1990-10-16 |
DE3875909D1 (de) | 1992-12-17 |
EP0317287A2 (en) | 1989-05-24 |
EP0317287A3 (en) | 1990-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890009092A (ko) | 프로그램 가능 논리소자 | |
KR920022673A (ko) | 스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록 | |
KR960702643A (ko) | 동적 논리코어에 동적으로 상호접속된 필드 프로그램 가능 논리장치(field programmable logic device with dynamic interconnections to a dynamic logic core) | |
KR870004384A (ko) | 신호 처리 회로 | |
KR870009400A (ko) | 검사하기에 용이한 반도체 lsi장치 | |
KR900005288A (ko) | 프로그램 가능한 논리소자 | |
KR840000852A (ko) | 2차원 어드레스 장치 | |
KR870009384A (ko) | 반도체 기억 장치 | |
KR880011797A (ko) | 반도체 기억장치 | |
KR900002574A (ko) | 프로그래머블 순차코오드 인식회로 | |
KR890007126A (ko) | 프로그램 가능 입력/출력 회로 | |
KR870005389A (ko) | 정보 기억장치 | |
JPH01258066A (ja) | データ処理回路のための転置メモリ | |
KR890005534A (ko) | Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템 | |
KR920010650A (ko) | 프로그래머블 집적회로 | |
KR860003605A (ko) | 반도체 메모리 장치 | |
KR890012449A (ko) | 프로그램가능 논리소자 | |
US3924079A (en) | Latching multiplexer circuit | |
KR970029295A (ko) | 표시장치의 구동회로 및 구동방법 | |
KR910008729A (ko) | 그의 주변에 분포된 복수의 어드레스 입력을 포함하는 반도체 메모리 장치 | |
KR900010582A (ko) | 데이타 처리기용 결합 회로망 | |
KR940016259A (ko) | 순차(Sequential) 및 오프셋 어드레스 발생기(Offset Address Generator) | |
KR0159220B1 (ko) | 직렬 인터페이스 회로 | |
SU543198A1 (ru) | Распределитель адреса линий дл автоматических систем коммутации | |
KR940010835A (ko) | 원격제어용 주파수 자동발생 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030109 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |