KR870005389A - 정보 기억장치 - Google Patents

정보 기억장치 Download PDF

Info

Publication number
KR870005389A
KR870005389A KR860009264A KR860009264A KR870005389A KR 870005389 A KR870005389 A KR 870005389A KR 860009264 A KR860009264 A KR 860009264A KR 860009264 A KR860009264 A KR 860009264A KR 870005389 A KR870005389 A KR 870005389A
Authority
KR
South Korea
Prior art keywords
input terminal
state
signal
selector means
input
Prior art date
Application number
KR860009264A
Other languages
English (en)
Inventor
더블유·밀러 호머
엘·크라인 스티븐
Original Assignee
루이스 피·엘빈저
허니웰 인포오메이숀 시스템즈 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피·엘빈저, 허니웰 인포오메이숀 시스템즈 인코오포레이티드 filed Critical 루이스 피·엘빈저
Publication of KR870005389A publication Critical patent/KR870005389A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

정보 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 1비트 레지스터의 기능을 갖도록 구성한 본 발명의 블럭도.
제2도는 공통제어로직(logic)을 공유하고 다수의 1비트 레지스터를 결합하여 3비트 레지스터의 기능을 갖도록 구성한 본 발명의 블럭도.
제3도, 즉 제3a도 및 제3b도는 본 발명의 양호한 실시예에 따른 1비트 D형 레지스터의 논리회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 디멀티플렉서(DEMUX) 20 : 디코더
30 : 2 ×1 멀티플렉서(MUX) 40 : 드라이버
50 : 셀렉터 60 : 4 ×1 데이타 셀렉터
70 : D형 플립플롭(F/F)

Claims (6)

  1. 최소한 두개의 상태를 갖되, 그 제1의 상태를 세트 상태로 규정하고, 그 제2의 상태를 리세트 상태로 규정한 입력 디지탈 데이타 신호중 선택된 디지탈 데이타 신호에 포함되어 있는 정보를 기억하기 위한 장치에 있어서,
    (1) 제1, 제2 및 제3입력단자와 하나의 출력단자를 갖되, 상기 제1 및 제2입력단자는 데이타 입력단자로서, 상기 제1입력단자는 상기 장치가 정상 모드로 동작하는 경우에 작동 디지탈 데이타 신호를 수신하고, 상기 제2입력단자는 상기 장치가 보수 모드로 동작하는 경우에 시프트 된 테스트 데이타 신호를 수신하며, 한편 상기 제3입력단자는 일정한 리세트상태의 신호를 수신하도록 구성하고, 제1 및 제2제어신호에 응답하여 상기 제1, 제2 및 제3입력단자 중 하나의 입력단자를 상기 출력단자에 작동적으로 연결시키기 위한 셀렉터 수단과,
    (2) 상기 셀렉터 수단의 출력단자에 작동적으로 연결된 입력단자와, 상기 장치의 상태를 표시하는 출력단자와, 클럭신호를 수신하기 위한 클럭입력단자 및 리세트 신호를 수신하기 위한 리세트 단자를 갖되, 상기 클럭신호와 일치하여 상기 셀렉터 수단의 선택된 입력단자의 상태를 기억하기 위한 기억수단과,
    (3) 상기 제2제어신호를 수신하기 위한 입력단자를 갖되, 상기 기억수단의 상기 리세트단자와 작동적으로 연결됨과 동시에 상기 셀렉터 수단에 작동적으로 연결되도록 구성하고, 상기 장치가 정상모드로 동작하는 경우에는 상기 제2제어신호를 상기 기억수단에 인가하여, 상기 클럭신호와 비동기적으로 상기 제2제어신호가 발생하는 즉시 상기 장치를 상기 제2상태로 되게하고, 보수 모드시에는 상기 제2제어신호를 상기 셀렉터 수단에 인가하여 상기 셀렉터 수단의 상기 제3입력단자가 상기 셀렉터 수단의 상기 출력단자에 연결되도록 함으로써 상기 클럭신호와 일치하여 상기 장치가 상기 제2상태로 되게 하며, 상기 셀렉터 수단의 입력단자 선택시 상기 제2제어신호가 상기 제1제어신호보다 우선순위를 갖도록 한 스윗칭 수단을 구비하는 것을 특징으로 하는 정보 기억장치.
  2. 제1항에 있어서, 상기 기억 수단의 클럭 입력단자에 작동적으로 연결되는 출력단자와, 테스트 클럭신호를 수신하기 위한 제1입력단자 및 정상 클럭신호를 수신하기 위한 제2입력단자를 갖되, 상기 장치가 보수 모드인 경우에는 상기 테스트 클럭신호를 상기 기억수단의 상기 클럭 입력단자에 인가하고, 상기 장치가 정상모드인 경우에는 상기 정상 클럭신호를 상기 기억수단의 상기 클럭 입력단자에 인정하기 위한 멀티플렉서 수단의 포함하는 것을 특징으로 하는 정보 기억장치.
  3. 제2항에 있어서, 상기 기억수단을 또한 제4입력단자를 갖되, 상기 제4입력 단자는 상기 기억수단의 출력단자에 작동적으로 연결되는 한편 제3제어신호에 응답하여 상기 셀렉터 수단의 출력단자에 연결되도록 한 것을 특징으로 하는 정보 기억장치.
  4. 제3항에 있어서, 입력 제어신호들을 수신하기 위한 다수의 입력단자들을 갖되, 상기 입력단자들 중 하나는 테스트 클럭신호를 수신하기 위해 상기 멀티플렉서에 작동적으로 연결됨과 동시에, 상기 입력 제어신호 중 소정의 입력 제어신호를 상기 셀렉터 수단에 인가하여 상기 기억수단의 입력단자에 작동적으로 연결되는 상기 셀렉터 수단의 소정 입력단자를 선택하기 위해 상기 셀렉터 수단에 작동적으로 연결된 조작수단을 포함하는 것을 특징으로 하는 정보 기억장치.
  5. 최소한 두개의 상태를 갖되, 그 제1의 상태를 세트 상태로 규정하고, 그 제2의 상태를 리세트 상태로 규정한 입력 디지탈 데이타 신호중 선택된 디지탈 데이타 신호에 포함되어 있는 정보를 기억하기 위한 장치에 있어서,
    (1) 제1, 제2 및 제3입력단자와 하나의 출력단자를 갖되, 상기 제1 및 제2입력단자는 데이타 입력단자로서, 상기 제1입력단자는 상기 장치가 정상모드로 동작하는 경우에 작동디지탈 데이타 신호를 수신하고, 상기 제2입력단자는 상기 장치가 보수 모드로 동작하는 경우에 시프트 된 테스트 데이타 신호를 수신하며, 한편 상기 제3입력단자는 일정한 리세트상태의 신호를 수신하도록 구성하고, 다수의 제어신호중 하나의 제어신호에 응답하여 상기 제1 및 제2 및 제3입력단자 중 하나의 입력단자를 상기 출력단자에 작동적으로 연결시키기 위한 셀렉터 수단과,
    (2) 상기 셀렉터 수단의 출력단자 중 최소한 하나에 작동적으로 연결된 입력단자와, 상기 장치의 상태를 표시하는 최소한 하나의 출력단자와, 클럭신호를 수신하기 위한 클럭입력단자 및 리세트 신호를 수신하기 위한 리세트 단자를 갖되, 상기 클럭신호와 일치하여 상기 셀렉터 수단의 선택된 입력단자의 상태를 기억하기 위한 기억수단과,
    (3) 상기 리세트 제어신호를 수신하기 위한 입력단자를 갖되, 상기 기억수단의 상기 리세트 단자와 작동적으로 연결됨과 동시에 상기 셀렉터 수단에 작동적으로 연결되도록 구성하고, 상기 장치가 정상모드로 동작하는 경우에는 상기 리세트 제어신호를 상기 기억수단에 인가하여, 상기 클럭신호와 비동기적으로 상기 리세트 제어신호가 발생하는 즉시 상기 장치를 상기 제2상태로 되게하고, 보수 모드시에는 상기 리세트 제어신호를 상기 셀렉터 수단에 인가하여 상기 셀렉터 수단의 상기 입력단자가 상기 셀렉터 수단의 상기 출력단자에 연결되도록 함으로써 상기 클럭신호와 일치하여 상기 장치가 상기 제2상태로 되게 하며, 상기 셀렉터 수단의 입력단자 선택시 상기 리세트 제어신호가 상기 다수의 제어신호보다 우선순위를 갖도록 한 스윗칭 수단을 구비하는 것을 특징으로 하는 정보 기억장치.
  6. 최소한 두개의 상태를 갖되, 그 제1의 상태를 세트 상태로 규정하고, 그 제2의 상태를 리세트 상태로 규정한 입력 디지탈 데이타 신호중 선택된 디지탈 데이타 신호에 포함되어 있는 정보를 기억하기 위한 장치에 있어서,
    (1) 각각 제1, 제2 및 제3입력단자와 하나의 출력단자를 갖되, 상기 제1 입력단자는 상기 장치가 정상모드로 동파하는 경우 파동 디지탈 데이타 신호를 수신하고, 상기 제2입력단자는 상기 장치가 보수모드로 동파하는 경우에는 시프트 된 테스트 데이타 신호를 수신하며, 한편 상기 제3입력단자는 일정한 리세트 상태의 신호를 수신하도록 구성하고, 제1 및 제2제어신호에 응답하여 상기 제1 및 제2 및 제3입력단자 중 하나의 입력단자를 상기 출력단자에 파동적으로 연결시키기 위한 셀렉터 수단과,
    (2) 상기 다수의 셀렉터 수단중 해당 셀렉터 수단의 출력단자에 작동적으로 연결된 입력단자와, 상기 장치의 상태를 표시하는 출력단자와, 클럭신호를 수신하기 위한 클럭 입력단자 및 리세트 신호를 수신하기 위한 리세트 단자를 각각 갖도록 하되, 상기 클럭신호와 일치하여 상기 셀렉터 수단의 선택된 입력단자의 상태를 기억하기 위한 기억하고, 상기 시프트된 테스트 데이타 신호를 다음의 셀렉터 수단의 제2입력단자로 결합시키기 위한 다수의 기억수단과,
    (3) 상기 제2제어신호를 수신하기 위한 입력단자를 갖되, 상기 각 기억수단의 각 리세트 단자와 작동적으로 연결됨과 동시에 상기 각 셀렉터 수단에 작동적으로 연결되도록 구성하고, 상기 장치가 정상 모드로 동작하는 경우에는 상기 제2제어신호를 상기 각 기억수단에 인가하여, 상기 클럭신호와 비동기적으로 상기 제2제어신호가 발생하는 즉시 상기 장치를 상기 제2상태로 되게하고, 보수 모드시에는 상기 제2제어신호를 상기 각 셀렉터 수단에 인가하여 상기 셀렉터 수단의 상기 제3입력단자가 상기 셀렉터 수단의 상기 출력단자에 연결되도록 함으로써 상기 클럭신호와 일치하여 상기 장치가 상기 제2상태로 되게 하며, 상기 셀렉터 수단의 입력단자 선택시 상기 제2제어신호가 상기 제1제어신호보다 우선순위를 갖도록 한 스윗칭 수단을 구비하는 것을 특징으로 하는 정보 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR860009264A 1985-11-04 1986-11-04 정보 기억장치 KR870005389A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US795.035 1985-11-04
US06/795,035 US4649539A (en) 1985-11-04 1985-11-04 Apparatus providing improved diagnosability

Publications (1)

Publication Number Publication Date
KR870005389A true KR870005389A (ko) 1987-06-08

Family

ID=25164468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR860009264A KR870005389A (ko) 1985-11-04 1986-11-04 정보 기억장치

Country Status (8)

Country Link
US (1) US4649539A (ko)
EP (1) EP0221509B1 (ko)
KR (1) KR870005389A (ko)
AU (1) AU588392B2 (ko)
CA (1) CA1268550A (ko)
DE (1) DE3683826D1 (ko)
ES (1) ES2028782T3 (ko)
YU (1) YU186886A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745630A (en) * 1986-06-18 1988-05-17 Hughes Aircraft Company Multi-mode counter network
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit
US4780874A (en) * 1987-04-20 1988-10-25 Tandem Computers Incorporated Diagnostic apparatus for a data processing system
US5097468A (en) * 1988-05-03 1992-03-17 Digital Equipment Corporation Testing asynchronous processes
US5113395A (en) * 1989-09-14 1992-05-12 Nec Corporation Frame phase aligning system using a buffer memory with a reduced capacity
US5003204A (en) * 1989-12-19 1991-03-26 Bull Hn Information Systems Inc. Edge triggered D-type flip-flop scan latch cell with recirculation capability
US5166604A (en) * 1990-11-13 1992-11-24 Altera Corporation Methods and apparatus for facilitating scan testing of asynchronous logic circuitry
IT1244205B (it) * 1990-12-19 1994-07-08 Sgs Thomson Microelectronics Circuito di generazione di un clock di scansione in un dispositivo di analisi operativa di tipo seriale per circuito integrato
US5260950A (en) * 1991-09-17 1993-11-09 Ncr Corporation Boundary-scan input circuit for a reset pin
EP0558281B1 (en) * 1992-02-28 2000-08-30 Kabushiki Kaisha Toshiba Modulating controller for controlling two operation terminals
JP2522140B2 (ja) * 1992-11-18 1996-08-07 日本電気株式会社 論理回路
US5463338A (en) * 1993-06-07 1995-10-31 Vlsi Technology, Inc. Dual latch clocked LSSD and method
US5448525A (en) * 1994-03-10 1995-09-05 Intel Corporation Apparatus for configuring a subset of an integrated circuit having boundary scan circuitry connected in series and a method thereof
US5634116A (en) * 1995-03-30 1997-05-27 International Business Machines Corporation Non-integer multiple clock translator
US5821773A (en) * 1995-09-06 1998-10-13 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
US5869979A (en) * 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US6157210A (en) * 1997-10-16 2000-12-05 Altera Corporation Programmable logic device with circuitry for observing programmable logic circuit signals and for preloading programmable logic circuits
US6184707B1 (en) 1998-10-07 2001-02-06 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
GB2370364B (en) * 2000-12-22 2004-06-30 Advanced Risc Mach Ltd Testing integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979681A (en) * 1974-11-27 1976-09-07 Solid State Scientific, Inc. System and method for decoding reset signals of a timepiece for providing internal control
US4575674A (en) * 1983-07-01 1986-03-11 Motorola, Inc. Macrocell array having real time diagnostics
US4580137A (en) * 1983-08-29 1986-04-01 International Business Machines Corporation LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control
US4554664A (en) * 1983-10-06 1985-11-19 Sperry Corporation Static memory cell with dynamic scan test latch
US4597080A (en) * 1983-11-14 1986-06-24 Texas Instruments Incorporated Architecture and method for testing VLSI processors
US4580066A (en) * 1984-03-22 1986-04-01 Sperry Corporation Fast scan/set testable latch using two levels of series gating with two current sources

Also Published As

Publication number Publication date
YU186886A (en) 1989-02-28
US4649539A (en) 1987-03-10
DE3683826D1 (de) 1992-03-19
ES2028782T3 (es) 1992-07-16
EP0221509A2 (en) 1987-05-13
CA1268550A (en) 1990-05-01
EP0221509A3 (en) 1989-02-22
EP0221509B1 (en) 1992-02-05
AU588392B2 (en) 1989-09-14
AU6467586A (en) 1987-05-07

Similar Documents

Publication Publication Date Title
KR870005389A (ko) 정보 기억장치
KR940017216A (ko) 출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템
KR850003610A (ko) 반도체 메모리 장치
KR870004384A (ko) 신호 처리 회로
KR850004684A (ko) 반도체 기억 장치
KR920013475A (ko) 용장 기억 소자를 포함하는 메모리를 가진 집적회로 및 메모리의 동작 방법
KR920008768A (ko) 반도체기억장치
KR860003611A (ko) 반도체 메모리 장치
KR840005958A (ko) 디지탈 전송시스템의 정열기
KR910003486A (ko) 비트 순서 전환 장치
KR880009381A (ko) 반도체 집적회로장치
KR960042413A (ko) 데이터 처리 시스템
KR950001534A (ko) 주사 체인내에 비주사가능한 부분의 상태를 포함하기 위한 방법 및 장치
KR960706123A (ko) 재구성 가능한 프로그램 상태 워드를 구비한 마이크로콘트롤러(Microcontroller with a reconfigurble progam status word)
KR890016442A (ko) 전자시계용 집적회로 및 전자시계
US4538923A (en) Test circuit for watch LSI
KR880011656A (ko) 레지스터 회로
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
SU1603367A1 (ru) Элемент сортировочной сети
JPS57168337A (en) Asynchronous logic circuit
JPS5552594A (en) Integrated-circuit for register
SU1112532A1 (ru) Триггерное устройство
KR970050051A (ko) 액정 디스플레이를 구동하기 위한 액정구동 출력회로
JPS63188782A (ja) テスト補助回路
JPS5710576A (en) Address selection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application