KR940017216A - 출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템 - Google Patents

출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템 Download PDF

Info

Publication number
KR940017216A
KR940017216A KR1019930031699A KR930031699A KR940017216A KR 940017216 A KR940017216 A KR 940017216A KR 1019930031699 A KR1019930031699 A KR 1019930031699A KR 930031699 A KR930031699 A KR 930031699A KR 940017216 A KR940017216 A KR 940017216A
Authority
KR
South Korea
Prior art keywords
output
shift register
clock signal
clock
input
Prior art date
Application number
KR1019930031699A
Other languages
English (en)
Inventor
이. 헤이만 엠.
Original Assignee
디. 엘. 스미스
아메리칸 텔리폰 앤드 텔리그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디. 엘. 스미스, 아메리칸 텔리폰 앤드 텔리그라프 캄파니 filed Critical 디. 엘. 스미스
Publication of KR940017216A publication Critical patent/KR940017216A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

적어도 두개의 입력 신호중의 하나(CLKO 또는 CLK1)를 출력(OUT)으로서 선택하는 멀티플렉서(20)이다. 선택 입력의 상태 변화를 감지하면, 멀티플렉서(20)는 액티브 제1의 클럭(CLKO 또는 CLK1)이 사전결정된 상태로 천이하기를 기다리고, 액티브 제1의 클럭을 멀티플렉서(20)의 출력(OUT)에서 절단하며, 멀티플렉서(20)의 출력(OUT)을 사전결정된 상태로 유지하면서 제2의 클럭(CLK1)의 클럭신호가 사전결정된 상태로 천이하기를 기다린다. 제2의 클럭(CLK1)은 제2의 클럭(CLK1)의 클럭 신호가 사전결정된 상태인 동안 멀티플렉서 출력(OUT)으로서 접속된다. 바람직한 실시예에서, 사전결정된 상태는 논리 로우 레벨이다.

Description

출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 그리치가 없는 멀티플렉서의 개략도, 제2도는 제1도의 멀티플렉서의 타이밍도.

Claims (10)

  1. 액티브 제1클럭(CLKO)의 클럭 신호에서 제2클럭(CLK1)의 클럭 신호로 출력을 전환하는 방법에 있어서, 선택 라인(SELECT)의 상태를 감지하는 스텝과, 상기 액티브 제1클럭(CLK0)의 클럭 신호가 사전결정된 상태로 천이하기를 기다리는 스텝과, 상기 액티브 제1클럭(CLKO)을 그의 클럭 신호가 상기 사전결정된 상태인 동안 상기 출력에서 절단하는 스텝과, 상기 출력을 상기 사전결정된 상태로 유지하는 스텝과, 상기 제2클럭(CLK1)의 클럭 신호가 상기 사전결정된 상태로 천이하기를 기다리는 스텝과, 상기 제2클럭의 클럭 신호가 상기 사전결정된 상태인 동안 상기 제2클럭(CLK1)을 상기 출력에 접속하는 스텝을 포함함으로써, 상기 신호 모두가 동일한 사전 결정된 상태인 동안 상기 출력이 상기 제1클럭의 클럭 신호에서 상기 제2클럭의 클럭 신호로 전환되게 하는 출력 전환 방법.
  2. 제1항에 있어서, 상기 액티브 제1클럭의 클럭 신호가 사전결정된 상태로 전이하기를 기다리는 스텝은 상기 액티브 제1클럭의 클럭 신호가 로우 상태로 천이하기를 기다리는 스텝을 포함하는 출력 전환 방법.
  3. 제1항에 있어서, 상기 출력을 상기 사전결정된 상태로 유지하는 스텝은 상기 출력을 로우 상태로 유지하는 스텝을 포함하는 출력 전환 방법.
  4. 제1항에 있어서, 상기 제2클럭의 클럭 신호가 상기 사전결정된 상태로 천이 하기를 기다리는 스텝은 상기 제2의 클럭 신호가 로우 상태로 천이하는 것을 기다리는 스텝을 포함하는 출력 전환 방법.
  5. 적어도 두개의 클럭 신호중의 하나를 출력 신호로서 선택하는 멀티플렉서(20)를 구비하는 집적 회로에 있어서, 선택 입력(SELECT)을 받고, 제1클럭 신호(CLKO)에 의해 클럭되며, 제1시프트 레지스터 출력(Q22) 및 반전된 제1시프트 레지스터 출력(Q22)을 제공하는 제1시프트 레지스터(22)와, 상기 선택 입력(SELECT)을 받고, 제2클럭 신호(CLK1)에 의해 클럭되며, 제2시프트 레지스터 출력(Q24)을 제공하는 제2시프트 레지스터(24)와, 상기 제1시프트 레지스터 출력(Q22)을 입력으로 받고, 상기 제2 클럭 신호(CLK1)에 의해 클럭되며, 제3시프트 레지스터 출력(Q26)을 제공하는 제3시프트 레지스터(26)과, 상기 제2시프트 레지스터 출력(Q24)을 입력으로서 받고, 상기 제1클럭 신호(CLKO)에 의해 클럭되며, 반전된 제4시프트 레지스터 출력(Q28)을 제공하는 제4시프트 레지스터(28)와, 상기 제2 클럭 신호(CLK1), 상기 제3시프트 레지스터 출력(Q26) 및 상기 제2시프트 레지스터 출력(Q24)을 입력으로서 받고, 모든 입력이 하이 상태일때는 로우리고 적어도 하나의 입력이 로우 상태일때는 하이인 제1게이트 수단 출력을 제공하는 제1게이트 수단(30)과, 상기 제1클럭 신호(CLKO), 상기 반전된 제4시프트 레지스터 출력(Q28) 및 상기 반전된 제1시프트 레지스터 출력(Q22)을 입력으로서 받고, 모든 입력이 하이 상태일때 로우이고 적어도 하나의 입력이 로우 상태일때는 하이인 제2게이트 수단 출력을 제공하는 제2게이트 수단(32)과 상기 제1 및 제2의 게이트 수단 출력을 입력으로서 받고, 모든 입력이 하이 상태일때는 로우이고 적어도 하나의 입력이 로우 상태일때는 하이인 출력(OUT)을 제공하는 제3게이트 수단(34)을 포함하는 집적회로.
  6. 제5항에 있어서, 상기 시프트 레지스터(22,24,26,28)의 각각은 전원 인가시 각 시프트 레지스터(22,24,26,28)가 클리어되어 공시의 출력을 제공할 수 있도록 리세트 입력(RST)을 더 포함하는 집적 회로.
  7. 제5항에 있어서, 상기 제1및 제2의 클럭 신호중의 하나(CLK0 또는 CLK1)는 디스크에서 판독된 데이타에서 복원되는 집적 회로.
  8. 적어도 두개의 클럭 신호중의 하나를 출력 신호로서 선택하는 멀티플렉서(20)를 구비하는 시스템에 있어서, 선택 입력(SELECT)을 받고, 제1클럭 신호(CLKO)에 의해 클럭되며, 제1시프트 레지스터 출력(Q22) 및 반전된 제1시프트 레지스터 출력(Q22)을 제공하는 제1시프트 레지스터(22)와, 상기 선택 입력(SELECT)을 받고, 제2클럭 신호(CLK1)에 의해 클럭되며, 제2시프트 레지스터 출력(Q24)을 제공하는 제2시프트 레지스터(24)와, 상기 제1시프트 레지스터 출력(Q22)을 입력으로서 받고, 상기 제2 클럭 신호(CLK0)에 의해 클럭되며, 제3시프트 레지스터 출력(Q26)을 제공하는 제3시프트 레지스터(26)과, 상기 제2시프트 레지스터 출력(Q24)을 입력으로서 받고, 상기 제1클럭 신호(CLK1)에 의해 클럭되며, 반전된 제4시프트 레지스터 출력(Q28)을 제공하는 제4시프트 레지스터(28)와, 상기 제2 클럭 신호(CLK1), 상기 제3시프트 레지스터 출력(Q26) 및 상기 제2시프트 레지스터 출력(Q24)을 입력으로서 받고, 모든 입력이 하이 상태일때는 로우이고 적어도 하나의 입력이 로우 상태일때는 하이인 제1게이트 수단 출력을 제공하는 제1게이트 수단(30)과, 상기 제1클럭 신호(CLKO), 상기 반전된 제4시프트 레지스터 출력(Q28) 및 상기 반전된 제1시프트 출력(Q22)을 입력으로서 받고, 모든 입력이 하이 상태일때는 로우이고 적어도 하나의 입력이 로우 상태일때는 하이인 제2게이트 수단 출력을 제공하는 제2게이트 수단(32)과, 상기 제1및 제2게이트 수단 출력을 입력으로서 받고, 모든 입력이 하이 상태일때는 로우이고 적어도 하나의 입력이 로우 상태일때는 하이인 출력(OUT)을 제공하는 제3게이트 수단(34)을 포함하는 시스템.
  9. 제8항에 있어서, 상기 시프트 레지스터(22,24,26,28)의 각각은 전원 인가시 각 시프트 레지스터(22,24,26,28)가 클리어되어 공지의 출력을 제공할 수 있도록 리세트 입력(RST)을 더 포함하는 시스템.
  10. 제8항에 있어서, 상기 제1및 제2의 클럭 신호중의 하나(CLK0 또는 CLK1)는 디스크에서 판독된 데이타에서 복원되는 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930031699A 1992-12-31 1993-12-30 출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템 KR940017216A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/999,416 US5357146A (en) 1992-12-31 1992-12-31 Glitch-free clock multiplexer
US999,416 1992-12-31

Publications (1)

Publication Number Publication Date
KR940017216A true KR940017216A (ko) 1994-07-26

Family

ID=25546299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031699A KR940017216A (ko) 1992-12-31 1993-12-30 출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템

Country Status (3)

Country Link
US (1) US5357146A (ko)
JP (1) JPH06244692A (ko)
KR (1) KR940017216A (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587675A (en) * 1993-08-12 1996-12-24 At&T Global Information Solutions Company Multiclock controller
US5544101A (en) * 1994-03-28 1996-08-06 Texas Instruments Inc. Memory device having a latching multiplexer and a multiplexer block therefor
US5623223A (en) * 1994-10-12 1997-04-22 National Semiconductor Corporation Glitchless clock switching circuit
US5604452A (en) * 1995-04-03 1997-02-18 Exar Corporation Clock generator using a state machine to switch between two offset clocks
US5721886A (en) * 1995-11-30 1998-02-24 Ncr Corporation Synchronizer circuit which controls switching of clocks based upon synchronicity, asynchronicity, or change in frequency
US5926053A (en) * 1995-12-15 1999-07-20 National Semiconductor Corporation Selectable clock generation mode
US5811995A (en) * 1996-08-02 1998-09-22 Advanced Micro Devices, Inc. Circuit for switching between different frequency clock domains that are out of phase
US5877636A (en) * 1996-10-18 1999-03-02 Samsung Electronics Co., Ltd. Synchronous multiplexer for clock signals
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
US5859553A (en) * 1997-01-08 1999-01-12 Microchip Technology Incorporated System and method for a glitchless transition between differing delay paths
US6025744A (en) * 1998-04-17 2000-02-15 International Business Machines Corporation Glitch free delay line multiplexing technique
KR100317264B1 (ko) * 1999-01-30 2001-12-22 서평원 클럭 발생 장치 및 방법
US7643481B2 (en) 1999-03-17 2010-01-05 Broadcom Corporation Network switch having a programmable counter
ATE343886T1 (de) 1999-03-17 2006-11-15 Broadcom Corp Netzwerkvermittlung
US6859454B1 (en) * 1999-06-30 2005-02-22 Broadcom Corporation Network switch with high-speed serializing/deserializing hazard-free double data rate switching
EP1093046A1 (fr) * 1999-10-15 2001-04-18 Koninklijke Philips Electronics N.V. Procédé pour sélectionner un signal parmi N signaux
ATE252298T1 (de) * 1999-11-16 2003-11-15 Broadcom Corp Verfahren und netzwerkvermittlungsstelle mit datenserialisierung durch gefahrlose mehrstufige störungsfreie multiplexierung
US6453425B1 (en) 1999-11-23 2002-09-17 Lsi Logic Corporation Method and apparatus for switching clocks presented to synchronous SRAMs
US6323715B1 (en) * 1999-12-30 2001-11-27 Koninklijke Philips Electronics N.V. (Kpeuv) Method and apparatus for selecting a clock signal without producing a glitch
GB2358531B (en) * 2000-01-18 2003-06-04 3Com Corp Glitch free clock multiplexer circuit
FR2805356B1 (fr) * 2000-02-21 2002-08-16 Mhs Circuit generation d'un signal d'horloge
US6456146B1 (en) * 2000-12-28 2002-09-24 Intel Corp. System and method for multiplexing clocking signals
US6600345B1 (en) * 2001-11-15 2003-07-29 Analog Devices, Inc. Glitch free clock select switch
US20030115503A1 (en) * 2001-12-14 2003-06-19 Koninklijke Philips Electronics N.V. System for enhancing fault tolerance and security of a computing system
US6728649B2 (en) 2002-02-01 2004-04-27 Adtran, Inc. Method and apparatus for removing digital glitches
US6784699B2 (en) * 2002-03-28 2004-08-31 Texas Instruments Incorporated Glitch free clock multiplexing circuit with asynchronous switch control and minimum switch over time
US7053675B2 (en) * 2003-07-25 2006-05-30 Arm Limited Switching between clocks in data processing
US7446588B2 (en) * 2003-12-11 2008-11-04 International Business Machines Corporation Highly scalable methods and apparatus for multiplexing signals
US6973155B2 (en) * 2004-03-25 2005-12-06 International Business Machines Corporation Highly scalable glitch-free frequency divider
US6972604B2 (en) * 2004-05-06 2005-12-06 International Business Machines Corporation Circuit for compensating LPF capacitor charge leakage in phase locked loop systems
US6980038B2 (en) * 2004-05-06 2005-12-27 International Business Machines Corporation Circuit for compensating charge leakage in a low pass filter capacitor of PLL systems
KR100674910B1 (ko) * 2004-07-06 2007-01-26 삼성전자주식회사 글리치를 유발하지 않는 클럭 스위칭 회로
FR2883998A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant un circuit de detection d'un evenement
FR2884000A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant des moyens pour empecher l'acces a un organe du coprocesseur
US7245161B2 (en) * 2005-09-15 2007-07-17 International Business Machines Corporation Apparatus and method for verifying glitch-free operation of a multiplexer
US7362134B2 (en) * 2006-03-24 2008-04-22 Freescale Semiconductor, Inc. Circuit and method for latch bypass
JP4984687B2 (ja) * 2006-07-03 2012-07-25 富士通セミコンダクター株式会社 半導体装置、電子機器及び同期制御方法
JP5162877B2 (ja) * 2006-10-18 2013-03-13 日本電気株式会社 クロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラム
JP4919768B2 (ja) * 2006-11-10 2012-04-18 株式会社東芝 集積回路装置
JP4790060B2 (ja) * 2007-03-20 2011-10-12 富士通セミコンダクター株式会社 クロック信号選択回路
US7471120B2 (en) * 2007-05-15 2008-12-30 Broadcom Corporation Clock switch for generation of multi-frequency clock signal
US20090160507A1 (en) * 2007-12-21 2009-06-25 Swoboda Gary L Apparatus and method for clock signal synchronization in JTAG testing in systems having selectable modules processing data signals at different rates
US8432181B2 (en) * 2008-07-25 2013-04-30 Thomson Licensing Method and apparatus for reconfigurable at-speed test clock generator
US8384435B2 (en) * 2011-01-05 2013-02-26 Texas Instruments Incorporated Clock switching circuit with priority multiplexer
GB2499374A (en) * 2012-01-30 2013-08-21 St Microelectronics Grenoble 2 Circuit supplying two clock frequencies, while changing from one frequency to the other does not supply a clock signal.
CN105122172B (zh) * 2012-12-13 2017-10-27 相干逻辑公司 同步数字系统及避免其中的时钟信号错误的方法
US8975921B1 (en) * 2013-12-09 2015-03-10 Freescale Semiconductor, Inc. Synchronous clock multiplexer
EP3812874B1 (en) 2019-10-22 2024-05-15 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Glitch-free clock multiplexer
GB201918998D0 (en) 2019-12-20 2020-02-05 Nordic Semiconductor Asa Clock selector circuit
CN111147053B (zh) * 2019-12-26 2023-03-14 深圳市紫光同创电子有限公司 无毛刺时钟切换电路
KR20220062748A (ko) 2020-11-09 2022-05-17 삼성전자주식회사 반도체 회로
GB202102971D0 (en) 2021-03-03 2021-04-14 Nordic Semiconductor Asa Clock selector circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229699A (en) * 1978-05-22 1980-10-21 Data General Corporation Multiple clock selection system
US4314164A (en) * 1979-11-05 1982-02-02 Gte Automatic Electric Labs Inc. Computer channel access circuit for multiple input-output devices
US4593390A (en) * 1984-08-09 1986-06-03 Honeywell, Inc. Pipeline multiplexer
US4694196A (en) * 1984-12-07 1987-09-15 American Telephone And Telegraph Company And At&T Information Systems Clock recovery circuit
US4644568A (en) * 1985-03-28 1987-02-17 At&T Bell Laboratories Timing signal distribution arrangement
JPH07114348B2 (ja) * 1987-12-11 1995-12-06 日本電気株式会社 論理回路
US4853653A (en) * 1988-04-25 1989-08-01 Rockwell International Corporation Multiple input clock selector
US4998901A (en) * 1988-07-22 1991-03-12 Zenith Electronics Corporation Method and apparatus for making flat tension mask color cathode ray tubes
JP2739964B2 (ja) * 1988-09-28 1998-04-15 株式会社東芝 クロック切替回路
JPH04113718A (ja) * 1990-09-04 1992-04-15 Fujitsu Ltd ヒットレス・クロック切替装置
US5155380A (en) * 1991-04-12 1992-10-13 Acer Incorporated Clock switching circuit and method for preventing glitch during switching
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power

Also Published As

Publication number Publication date
US5357146A (en) 1994-10-18
JPH06244692A (ja) 1994-09-02

Similar Documents

Publication Publication Date Title
KR940017216A (ko) 출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템
US5670904A (en) Programmable digital delay unit
EP0840455B1 (en) A microcontroller accessible macrocell
KR960043187A (ko) 반도체장치
KR960032136A (ko) 집적 회로에서 데이타를 파이프라이닝하는 방법 및 장치
KR970063250A (ko) 파이프라인 동작식 반도체 메모리 장치
KR970017694A (ko) 반도체 메모리장치의 고속테스트회로
US6496050B2 (en) Selective modification of clock pulses
KR960003102A (ko) 고속 동기 논리 데이타 래치 장치
TW374170B (en) Clock-synchronized input circuit and semiconductor memory device that utilizes same
US5778037A (en) Method for the resetting of a shift register and associated register
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR100223848B1 (ko) 반도체장치의 출력회로
EP0370194A3 (en) Reconfigurable register bit slice
EP1619797B1 (en) Dynamic multi-input priority multiplexer
KR960032930A (ko) 데이터 전송 회로
KR950025534A (ko) 인터럽트신호의 멀티플렉싱회로
JPH06138191A (ja) 半導体集積回路
JP2001515238A (ja) フルカスタムタイミングドメインおよびセミカスタムタイミングドメインに対するインタフェース回路
KR100228349B1 (ko) 읽기 전용 메모리의 엑세스 시간 조절장치
SU1603367A1 (ru) Элемент сортировочной сети
KR100195008B1 (ko) 기준클럭 감시회로
KR19980029392A (ko) 동기식 반도체 메모리 장치의 시스템 클럭 발생 회로
KR0154802B1 (ko) 입력 및 출력 인터페이스를 위한 클럭동기 제어회로
KR950022137A (ko) 버스 인터페이스 논리 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application