KR950025534A - 인터럽트신호의 멀티플렉싱회로 - Google Patents

인터럽트신호의 멀티플렉싱회로 Download PDF

Info

Publication number
KR950025534A
KR950025534A KR1019940002730A KR19940002730A KR950025534A KR 950025534 A KR950025534 A KR 950025534A KR 1019940002730 A KR1019940002730 A KR 1019940002730A KR 19940002730 A KR19940002730 A KR 19940002730A KR 950025534 A KR950025534 A KR 950025534A
Authority
KR
South Korea
Prior art keywords
interrupt
signal
signals
multiplexing circuit
interrupt signals
Prior art date
Application number
KR1019940002730A
Other languages
English (en)
Other versions
KR100200821B1 (ko
Inventor
이종영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940002730A priority Critical patent/KR100200821B1/ko
Publication of KR950025534A publication Critical patent/KR950025534A/ko
Application granted granted Critical
Publication of KR100200821B1 publication Critical patent/KR100200821B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 인터럽트신호의 멀티플렉싱회로에 관한 것으로, 특히 복수개의 외부 인터럽트신호를 단일 인터럽트 신호로 변환시켜 처리하는 인터럽트 신호의 멀티플렉싱회로에 관한 것이다. 이를 위하여 인터럽트 독출신호를 출력하는 디코더와, 복수개의 인터럽트신호를 저장하고 저장된 인터럽트신호를 데이타버스에 적재하기 위한 버퍼와, 복수개의 인터럽트신호의 초기상태값을 소정 지연시킨값을 출력하는 지연수단과, 복수개의 인터럽트신호의 초기상태값과 지연수단을 출력값을 비교하여 상이할 경우 마이크로프로세서로 인터럽트신호를 입력하는 비교 수단을 구비한다. 따라서 하드웨어 설계시 인터럽트 포트수 한계를 극복할 수 있고, 복수개의 인터럽트신호를 인터럽트 발생시에만 인터럽트 독출신호를 통하여 해당 인터럽트신호를 디코딩함으로 프로그램 작성이 용이하며 동시에 발생한 인터럽트신호에 대한 우선권 제어가 가능하다. 또한 인터럽트신호 발생시 신호의 엣지(Edge)를 정확히 검출할 수 있다.

Description

인터럽트신호의 멀티플렉싱회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 인터럽트신호의 처리장치의 블럭도,
제4도는 제3도에 따른 타이밍도.

Claims (2)

  1. 인터럽트동작을 제어하기 위한 마이크로프로세서(10)를 구비한 인터럽트신호의 멀티플렉싱회로에 있어서, 상기 마이크로프로세서(10)에서 출력한 어드레스신호를 디코딩하여 인터럽트 독출신호를 출력하는 디코더(20)와; 상기 인터럽트 독출신호에 의하여 인에이블되면서 복수개의 인터럽트신호를 저장하고 저장된 인터럽트신호를 데이타버스에 적재하기 위한 버퍼(50)와; 상기 복수개의 인터럽트신호의 초기상태값을 소정 지연시킨값을 상기 인터럽트 독출신호에 의하여 독출하는 지연수단(60)과; 상기 복수개의 인터럽트신호의 초기상태값과 상기 지연수단(60)의 출력값을 비교하여 상이할 경우 상기 마이크로프로세서로 인터럽트신호를 입력하는 비교수단(70~100)을 구비함을 특징으로 하는 인터럽트신호의 멀티플렉싱회로.
  2. 제1항에 있어서, 상기 비교수단(70~100)은 복수개의 배타 부논리합소자(Exclusive NOR)로 구성됨을 특징으로 하는 인터럽트신호의 멀티플렉싱회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940002730A 1994-02-16 1994-02-16 인터럽트신호의 멀티플렉싱회로 KR100200821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940002730A KR100200821B1 (ko) 1994-02-16 1994-02-16 인터럽트신호의 멀티플렉싱회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940002730A KR100200821B1 (ko) 1994-02-16 1994-02-16 인터럽트신호의 멀티플렉싱회로

Publications (2)

Publication Number Publication Date
KR950025534A true KR950025534A (ko) 1995-09-18
KR100200821B1 KR100200821B1 (ko) 1999-06-15

Family

ID=19377257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940002730A KR100200821B1 (ko) 1994-02-16 1994-02-16 인터럽트신호의 멀티플렉싱회로

Country Status (1)

Country Link
KR (1) KR100200821B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241439B1 (ko) * 1996-12-28 2000-08-01 구자홍 디 플립플롭을 이용한 레벨 인터럽트 변환장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010048185A (ko) * 1999-11-25 2001-06-15 박종섭 인터럽트 처리장치
KR100677199B1 (ko) * 2000-02-12 2007-02-05 엘지전자 주식회사 인터럽트 처리장치
KR100419916B1 (ko) * 2001-12-05 2004-02-25 휴쳐인터넷주식회사 다중 포트 단문 메시지 전송 및 콜링 서비스 방법 및 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241439B1 (ko) * 1996-12-28 2000-08-01 구자홍 디 플립플롭을 이용한 레벨 인터럽트 변환장치

Also Published As

Publication number Publication date
KR100200821B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR920010631A (ko) 동기형 다이나믹 ram
KR900015434A (ko) 신호 발생회로
KR970049537A (ko) 프로그램 오동작 방지를 위한 씨피유
KR950025534A (ko) 인터럽트신호의 멀티플렉싱회로
US7606942B1 (en) Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals
KR940000980A (ko) 프로그램어블 로직 콘트롤러용 고속 래더명령 처리장치
KR20040024788A (ko) 스큐가 없는 듀얼 레일 버스 드라이버
KR100336152B1 (ko) 마이크로컴퓨터
KR0181592B1 (ko) 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치
KR910001545A (ko) Cpu 코어
KR0153537B1 (ko) 메모리 번지 데이타를 선행 선택하는 신호처리 구조
CA1317384C (en) Buffer control circuit for data processor
KR940001028Y1 (ko) 캐쉬 메모리 클럭 제어회로
KR100214327B1 (ko) 인터럽트 발생회로와 방법
JPS6386046A (ja) メモリ・セレクト方式
KR100205305B1 (ko) 페이지 모드회로
KR20040024157A (ko) 둘 이상의 입력포트를 구비하는 집적 회로 장치 및 시스템
KR100471137B1 (ko) 단축된 레지스터 클리어 인스트럭션 실행 사이클을 갖는 데이터처리 장치
KR0179245B1 (ko) 레지스터 라이팅장치
KR100304932B1 (ko) 버스사이클 안정화 장치
KR890017612A (ko) 프로그램머블 로직 콘트롤러의 프로그램 카운터
KR940015753A (ko) 인덱스 포트 자동 증가 제어회로
KR19980083459A (ko) 데이터버스 사이즈 조정 장치
JPH08329670A (ja) 半導体装置
KR950022492A (ko) 이더넷 브리지 환경하에서 리모트 패킷의 자동 필터링 로직

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080228

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee