KR0153537B1 - 메모리 번지 데이타를 선행 선택하는 신호처리 구조 - Google Patents

Abstract

본 발명은 메모리를 내장하는 신호 처리 칩에서 메모리의 번지 데이타를 선행 선택하는 신호처리 구조에 관한 것이다. 본 발명에 의한 신호처리 구조는 메모리 번지 콘트롤을 명령어 페치와 독립적으로 수행하여 프로그램 데이타 출력과 동시에 메모리 번지 저장 레지스터에서 해당 메모리 번지를 선택하여 선택된 메모리 번지 레지스터로 전송하고 상기 메모리 번지 레지스터는 메모리 명령어 디코더의 출력신호에 의하여 제어되도록 구성하므로서, 동일한 메모리로서 동작속도의 고속화가 이루어짐으로서 사용자로 하여금 더욱 빨라진 액세스시간을 느끼게 하는 효과가 있게 되고, 또한 향후 메모리의 크기가 커지는 추세에 대비할 수 있게 된다.

Description

메모리 번지 데이타를 선행 선택하는 신호 처리 구조

제1도는 종래 기술에 의한 신호처리 구조에 따른 블럭도.

제2도는 제1도의 리드동작 파형도.

제3도는 본 발명에 의한 신호처리 구조에 따른 블럭도.

제4도는 제3도의 리드동작 파형도.

본 발명은 메모리를 내장하는 신호처리 회로에 관한 것으로, 특히 상기 신호처리 회로에 내장된 메모리를 신속하게 억세스할 수 있는 회로에 관한 것이다.

일반적으로 디지탈 신호 처리 기능의 발달에 따라 디지탈 신호 처리 회로의 기능이 복잡 다양화되는 추세이다. 그러므로 상기 신호처리 회로에서 처리해야 할 데이타의 양도 많아지게 된다. 그러면 상기 신호처리 칩에 내장되는 메모리는 이용하고자 하는 데이타나 연산결과 데이타가 많아지므로 메모리 크기도 비례적으로 커지게 된다. 통상적으로 메모리 크기를 크게 가지는 신호처리 칩에서는 메모리 크기를 액세스(access)하는 시간이 길어짐으로 인하여 전체적인 데이타 처리능력이 떨어지게 되지만, 신호 처리 기술이 복잡해짐에 따라 상기 신호처리칩도 고집적화 및 대용량화의 요구로 메모리의 크기는 점점 커지고 있는 추세이다. 상기 신호처리칩내에서 메모리의 액세스는 1기계 사이클(machine cycle)에 1번 씩 액세스하는 것이 이 분야에 통상적인 추세이다. 또한 다양한 데이타의 수행으로 인한 프로그램의 편리성을 위해 메모리 번지를 저장하는 레지스터(register)를 1개이상 가져가는 것도 통상적인 추세이다.

제1도에 종래에 제시된 신호처리 구조에 따른 블럭도를 도시하였다. 상기 제1도의 구성은 프로그램 메모리(1)와, 명령어 레지스터(2)와, 메모리 명령어디코더(3)와, 메모리번지콘트롤러(4)와, 메모리번지저장레지스터(5)와, 메모리번지디코더(6)와, 메모리(7)와, 양방향버퍼(8)와, 신호처리 회로(9)와, 버스(bus)(19)등으로 이루어진다. 상기 구성에서 신호처리회로(9)는 상기 메모리(7)의 데이타를 이용하거나 고유한 신호 처리기능을 가지는 연산부나 각종의 레지스터를 칭한다.

상기 제1도의 구성에 따른 동작을 파형도인 제2도를 참조하여 종래의 신호처리회로에서 상기 메모리(7)를 액세스하는 과정을 설명한다. 먼저 프로그램메모리(1)는 P1신호에 동기시켜 저장중인 프로그램데이타(11)를 출력한다. 이때 명령어레지스터(2)는 상기 프로그램데이타(11)가 명령어인 경우에는 수신되는 페치(fetch) P2신호에 의하여 상기 수신되는 명령어를 저장한다. 그러면 메모리멸영어디코더(3)에서는 상기 메모리(7)의 액세스와 관련된 명령어(12)를 수신한 후 해독하여 제2도에 도시된 바와 같이 메모리 리드(READ)(13), 또는 라이트(WRITE)(14)신호를 발생한다. 그리고 이와 동시에 메모리번지콘트롤러(4)에서는 상기 명령어 제지스터(2)를 출력하는 명령어(12)를 수신하며, 상기 페치된 명령어로부터 선택메모리번지저장레지스터(5)에서 해당번지를 선택하기 위한 콘트롤데이타(15)를 발생한다. 그리고 상기 메모리번지레지스터(5)는 수신되는 상기 선택된 메모리 번지 데이타를 메모리번지디코더(6)로 출력한다. 그러면 상기 메모리(7)는 상기 메모리번지디코더(6)로부터 수신되는 메모리 번지 데이타(16)에서 지정하는 블럭에서 해당 메모리 워드(WORD)를 선택하여 상기 양방향 버퍼(8)의 데이타 방향에 따라 처리하는데, 리드동작시에는 상기 선택된 번지의 데이타를 리드하여 버스(18)로 출력하고, 라이트 동작시에는 상기버스(18)상으로 수신되는 데이타를 상기 메모리 번지 데이타가 지정하는 메모리(7)의 블럭에 저장한다.

그러나 상기 제1도와 블럭 구성를 가지는 종래의 신호 처리 회로에서는 상기 제2도의 파형 (가), (나)와 같이 메모리를 액세스하기 위하여 명령어를 제지스터로 저장한 후 메모리 번지를 선택하는 동작을 수행하므로서, 메모리를 액세스하기 위한 실질적인 번지 데이타 출력(16)은 프로그램 데이타 출력(11)후에 상기 제2도의 (다)의 구간처럼 상단한 대기시간을 필요로 한다. 그러므로 상기 프로그램 데이타가 읽힌 후 해당하는 메모리 번지 데이타를 선택하는데 소요되는 대기시간이 길어지게 되므로 신호처리 회로 내에서의 동작속도에 심각한 영향을 주게되어 동작속도의 고속화를 저하시키는 문제점이 있었다.

따라서 본 발명의 목적은 메모리를 내장하는 신호 처리 회로에서 메모리의 액세스 속도를 고속화할 수 있는 회로를 제공함에 있다.

상기 본 발명의 목적을 달성하기 위하여 본 발명은 프로그램 메모리 번지를 지정하는 신호와 신호처리회로의 출력신호등을 입력하여 소정의 데이타의 독출 및 서입을 하는 메모리를 제어하기 위한 신호처리 구조에 있어서, 메모리 번지 콘트롤을 명령어 페치와 독립적으로 수행하여 프로그램 데이타 출력과 동시에 메모리 번지 저장 레지스터에서 해당 메모리 번지를 선택하여 선택된 메모리 번지 레지스터로 전송하는 신호처리 구조임을 특징으로 한다. 상기에서 메모리 번지 레지스터는 메모리 명령어 디코더의 출력인 리드와 라이트신호에 의하여 제어됨을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제3도는 본 발명에 따른 신호 처리 회로에서 메모리의 액세스부의 구성을 도시하는 블럭도로서, 신호처리회로(100)을 구비하는 신호처리 장치내에 내장되는 메모리(90)와, 프로그램 메모리 번지(21)를 수신하여 저장하며 P1신호에 동기시켜 저장중인 프로그램데이타(22)를 출력하는 프로그램메모리(10)와, 상기 프로그램메모리(10)와 접속되어 상기 프로그램 데이타(22)를 수신하고 상기 프로그램 데이타(22)로부터 P2신호에 동기되는 명령어(23)를 출력하는 명령어제지스터(20)와, 상기 명령어레지스터(20)와 접속되어 상기 명령어(23)를 수신하며 상기 명령어(23)를 디코딩하여 메모리 리드 신호(24) 및 메모리 라이트 신호(25)를 발생하는 메모리명령어디코더(30)와, 상기 프로그램메모리(10)와 접속되어 프로그램 데이타(22)를 수신하며 상기 프로그램 데이타(22)로 부터 상기 메모리(90)의 번지를 선택하기 위한 콘트롤 데이타(26)를 출력하는 메모리번지콘트롤러(40)와, 상기 메모리번지콘트롤러(40)와 접속되어 콘트롤 데이타(26)를 수신하며 상기 콘트롤 데이타(26)에 의해 상기 메모리(90)의 번지를 선택하기 위한 번지 데이타(27)를 출력하는 메모리번지저장레지스터(50)와, 상기 메모리명령어디코더(30)와 접속되어 상기 메모리 리드 신호(24) 및 메모리 라이트신호(25)를 수신하며 상기 두 신호를 논리합하여 액세스 신호(28)를 발생하는 게이트(110)와, 상기 메모리번지저장레지스터(50)와 접속되어 상기 번지 데이타(27)를 수신하며 상기 게이트(110)의 출력에 의해 상기 번지데이타(29)를 출력하는 메모리번지출력레지스터(60)와, 상기 메모리번지출력레지스터(60)와 접속되어 상기 번지 데이타(29)를 수신하며 상기 수신되는 번지 데이타(29)를 디코딩하여 상기 메모리(90)로 출력하는 메모리번지디코더(70)와, 상기 메모리(90)와 버스(31) 사이에 연결되며 상기 메모리명령어디코더(30)의 출력에 의해 상기 메모리(90)와 버스(31) 사이의 통로를 제어하는 양방향버퍼(80)로 구성된다.

제4도는 상기 제3도의 각 구성 요소들에 의해 발생되는 각부의 동작파형도를 도시하고 있다.

먼저 프로그램 메모리 번지(21) 수신시 프로그램메모리(10)는 수신되는 신호를 저장하며, P1신호에 동기시켜 저장 중인 프로그램데이타(22)를 출력한다. 이때 명령어레지스터(20)는 상기 프로그램데이타(22)가 명령어인 경우에는 수신되는 페치(fetch) P2신호에 의하여 상기 수신되는 명령어를 저장한다. 그러면 메모리명령어디코더(30)에서는 상기 메모리(90)의 액세스와 관련된 명령어(23)를 수신한 후 해독하여 제4도에 도시된 바와 같이 메모리 리드(READ)(24), 또는 라이트(WRITE)(25)신호를 발생한다.

상기와 같이 프로그램데이타출력(22)이 상기 메모리명령어디코더(30)에서 디코딩되는 것은 상기한 종래의 기술과 동일한 방식이다. 그러나 본 발명에서는 상기 메모리(90)를 엑세스하기 위한 번지 콘트롤을 종래 기술과 같이 페치된 명령어 레지스터 출력을 사용하지 않고, 상기 제4도의 (가)와 (나)에 도시된 바와 같이 명령어 페치와 독립적으로 수행하여 프로그램데이타(22)의 출력과 동시에 메모리번지저장레지스터(50)에서 해당 메모리번지를 선택하여 선택된 메모리번지출력레지스터(60)로 출력한다. 상기 메모리번지출력레지스터(60)는 상기 메모리명령어디코더(30)의 출력신호인 메모리 리드 신호(24)와 라이트신호(25)를 논리합하여 출력하는 게이트(110)의 출력을 액세스 신호(28)로 수신하여 상기 제4도의 (라)와 (마)에 도시된 바와 같이 수신되는 상기 메모리번저장레지스터(50)의 출력을 콘트롤 한다. 즉 상기 메모리번지출력레지스터(60)는 수신되는 번지 데이타(27)를 상기 게이트(110)에서 출력하는 액세스 신호(28)에 의해 선택 출력한다. 그리고 메모리번지디코더(70)는 상기 번지 데이타(29)를 수신하여 디코딩하여 상기 메모리(90)의 번지 선택 신호로 출력한다. 그러면 상기 메모리(90)는 상기 메모리번지디코더(70)로 부터 수신되는 메모리번지데이타에서 지정하는 블럭에 저장된 해당 메모리 워드(WORD)를 선택하여 상기 양방향버퍼(80)의 데이타 방향에 따라 처리하는데, 리드동작시에는 상기 선택된 번지의 데이타를 리드하여 버스(31)로 출력하고, 라이트 동작시에는 상기 버스(31)로 상으로 수신되는 데이타를 상기 메모리 번지 데이타가 지정하는 메모리(90)의 블럭에 저장한다. 상기한 바와 같은 구조로 프로그램 데이타가 출력된 후 해당 메모리 번지 데이타를 선택하는 대기시간은 상기 제4도의 (다)에 도시된 바와 같이 종래 기술에 의한 대기시간보다 짧게 되어 버스(30)에서 메모리 유효 데이타시간이 상기 제4도의 (바)에 도시된 바와 같이 길어짐으로 해서 안정한 동작을 수행하게 된다.

상술한 바와 같이 본 발명에 의한 신호처리 구조에서는 동일한 메모리로서 동작속도의 고속화가 이루어짐으로서 사용자로 하여금 더욱 빨라진 액세스시간을 느끼게 하는 효과가 있게 되고, 또한 향후 메모리의 크기가 커지는 추세에 대비할 수 있게 된다.

Claims (1)

1. 메모리를 내장하는 신호처리 회로에 있어서, 수신되는 프로그램 데이타로부터 페치신호에 동기되는 명령어를 출력하는 명령어레지스터와, 상기 명령어레지스터와 접속되며 상기 명령어를 디코딩하여 메모리 리드 신호 및 메모리 라이트 신호를 발생하는 메모리명령어디코더와, 상기 수신되는 프로그램 데이타로 부터 상기 메모리의 번지를 선택하기 위한 콘트롤 데이타를 출력하는 메모리번지콘트롤러와, 상기 메모리번지콘트롤러와 접속되며 상기 콘트롤 데이타에 의해 상기 메모리의 번지를 선택하기 위한 번지 데이타를 출력하는 메모리번지저장레지스터와, 상기 메모리명령어디코더와 접속되어 상기 메모리 리드 신호 및 메모리 라이트 신호를 수신하며 상기 두 신호를 논리 조합하여 액세스 신호를 발생하는 게이트와, 상기 메모리번지저장레지스터의 출력을 수신하며 상기 게이트의 출력에 의해 상기 번지데이타를 출력하는 메모리번지출력레지스터와, 상기 메모리번지출력레지스터와 접속되며 상기 수신되는 번지 데이타를 디코딩하여 상기 메모리로 출력하는 메모리번지디코더를 구비하여 상기 메모리의 번지 콘트롤을 명령어 페치와 독립적으로 수행함으로서 상기 프로그램 데이타 출력과 동시에 메모리 번지를 선택할 수 있도록 동작함을 특징으로 하는 신호처리장치의 메모리 엑세스 회로.