JPH0756807A - メモリバンク自動切替システム - Google Patents
メモリバンク自動切替システムInfo
- Publication number
- JPH0756807A JPH0756807A JP20392993A JP20392993A JPH0756807A JP H0756807 A JPH0756807 A JP H0756807A JP 20392993 A JP20392993 A JP 20392993A JP 20392993 A JP20392993 A JP 20392993A JP H0756807 A JPH0756807 A JP H0756807A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- memory
- registers
- register
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 プログラムでバンク番号を指定することなく
メモリアクセス毎に自動的にバンクを切替える。 【構成】 メモリバンク自動切替え回路１ー１と、マイ
クロプロセッサ１ー２と、メモリ１ー３とを備え、メモ
リバンク自動切替え回路１ー１には、メモリバンク番号
を格納する複数のバンクレジスタと、メモリアクセス毎
に上記バンクレジスタの出力を切替える手段と、上記バ
ンクレジスタの内有効レジスタ数を格納するレジスタと
を有し、有効レジスタ数を繰り返し周期として、逐次メ
モリバンク番号をメモリに選択供給する構成による。 【効果】 繰り返し処理が高速になる。
メモリアクセス毎に自動的にバンクを切替える。 【構成】 メモリバンク自動切替え回路１ー１と、マイ
クロプロセッサ１ー２と、メモリ１ー３とを備え、メモ
リバンク自動切替え回路１ー１には、メモリバンク番号
を格納する複数のバンクレジスタと、メモリアクセス毎
に上記バンクレジスタの出力を切替える手段と、上記バ
ンクレジスタの内有効レジスタ数を格納するレジスタと
を有し、有効レジスタ数を繰り返し周期として、逐次メ
モリバンク番号をメモリに選択供給する構成による。 【効果】 繰り返し処理が高速になる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサと
メモリを使用するハードウェアシステムに関するもの
で、特に、効率良くメモリアクセスを行うシステムに関
する。
メモリを使用するハードウェアシステムに関するもの
で、特に、効率良くメモリアクセスを行うシステムに関
する。
【０００２】
【従来の技術】従来より、メモリとして半導体メモリ素
子を用いたハードウェアシステムにおいて、そのシステ
ムで使用されるマイクロプロセッサなどのアドレス空間
の範囲を越えた大容量メモリをアクセスする場合、一般
的にバンク切替えの手法が用いられる。これは、マイク
ロプロセッサの最大アドレス空間の範囲内で、特定領域
を１単位（これをバンクと呼ぶ）として上記大容量メモ
リを複数のバンクに分け、アドレッシングを行う際に
は、図２に示すようにまずマイクロプロセッサ２ー２よ
り出力命令をなどを用いて特定のバンク番号をレジスタ
２ー１に設定しておき、それからメモリ２ー３の特定の
アドレスをアクセスするというものである。バンク番号
はマイクロプロセッサのアドレスを拡張したものと考え
ることもできる。
子を用いたハードウェアシステムにおいて、そのシステ
ムで使用されるマイクロプロセッサなどのアドレス空間
の範囲を越えた大容量メモリをアクセスする場合、一般
的にバンク切替えの手法が用いられる。これは、マイク
ロプロセッサの最大アドレス空間の範囲内で、特定領域
を１単位（これをバンクと呼ぶ）として上記大容量メモ
リを複数のバンクに分け、アドレッシングを行う際に
は、図２に示すようにまずマイクロプロセッサ２ー２よ
り出力命令をなどを用いて特定のバンク番号をレジスタ
２ー１に設定しておき、それからメモリ２ー３の特定の
アドレスをアクセスするというものである。バンク番号
はマイクロプロセッサのアドレスを拡張したものと考え
ることもできる。
【０００３】
【発明が解決しようとする課題】ところで、従来技術に
おいてマイクロプロセッサのプログラムによる繰り返し
処理の中などでバンクの変更が生じる場合には、図６の
フローチャートに示すように、メモリアクセスの直前で
そのたび毎にプログラムによってレジスタ２ー１にバン
ク番号を書き込んでバンク指定を行う処理が必要であ
る。図６はマイクロプロセッサの繰り返し処理のうち１
周期中に４回のメモリアクセスがあり、それらのメモリ
のバンク番号がそれぞれ順に２，０，０，１である場合
の例である。図６中、アドレスｎ１はバンク番号２の中
のアドレスであり、アドレスｎ２はバンク番号０の中の
アドレス、以下同様にｎ３は０、ｎ４は１のバンク番号
の中のアドレスとする。すなわち、この処理の例ではメ
モリアドレスｎ１，ｎ２，ｎ３，ｎ４，ｎ１，ｎ２，ｎ
３，ｎ４，ｎ１，ｎ２，・・・ がアクセスされる際
に、それぞれのアクセス以前にメモリのバンクを２，
０，０，１，２，０，０，１，２，０，・・・ のデー
タをレジスタ２ー１に書き込む必要があり、そのためプ
ログラムの処理時間が余分に必要となるという問題点が
あった。
おいてマイクロプロセッサのプログラムによる繰り返し
処理の中などでバンクの変更が生じる場合には、図６の
フローチャートに示すように、メモリアクセスの直前で
そのたび毎にプログラムによってレジスタ２ー１にバン
ク番号を書き込んでバンク指定を行う処理が必要であ
る。図６はマイクロプロセッサの繰り返し処理のうち１
周期中に４回のメモリアクセスがあり、それらのメモリ
のバンク番号がそれぞれ順に２，０，０，１である場合
の例である。図６中、アドレスｎ１はバンク番号２の中
のアドレスであり、アドレスｎ２はバンク番号０の中の
アドレス、以下同様にｎ３は０、ｎ４は１のバンク番号
の中のアドレスとする。すなわち、この処理の例ではメ
モリアドレスｎ１，ｎ２，ｎ３，ｎ４，ｎ１，ｎ２，ｎ
３，ｎ４，ｎ１，ｎ２，・・・ がアクセスされる際
に、それぞれのアクセス以前にメモリのバンクを２，
０，０，１，２，０，０，１，２，０，・・・ のデー
タをレジスタ２ー１に書き込む必要があり、そのためプ
ログラムの処理時間が余分に必要となるという問題点が
あった。
【０００４】特に、プロセッサでの処理時間に制限があ
り、処理時間がその制限時間を超過してしまう場合にこ
の問題点ーは深刻となる。例えば音声信号を一定周期毎
にサンプリングして、その周期内に必要な処理（音声の
認識や合成など）とメモリアクセスを完了させる必要が
あるような場合である。このような場合に、必要な処理
が規定周期内に完了しない場合には、処理時間の短縮が
必要となる。より高速の処理を行うには、より処理速度
の速いプロセッサが必要であるが、高価になってしまう
という問題点があった。
り、処理時間がその制限時間を超過してしまう場合にこ
の問題点ーは深刻となる。例えば音声信号を一定周期毎
にサンプリングして、その周期内に必要な処理（音声の
認識や合成など）とメモリアクセスを完了させる必要が
あるような場合である。このような場合に、必要な処理
が規定周期内に完了しない場合には、処理時間の短縮が
必要となる。より高速の処理を行うには、より処理速度
の速いプロセッサが必要であるが、高価になってしまう
という問題点があった。
【０００５】すなわち、本発明の目的は、上記問題点を
解決し、所定の周期内でのより高速のメモリアクセスを
実現するものである。
解決し、所定の周期内でのより高速のメモリアクセスを
実現するものである。
【０００６】
【課題を解決するための手段】本発明は、メモリのバン
ク番号を格納する複数のバンクレジスタと、メモリをア
クセスする毎に上記バンクレジスタの出力を切替えてメ
モリのバンク番号の一を選択供給する手段と、上記バン
クレジスタの内、所定の繰り返し期間中に使用するレジ
スタ数を格納するレジスタと、を備え、マイクロプロセ
ッサからの制御信号に基づき、メモリをアクセスする毎
に上記レジスタ数を減じて、メモリのバンク番号の一を
逐次選択しメモリに供給することを特徴とするメモリバ
ンク自動切替システムである。
ク番号を格納する複数のバンクレジスタと、メモリをア
クセスする毎に上記バンクレジスタの出力を切替えてメ
モリのバンク番号の一を選択供給する手段と、上記バン
クレジスタの内、所定の繰り返し期間中に使用するレジ
スタ数を格納するレジスタと、を備え、マイクロプロセ
ッサからの制御信号に基づき、メモリをアクセスする毎
に上記レジスタ数を減じて、メモリのバンク番号の一を
逐次選択しメモリに供給することを特徴とするメモリバ
ンク自動切替システムである。
【０００７】
【作用】本発明によれば、マイクロプロセッサなどによ
る繰り返し処理においては、繰り返し処理に入る前に、
繰り返し処理のうちの１周期分につき、あらかじめバン
ク番号が使用される順に複数のレジスタにセットしてお
けば、繰り返し処理の中ではメモリをアクセスする毎に
自動的に次にアクセスするメモリのバンクが設定され、
繰り返し処理の中ではプログラムによりバンクの指定を
行う必要がないため、繰り返し処理を高速に行うことが
できる。
る繰り返し処理においては、繰り返し処理に入る前に、
繰り返し処理のうちの１周期分につき、あらかじめバン
ク番号が使用される順に複数のレジスタにセットしてお
けば、繰り返し処理の中ではメモリをアクセスする毎に
自動的に次にアクセスするメモリのバンクが設定され、
繰り返し処理の中ではプログラムによりバンクの指定を
行う必要がないため、繰り返し処理を高速に行うことが
できる。
【０００８】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【０００９】図１は、メモリバンク自動切替システムを
示す図である。ここで、１ー１はメモリバンク自動切替
回路、１ー２はマイクロプロセッサ、１ー３はメモリを
示し、マイクロプロセッサ１ー２とメモリ１ー３はバス
ラインで接続され、メモリバンク自動切替回路１ー１
は、制御信号に基づいてバンク番号をメモリ１ー３に出
力し、データは初期化時には、改めてメモリバンク自動
切替回路１ー１に入力される構成である。
示す図である。ここで、１ー１はメモリバンク自動切替
回路、１ー２はマイクロプロセッサ、１ー３はメモリを
示し、マイクロプロセッサ１ー２とメモリ１ー３はバス
ラインで接続され、メモリバンク自動切替回路１ー１
は、制御信号に基づいてバンク番号をメモリ１ー３に出
力し、データは初期化時には、改めてメモリバンク自動
切替回路１ー１に入力される構成である。
【００１０】次に、図３は、図１のメモリバンク自動切
替回路１ー１の詳細を示す図である。ここで３ー１〜３
ー８はそれぞれバンク番号を設定できるバンクレジスタ
であり、以後ＢＲ０〜ＢＲ７と呼ぶ。マイクロプロセッ
サよりＢＲ０にデータが書き込まれると、それまでＢＲ
０に存在したデータはＢＲ１に送られて、新たにＢＲ０
の内容が更新される。さらのこの時、それまでＢＲ１に
存在したデータはＢＲ２に送られる。同様にＢＲ６に存
在したデータはＢＲ７に送られ、最後のＢＲ７に存在し
たデータは捨てられる。このように、ＢＲ０へデータが
書き込まれると瞬時にレジスタ間でのデータシフトが行
われてＢＲ０〜ＢＲ７は全て更新される。８個のうちの
必要な数のレジスタだけが、ＢＲ０より使用される。３
ー９はレジスタであり、ＢＲ０〜ＢＲ７までの使用する
最大のレジスタ番号がマイクロプロセッサより０〜７の
数字で設定されている。３が書き込まれた場合はＢＲ０
〜ＢＲ３までが使用される。３ー１０は初期設定が可能
なダウンカウンタ（以下、カウンタという）であり、メ
モリをアクセスする毎にクロックが入力され、メモリア
クセスの終了時に１づつ減少する。初期値はマイクロプ
ロセッサより書き込まれる。０になった場合は、次のク
ロックでレジスタ３ー９の値がロードされる。３ー１１
はマルチプレクサであり、カウンタ３ー１０の内容によ
り、ＢＲ０〜ＢＲ７のうちの１つの内容を最終的なバン
ク番号として出力する。たとえばカウンタ３ー１０の内
容が２のときはＢＲ２の内容がバンク番号となる。
替回路１ー１の詳細を示す図である。ここで３ー１〜３
ー８はそれぞれバンク番号を設定できるバンクレジスタ
であり、以後ＢＲ０〜ＢＲ７と呼ぶ。マイクロプロセッ
サよりＢＲ０にデータが書き込まれると、それまでＢＲ
０に存在したデータはＢＲ１に送られて、新たにＢＲ０
の内容が更新される。さらのこの時、それまでＢＲ１に
存在したデータはＢＲ２に送られる。同様にＢＲ６に存
在したデータはＢＲ７に送られ、最後のＢＲ７に存在し
たデータは捨てられる。このように、ＢＲ０へデータが
書き込まれると瞬時にレジスタ間でのデータシフトが行
われてＢＲ０〜ＢＲ７は全て更新される。８個のうちの
必要な数のレジスタだけが、ＢＲ０より使用される。３
ー９はレジスタであり、ＢＲ０〜ＢＲ７までの使用する
最大のレジスタ番号がマイクロプロセッサより０〜７の
数字で設定されている。３が書き込まれた場合はＢＲ０
〜ＢＲ３までが使用される。３ー１０は初期設定が可能
なダウンカウンタ（以下、カウンタという）であり、メ
モリをアクセスする毎にクロックが入力され、メモリア
クセスの終了時に１づつ減少する。初期値はマイクロプ
ロセッサより書き込まれる。０になった場合は、次のク
ロックでレジスタ３ー９の値がロードされる。３ー１１
はマルチプレクサであり、カウンタ３ー１０の内容によ
り、ＢＲ０〜ＢＲ７のうちの１つの内容を最終的なバン
ク番号として出力する。たとえばカウンタ３ー１０の内
容が２のときはＢＲ２の内容がバンク番号となる。
【００１１】以上の構成によりプログラムの繰り返し処
理においては、繰り返し処理の前に予め、繰り返し処理
中でアクセスされる１周期分のバンク番号を、アクセス
される順にＢＲ０に書き込むことでＢＲ０〜ＢＲ７のう
ちの必要なレジスタまでが初期設定される。さらに（１
周期分のメモリアクセス回数ー１）をレジスタ３ー９と
カウンタ３ー１０に初期設定しておくことにより、マイ
クロプロセッサが繰り返し処理に入ってメモリをアクセ
スする毎にカウンタ３ー１０がデクリメントし、ＢＲ０
〜ＢＲ７のうちレジスタ３ー９で指定したレジスタまで
の内容が順次バンク番号として出力される。このように
して繰り返し処理の１周期の最後のメモリアクセス時は
ＢＲ０の内容がバンク番号となり、その次はＢＲ０〜Ｂ
Ｒ７のうち、レジスタ３ー９で指定したレジスタの内容
が１周期の最初のメモリアクセス時のバンク番号とな
る。このように繰り返し処理においてメモリアクセス毎
に自動的にバンク番号が切り替わり、１周期分のバンク
番号が繰り返して出力されることになる。
理においては、繰り返し処理の前に予め、繰り返し処理
中でアクセスされる１周期分のバンク番号を、アクセス
される順にＢＲ０に書き込むことでＢＲ０〜ＢＲ７のう
ちの必要なレジスタまでが初期設定される。さらに（１
周期分のメモリアクセス回数ー１）をレジスタ３ー９と
カウンタ３ー１０に初期設定しておくことにより、マイ
クロプロセッサが繰り返し処理に入ってメモリをアクセ
スする毎にカウンタ３ー１０がデクリメントし、ＢＲ０
〜ＢＲ７のうちレジスタ３ー９で指定したレジスタまで
の内容が順次バンク番号として出力される。このように
して繰り返し処理の１周期の最後のメモリアクセス時は
ＢＲ０の内容がバンク番号となり、その次はＢＲ０〜Ｂ
Ｒ７のうち、レジスタ３ー９で指定したレジスタの内容
が１周期の最初のメモリアクセス時のバンク番号とな
る。このように繰り返し処理においてメモリアクセス毎
に自動的にバンク番号が切り替わり、１周期分のバンク
番号が繰り返して出力されることになる。
【００１２】次に、図４及び図５を用いて上記システム
でのメモリアクセスの動作について説明する。図４は、
実際のメモリ制御信号とカウンタの内容と出力されるバ
ンク番号のタイミングチャートを示し、図５は、動作の
フローチャートを示す。ここで、メモリのバンク番号が
それぞれ順に２，０，０，１であると仮定する。すなわ
ち、このプログラムではアクセスされるメモリのバンク
が２，０，０，１，２，０，０，１，２，０，・・・の
ように繰り返される。この場合、ＢＲ０に順に‘２’，
‘０’，‘０’，‘１’の４個のデータを書き込むこと
でＢＲ３〜ＢＲ０の内容がそれぞれ‘２’，‘０’，
‘０’，‘１’に初期設定され、レジスタ３ー９とカウ
ンタ３ー１０にはそれぞれ‘３’を書き込むことで初期
設定される。‘３’というのはＢＲ３までを使用すると
いう指定である。以上が５ー１の「初期設定」の内容で
ある。
でのメモリアクセスの動作について説明する。図４は、
実際のメモリ制御信号とカウンタの内容と出力されるバ
ンク番号のタイミングチャートを示し、図５は、動作の
フローチャートを示す。ここで、メモリのバンク番号が
それぞれ順に２，０，０，１であると仮定する。すなわ
ち、このプログラムではアクセスされるメモリのバンク
が２，０，０，１，２，０，０，１，２，０，・・・の
ように繰り返される。この場合、ＢＲ０に順に‘２’，
‘０’，‘０’，‘１’の４個のデータを書き込むこと
でＢＲ３〜ＢＲ０の内容がそれぞれ‘２’，‘０’，
‘０’，‘１’に初期設定され、レジスタ３ー９とカウ
ンタ３ー１０にはそれぞれ‘３’を書き込むことで初期
設定される。‘３’というのはＢＲ３までを使用すると
いう指定である。以上が５ー１の「初期設定」の内容で
ある。
【００１３】初期設定が終わり繰り返し処理に入ると、
カウンタ３ー１０の内容は、‘３’であるため３ー１１
の中のスイッチは３の位置にあり、バンク番号としては
ＢＲ３の内容‘２’が出力されている。すなわち最初の
メモリアクセス５ー２においてはバンク番号が‘２’と
してメモリからの読み出しが行われる。この読み出しの
直後に、図４に示すようにメモリ制御信号に基づいてカ
ウンタ３ー１０の内容はデクリメントされて‘２’にな
る。３ー１１のスイッチの位置は２に切り替わり、バン
ク番号としてはＢＲ２の内容‘０’がマルチブレクサ３
ー１１を通してバンク番号となる。これは次のメモリア
クセスのためのバンク番号である。次のメモリアクセス
でも同様に、そのメモリ制御信号に基づいてカウンタ３
ー１０の内容が更新され、マルチプレクサ３ー１１が切
替えられて次回メモリアクセスのためにバンク番号が出
力される。
カウンタ３ー１０の内容は、‘３’であるため３ー１１
の中のスイッチは３の位置にあり、バンク番号としては
ＢＲ３の内容‘２’が出力されている。すなわち最初の
メモリアクセス５ー２においてはバンク番号が‘２’と
してメモリからの読み出しが行われる。この読み出しの
直後に、図４に示すようにメモリ制御信号に基づいてカ
ウンタ３ー１０の内容はデクリメントされて‘２’にな
る。３ー１１のスイッチの位置は２に切り替わり、バン
ク番号としてはＢＲ２の内容‘０’がマルチブレクサ３
ー１１を通してバンク番号となる。これは次のメモリア
クセスのためのバンク番号である。次のメモリアクセス
でも同様に、そのメモリ制御信号に基づいてカウンタ３
ー１０の内容が更新され、マルチプレクサ３ー１１が切
替えられて次回メモリアクセスのためにバンク番号が出
力される。
【００１４】このようにメモリアクセス５ー２に対して
はバンク番号‘２’が、また５ー３に対しては‘０’
が、５ー４に対しては‘０’が、５ー５に対しては
‘１’が出力されていることになる。５ー５のメモリア
クセス時にはカウンタ３ー１０の内容が‘０’になって
おり、この‘０’の場合はアクセス終了時の特別処理と
してデクリメントの替わりに図４に示すようにレジスタ
３ー９の内容‘３’がカウンタ３ー１０にロードされ、
カウンタ３ー１０は再び初期化される。この結果、繰り
返し処理の最初の状態に戻り、カウンタ３ー１０の内容
‘３’がＢＲ３を選択し、ＢＲ３の内容‘２’がバンク
番号として出力されて再び５ー２の処理が実行される。
以後は上述の繰り返しとなり、この繰り返しは何回でも
処理することができるが、一般的には５ー６の条件判断
の部分で規定回数を終了すると繰り返しが完了する。
はバンク番号‘２’が、また５ー３に対しては‘０’
が、５ー４に対しては‘０’が、５ー５に対しては
‘１’が出力されていることになる。５ー５のメモリア
クセス時にはカウンタ３ー１０の内容が‘０’になって
おり、この‘０’の場合はアクセス終了時の特別処理と
してデクリメントの替わりに図４に示すようにレジスタ
３ー９の内容‘３’がカウンタ３ー１０にロードされ、
カウンタ３ー１０は再び初期化される。この結果、繰り
返し処理の最初の状態に戻り、カウンタ３ー１０の内容
‘３’がＢＲ３を選択し、ＢＲ３の内容‘２’がバンク
番号として出力されて再び５ー２の処理が実行される。
以後は上述の繰り返しとなり、この繰り返しは何回でも
処理することができるが、一般的には５ー６の条件判断
の部分で規定回数を終了すると繰り返しが完了する。
【００１５】このようにしてプログラムではバンク切替
の命令を実行することなく、自動的に順次バンクを切替
えることができる。この例では説明を簡略化するためＢ
Ｒ０〜ＢＲ３までしか使用していないが、この回路では
最大ＢＲ０〜ＢＲ７までの８種類のバンク番号（重複を
含む）を設定することができる。この実施例では、バン
ク番号を格納するレジスタの数が８個の例を示したが、
任意の数で構成できることは明白であるため説明を省略
する。
の命令を実行することなく、自動的に順次バンクを切替
えることができる。この例では説明を簡略化するためＢ
Ｒ０〜ＢＲ３までしか使用していないが、この回路では
最大ＢＲ０〜ＢＲ７までの８種類のバンク番号（重複を
含む）を設定することができる。この実施例では、バン
ク番号を格納するレジスタの数が８個の例を示したが、
任意の数で構成できることは明白であるため説明を省略
する。
【００１６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、メモリのバンク番号を格納する複数のレジスタ
と、メモリをアクセスする毎に該レジスタの出力を順次
切替えてメモリのバンク番号として供給する選択回路を
有し、さらに、複数の該レジスタのうちの有効レジスタ
数を格納するレジスタを有し、この有効レジスタ数を繰
り返しの周期として、メモリをアクセスする毎にバンク
が自動的に順次切替わるように動作するので、マイクロ
プロセッサなどによる繰り返し処理においては、繰り返
し処理に入る前に、繰り返し処理のうちの１回分につ
き、あらかじめバンクの番号を使用される順に複数のレ
ジスタにセットしておけば、繰り返し処理の中ではメモ
リをアクセスする毎に自動的に次にアクセスするメモリ
のバンクが設定され、繰り返し処理の中ではプログラム
でバンクの指定を行う必要がなく、したがってメモリア
クセスを含む繰り返し処理を高速に行うことができる。
よれば、メモリのバンク番号を格納する複数のレジスタ
と、メモリをアクセスする毎に該レジスタの出力を順次
切替えてメモリのバンク番号として供給する選択回路を
有し、さらに、複数の該レジスタのうちの有効レジスタ
数を格納するレジスタを有し、この有効レジスタ数を繰
り返しの周期として、メモリをアクセスする毎にバンク
が自動的に順次切替わるように動作するので、マイクロ
プロセッサなどによる繰り返し処理においては、繰り返
し処理に入る前に、繰り返し処理のうちの１回分につ
き、あらかじめバンクの番号を使用される順に複数のレ
ジスタにセットしておけば、繰り返し処理の中ではメモ
リをアクセスする毎に自動的に次にアクセスするメモリ
のバンクが設定され、繰り返し処理の中ではプログラム
でバンクの指定を行う必要がなく、したがってメモリア
クセスを含む繰り返し処理を高速に行うことができる。
【００１７】とくに、プロセッサでの処理時間に制限が
ある場合、例えば音声信号を一定周期毎にサンプリング
して、その周期内に必要に処理とメモリアクセスを完了
させる必要があるような場合に、処理時間の高速化が必
要となり、そのような場合には本発明が極めて効果的で
ある。
ある場合、例えば音声信号を一定周期毎にサンプリング
して、その周期内に必要に処理とメモリアクセスを完了
させる必要があるような場合に、処理時間の高速化が必
要となり、そのような場合には本発明が極めて効果的で
ある。
【図１】本発明の実施例に係るメモリバンク自動切替シ
ステムを示す図である。
ステムを示す図である。
【図２】従来技術によるメモリバンク自動切替システム
を示す図である。
を示す図である。
【図３】本発明の実施例に係るメモリバンク自動切替回
路を示す図である。
路を示す図である。
【図４】本発明の実施例に係るメモリアクセス時のメモ
リバンク自動切替回路のタイミングを示す図である。
リバンク自動切替回路のタイミングを示す図である。
【図５】本発明の実施例に係るメモリアクセス時のフロ
ーチャートを示す図である。
ーチャートを示す図である。
【図６】従来技術によるメモリアクセス時のフローチャ
ートを示す図である。
ートを示す図である。
１ー１ メモリバンク自動切替回路 １ー２ マイクロプロセッサ １ー３ メモリ ３ー１〜３ー８ バンクレジスタ ３ー９ レジスタ ３ー１０ ダウンカウンタ ３ー１１ マルチプレクサ ５ー１ 初期設定操作 ５ー２，５ー４ メモリ読み出し命令 ５ー３，５ー５ メモリ書き込み命令 ５ー６ 分岐命令
Claims (1)
- 【請求項１】 メモリのバンク番号を格納する複数のバ
ンクレジスタと、メモリをアクセスする毎に上記バンク
レジスタの出力を切替えてメモリのバンク番号の一を選
択供給する手段と、上記バンクレジスタの内、所定の繰
り返し期間中に使用するレジスタ数を格納するレジスタ
と、を備え、 マイクロプロセッサからの制御信号に基づき、メモリを
アクセスする毎に上記レジスタ数を減じて、メモリのバ
ンク番号の一を逐次選択しメモリに供給することを特徴
とするメモリバンク自動切替システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20392993A JP3222647B2 (ja) | 1993-08-18 | 1993-08-18 | メモリバンク自動切替システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20392993A JP3222647B2 (ja) | 1993-08-18 | 1993-08-18 | メモリバンク自動切替システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0756807A true JPH0756807A (ja) | 1995-03-03 |
| JP3222647B2 JP3222647B2 (ja) | 2001-10-29 |
Family
ID=16482038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20392993A Expired - Fee Related JP3222647B2 (ja) | 1993-08-18 | 1993-08-18 | メモリバンク自動切替システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3222647B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000056982A (ja) * | 1998-05-04 | 2000-02-25 | Internatl Business Mach Corp <Ibm> | 非持続メモリ内にオブジェクトを作成する方法および装置、ならびにオブジェクトへのアクセス可能性を維持する方法 |
-
1993
- 1993-08-18 JP JP20392993A patent/JP3222647B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000056982A (ja) * | 1998-05-04 | 2000-02-25 | Internatl Business Mach Corp <Ibm> | 非持続メモリ内にオブジェクトを作成する方法および装置、ならびにオブジェクトへのアクセス可能性を維持する方法 |
| US6772171B1 (en) | 1998-05-04 | 2004-08-03 | International Business Machines Corporation | Method and device for creating an object in a non-persistent memory and/or keeping accessibility to said object |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3222647B2 (ja) | 2001-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301278A (en) | Flexible dynamic memory controller | |
| JPH0684351A (ja) | クロック同期型半導体記憶装置およびそのアクセス方法 | |
| EP1415304A2 (en) | Memory device having different burst order addressing for read and write operations | |
| JPS5847741B2 (ja) | パタ−ン発生器 | |
| JPH08221319A (ja) | 半導体記憶装置 | |
| JPH09198862A (ja) | 半導体メモリ | |
| JP3222647B2 (ja) | メモリバンク自動切替システム | |
| US6772271B2 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JP2636485B2 (ja) | キャッシュ記憶装置 | |
| JP3314395B2 (ja) | メモリ制御装置 | |
| US5887137A (en) | Data processing apparatus having a sorting unit to provide sorted data to a processor | |
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| JP2845746B2 (ja) | マイクロプログラム制御装置 | |
| JP2512945B2 (ja) | 画像メモリ装置 | |
| JP3264316B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH06103026A (ja) | メモリシステム | |
| JPH086896A (ja) | データ処理装置 | |
| JPH05210566A (ja) | メモリ装置及びメモリのデータ読取り／書込み方法 | |
| JP3155840B2 (ja) | マイクロプロセッサ | |
| KR970010367B1 (ko) | 멀티프로세서 시스템에서 주기억장치의 보드내 인터리빙 장치 및 방법 | |
| JPH07192454A (ja) | 半導体メモリおよび画像処理装置 | |
| JPH07160575A (ja) | メモリシステム | |
| JPH05128863A (ja) | メモリ制御回路 | |
| JPS6340954A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |