JPS6215645A - 中央処理装置 - Google Patents
中央処理装置Info
- Publication number
- JPS6215645A JPS6215645A JP60154158A JP15415885A JPS6215645A JP S6215645 A JPS6215645 A JP S6215645A JP 60154158 A JP60154158 A JP 60154158A JP 15415885 A JP15415885 A JP 15415885A JP S6215645 A JPS6215645 A JP S6215645A
- Authority
- JP
- Japan
- Prior art keywords
- program
- instruction
- storage device
- external
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、格納されているプログラムによって所望の処
理を実行するディジタル計算機の中央処理装置に関する
。
理を実行するディジタル計算機の中央処理装置に関する
。
［発明の技術的背景とその問題点］
中央処理装置が外部記憶装置に格納されているプログラ
ムを実行する場合、まず外部記憶装置に記憶されている
プログラム中の命令を１個読み出した後に命令デコーダ
によりその命令を解読し、命令を実行する。命令の実行
に際して、中央処理装置は命令に応じて主記憶装置内の
データの読み書きを行う。
ムを実行する場合、まず外部記憶装置に記憶されている
プログラム中の命令を１個読み出した後に命令デコーダ
によりその命令を解読し、命令を実行する。命令の実行
に際して、中央処理装置は命令に応じて主記憶装置内の
データの読み書きを行う。
従来、これらの一連の処理を高速化する為に、プログラ
ムの先読み、あるいは以前に実行したプログラムを内部
に保持する事により、主記憶装置内の命令読み出し時間
の低減を図っている。即ち、命令実行中の主記憶装置に
アクセスしない期間に次の命令を予め先取りする事によ
って、命令読取りと命令実行を同時に行える様にしたり
、以前に実行したプログラムを内部に残す事で、現在実
行中の番地より前の番地にジャンプする場合でも改めて
命令を主記憶から読み出さずにすむ様にしている。
ムの先読み、あるいは以前に実行したプログラムを内部
に保持する事により、主記憶装置内の命令読み出し時間
の低減を図っている。即ち、命令実行中の主記憶装置に
アクセスしない期間に次の命令を予め先取りする事によ
って、命令読取りと命令実行を同時に行える様にしたり
、以前に実行したプログラムを内部に残す事で、現在実
行中の番地より前の番地にジャンプする場合でも改めて
命令を主記憶から読み出さずにすむ様にしている。
これら高速化は、プログラム実行時の中央処理装置内の
主記憶装置に記憶されている命令の読み出し時間を減ら
づことによって達成しようとするものである。つまり、
命令先読み方法は、命令実行期間中に、主記憶装置をア
クセスする割合が少ない場合には有効な手段であるか、
集積回路技術の進歩に伴って、中央処理装置はその内部
における演算の高速処理が可能になって来ているが、そ
のため命令実行期間中の、主記憶装置に対するアクセス
時間の空き時間が少なくなり、先読みする期間が不足す
ると言った問題がある。
主記憶装置に記憶されている命令の読み出し時間を減ら
づことによって達成しようとするものである。つまり、
命令先読み方法は、命令実行期間中に、主記憶装置をア
クセスする割合が少ない場合には有効な手段であるか、
集積回路技術の進歩に伴って、中央処理装置はその内部
における演算の高速処理が可能になって来ているが、そ
のため命令実行期間中の、主記憶装置に対するアクセス
時間の空き時間が少なくなり、先読みする期間が不足す
ると言った問題がある。
また、現在実行している番地より前の番地を内部記憶装
置に残しておく方法では、連続した番地内でループして
実行するプログラムでは、主記憶装置からの命令読み取
り時間が無くなるが、いくつかの離れた番地にあるプロ
グラムを実行する場合には有効でなく、また、次の命令
が中央処理装置内部に存在するかどうか判断する回路が
必要になり、回路規模が大きくなる欠点がある。
置に残しておく方法では、連続した番地内でループして
実行するプログラムでは、主記憶装置からの命令読み取
り時間が無くなるが、いくつかの離れた番地にあるプロ
グラムを実行する場合には有効でなく、また、次の命令
が中央処理装置内部に存在するかどうか判断する回路が
必要になり、回路規模が大きくなる欠点がある。
［発明の目的］
本発明は、上記事情に鑑みて成されたものであり、主記
憶装置と独立した内部記憶装置を中央処理装置内部に具
備し、プログラムの実行に関する制御をその内部記憶装
置に委ねることによって、処理の高速化を図る事を目的
としている。
憶装置と独立した内部記憶装置を中央処理装置内部に具
備し、プログラムの実行に関する制御をその内部記憶装
置に委ねることによって、処理の高速化を図る事を目的
としている。
［発明の概要］
所定の処理についてのプログラムを記憶するための記憶
部を内部に備え、更にこの内部記憶部に外部の記憶装置
から高速にプログラムに関係するデータを転送するため
の手段と、この内部記憶部と外部記憶装置の制御を独立
に切換え行なうための手段とを備えることによって、前
記内部記憶装置内に記憶されているプログラムを実行し
ている期間にあっては、前記独立した別個の記憶手段を
独立にアクセスすることを可能にしたことを特徴とする
中央処理装置。
部を内部に備え、更にこの内部記憶部に外部の記憶装置
から高速にプログラムに関係するデータを転送するため
の手段と、この内部記憶部と外部記憶装置の制御を独立
に切換え行なうための手段とを備えることによって、前
記内部記憶装置内に記憶されているプログラムを実行し
ている期間にあっては、前記独立した別個の記憶手段を
独立にアクセスすることを可能にしたことを特徴とする
中央処理装置。
［発明の実施例］
以下本発明の実施例について図面を参照しながら説明す
る。
る。
本発明による中央処理装置の一実施例の概略構成図を第
１図に示し、第１図における１は、主記憶装置とのデー
タの読み書きを制御するパスインターフェース部、２は
高速に実行させたいプログラムを格納すべきプログラム
記憶部、３は通常時は外部より読み込んだ命令を選択し
、プログラム記憶部を用いる時はプログラム記憶部２か
ら出力された命令を選択する命令選択部、３は、実行中
の命令を保持する命令レジスタ、４は命令の解読を行う
命令デコーダ部、６は命令に従ってデータの演算を行う
演算部、７は各部の動作を制御するコントロール部であ
る。
１図に示し、第１図における１は、主記憶装置とのデー
タの読み書きを制御するパスインターフェース部、２は
高速に実行させたいプログラムを格納すべきプログラム
記憶部、３は通常時は外部より読み込んだ命令を選択し
、プログラム記憶部を用いる時はプログラム記憶部２か
ら出力された命令を選択する命令選択部、３は、実行中
の命令を保持する命令レジスタ、４は命令の解読を行う
命令デコーダ部、６は命令に従ってデータの演算を行う
演算部、７は各部の動作を制御するコントロール部であ
る。
通常はバス・インターフェース部より命令を読み込み、
命令選択部３を通して命令レジスタ４に命令を保持し、
命令を実行する。これに対し、高速にプログラムを実行
したい時には、外部のプログラム上の特定の命令により
、外部記憶装置上に格納されている目的のプログラムを
プログラム記憶部２に一度に読み込み、その後、必要に
応じてプログラム上の命令により制御を外部記憶装置よ
りプログラム記憶部２の特定のアドレスの命令へ移し、
３の命令選択部３がプログラム制御部２からの命令出力
を選択する様になる。
命令選択部３を通して命令レジスタ４に命令を保持し、
命令を実行する。これに対し、高速にプログラムを実行
したい時には、外部のプログラム上の特定の命令により
、外部記憶装置上に格納されている目的のプログラムを
プログラム記憶部２に一度に読み込み、その後、必要に
応じてプログラム上の命令により制御を外部記憶装置よ
りプログラム記憶部２の特定のアドレスの命令へ移し、
３の命令選択部３がプログラム制御部２からの命令出力
を選択する様になる。
プログラム記憶部２上のプログラムの実行が始まると、
内部及び外部バスと命令信号が切り離される為に、命令
読み出し時間が必要なくなり、高速な処理が可能になる
。これらの動作を可能にする為に、通常の命令の他に、
外部記憶からプログラム記憶部２ヘプログラムを転送す
る命令、外部記憶上のプログラムからプログラム記憶部
２の内部のプログラムに飛ぶ命令、プログラム記憶部２
の内部プログラムから外部記憶上のプログラムへもどる
命令を用意しておけばよい。
内部及び外部バスと命令信号が切り離される為に、命令
読み出し時間が必要なくなり、高速な処理が可能になる
。これらの動作を可能にする為に、通常の命令の他に、
外部記憶からプログラム記憶部２ヘプログラムを転送す
る命令、外部記憶上のプログラムからプログラム記憶部
２の内部のプログラムに飛ぶ命令、プログラム記憶部２
の内部プログラムから外部記憶上のプログラムへもどる
命令を用意しておけばよい。
第２図は、本発明による中央処理装置においてプログラ
ムを実行させるための命令文の構成を概略的に示したも
のである。ｎ番地のａという命令が、主記憶から内部プ
ログラム記憶部へプログラムを転送する命令であり、１
番地のｂという命令が内部プログラム記憶部２のプログ
ラムを起動する命令である。
ムを実行させるための命令文の構成を概略的に示したも
のである。ｎ番地のａという命令が、主記憶から内部プ
ログラム記憶部へプログラムを転送する命令であり、１
番地のｂという命令が内部プログラム記憶部２のプログ
ラムを起動する命令である。
ここで、外部記憶装置内に記憶されているプログラムが
順次実行され、それによってｎ番地の命令が実行される
と、１〜ｌ＋ｘ番地に格納されているＸというプログラ
ムが、内部プログラム記憶部２へ転送され、Ｘというプ
ログラムが動作可能になる。この後実行されるプログラ
ムのｍ番地の命令すが実行されると、Ｘのプログラムの
実行が始まる。Ｘのプログラムが終了すると、再びプロ
グラムは外部記憶装置のｍ＋１番地から実行される。以
上の様に、ａの命令実行後は、随時Ｘのプログラムを起
動し、高速処理を行う事ができる。
順次実行され、それによってｎ番地の命令が実行される
と、１〜ｌ＋ｘ番地に格納されているＸというプログラ
ムが、内部プログラム記憶部２へ転送され、Ｘというプ
ログラムが動作可能になる。この後実行されるプログラ
ムのｍ番地の命令すが実行されると、Ｘのプログラムの
実行が始まる。Ｘのプログラムが終了すると、再びプロ
グラムは外部記憶装置のｍ＋１番地から実行される。以
上の様に、ａの命令実行後は、随時Ｘのプログラムを起
動し、高速処理を行う事ができる。
［発明の効果］
本発明によれば、特定のプログラムを高速に実行したい
場合に、外部の主記憶装置と独立に中央処理装置内部に
プログラム記憶部を設け、内部の記憶部のプログラムを
起動する事によって、プログラムの高速実行を図る事が
できる。
場合に、外部の主記憶装置と独立に中央処理装置内部に
プログラム記憶部を設け、内部の記憶部のプログラムを
起動する事によって、プログラムの高速実行を図る事が
できる。
本発明は、上記実施例に限定されることなく、本発明の
要旨を越えない範囲での変形が考えられるが、これら変
形も本発明の範囲に含まれるものである。
要旨を越えない範囲での変形が考えられるが、これら変
形も本発明の範囲に含まれるものである。
第１図は本発明による中央処理装置の実施例の概略構成
図であり、第２図は本発明による中央処理装置によって
プログラムを実行する際の実行手順を説明した図である
。
図であり、第２図は本発明による中央処理装置によって
プログラムを実行する際の実行手順を説明した図である
。
Claims (1)
- 所定の処理についてのプログラムを記憶するための記憶
部を内部に備え、更にこの内部記憶部に外部の記憶装置
から高速にプログラムに関係するデータを転送するため
の手段と、この内部記憶部と外部記憶装置の制御を独立
に切換え行なうための手段とを備えることによって、前
記内部記憶装置内に記憶されているプログラムを実行し
ている期間にあっては、前記独立した別個の記憶手段を
独立にアクセスすることを可能にしたことを特徴とする
中央処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154158A JPS6215645A (ja) | 1985-07-15 | 1985-07-15 | 中央処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154158A JPS6215645A (ja) | 1985-07-15 | 1985-07-15 | 中央処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215645A true JPS6215645A (ja) | 1987-01-24 |
Family
ID=15578103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154158A Pending JPS6215645A (ja) | 1985-07-15 | 1985-07-15 | 中央処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6215645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202302A (en) * | 1988-09-26 | 1993-04-13 | Pena John M D De | Preparation of activated carbons by impregnation with a boron compound and a phosphorus compound |
| CN102981806A (zh) * | 2012-11-05 | 2013-03-20 | 中国船舶重工集团公司第七二四研究所 | 基于显存池的态势显示区高速刷新技术及其实现方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141756A (en) * | 1981-02-25 | 1982-09-02 | Sharp Corp | Program processor |
-
1985
- 1985-07-15 JP JP60154158A patent/JPS6215645A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141756A (en) * | 1981-02-25 | 1982-09-02 | Sharp Corp | Program processor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202302A (en) * | 1988-09-26 | 1993-04-13 | Pena John M D De | Preparation of activated carbons by impregnation with a boron compound and a phosphorus compound |
| CN102981806A (zh) * | 2012-11-05 | 2013-03-20 | 中国船舶重工集团公司第七二四研究所 | 基于显存池的态势显示区高速刷新技术及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| JPS6215645A (ja) | 中央処理装置 | |
| JPS6319058A (ja) | メモリ装置 | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JPS6282402A (ja) | シ−ケンス制御装置 | |
| JPH02197924A (ja) | 中央演算処理装置 | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPH0218746B2 (ja) | ||
| JPS6074033A (ja) | 命令読出し方式 | |
| JPS6112579B2 (ja) | ||
| JPS6218932B2 (ja) | ||
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH03256127A (ja) | マイクロプロセッサシステム | |
| JPS61272856A (ja) | プロセツサ制御方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH0150936B2 (ja) | ||
| JPH0239812B2 (ja) | ||
| JPH0317135B2 (ja) | ||
| JPS6252332B2 (ja) | ||
| JPH0310977B2 (ja) | ||
| JPS6136253B2 (ja) | ||
| JPS6029411B2 (ja) | マイクロプログラム制御方式 | |
| JPS6049347B2 (ja) | メモリ・アクセス方式 | |
| JPS6156820B2 (ja) |