JPS6112579B2 - - Google Patents
Info
- Publication number
- JPS6112579B2 JPS6112579B2 JP7520678A JP7520678A JPS6112579B2 JP S6112579 B2 JPS6112579 B2 JP S6112579B2 JP 7520678 A JP7520678 A JP 7520678A JP 7520678 A JP7520678 A JP 7520678A JP S6112579 B2 JPS6112579 B2 JP S6112579B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- microprogram
- instruction code
- address
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Description
【発明の詳細な説明】
この発明はマクロ命令語の命令コードを解読し
て得たアドレス情報に基づきマイクロプログラム
記憶部をアクセス制御する機能構成のマイクロプ
ログラム制御方式に関する。
て得たアドレス情報に基づきマイクロプログラム
記憶部をアクセス制御する機能構成のマイクロプ
ログラム制御方式に関する。
蓄積プログラム方式の装置において命令の実行
をいくつかの基本ステツプに分け、それぞれをマ
イクロ命令とし、そのマイクロ命令を実行させる
ことにより命令の実行を行なう所謂マイクロプロ
グラム制御方式が近年広く用いられている。通常
このマイクロプログラムは制御メモリ（CS）に
格納され逐次的に読み出して使用されていた。
をいくつかの基本ステツプに分け、それぞれをマ
イクロ命令とし、そのマイクロ命令を実行させる
ことにより命令の実行を行なう所謂マイクロプロ
グラム制御方式が近年広く用いられている。通常
このマイクロプログラムは制御メモリ（CS）に
格納され逐次的に読み出して使用されていた。
従来、この種マイクロプログラム記憶部を構成
する制御メモリの読み出し手段、すなわち制御メ
モリへのアクセスは、命令コードそのもの又は命
令コードを解読した結果により行なつていた。そ
の従来技術を第１図および第２図を参照して説明
する。第１図において１はマクロ命令語を示し、
１０は、その中の命令コード（OP−Ｃ）を示し
ている。２は制御メモリ（CS）であり、命令コ
ード１０がデータ線２０を介して与えられること
によりアクセスされて、所定のマイクロプログラ
ムをデータ線３０に出力する。このようなアクセ
ス手段に於いては命令コードそのものが制御メモ
リ２の指定番地となるのでマイクロプログラムの
構成時に柔軟性にかけるすなわちマイクロプログ
ラムが格納される制御メモリ２の番地を考慮しな
がらマイクロプログラムを構成しなければならな
いという不都合が生じる。
する制御メモリの読み出し手段、すなわち制御メ
モリへのアクセスは、命令コードそのもの又は命
令コードを解読した結果により行なつていた。そ
の従来技術を第１図および第２図を参照して説明
する。第１図において１はマクロ命令語を示し、
１０は、その中の命令コード（OP−Ｃ）を示し
ている。２は制御メモリ（CS）であり、命令コ
ード１０がデータ線２０を介して与えられること
によりアクセスされて、所定のマイクロプログラ
ムをデータ線３０に出力する。このようなアクセ
ス手段に於いては命令コードそのものが制御メモ
リ２の指定番地となるのでマイクロプログラムの
構成時に柔軟性にかけるすなわちマイクロプログ
ラムが格納される制御メモリ２の番地を考慮しな
がらマイクロプログラムを構成しなければならな
いという不都合が生じる。
そこでこのような不都合を回避すべく第２図に
示す構成のマイクロプログラム制御方式が考えら
れた。第２図に於いて第１図と同一部分は同一符
号を付しその説明を省略する。５０は解読器（デ
コータ）であり、命令コード１０によりアクセス
されると、その命令に対する最初のマイクロプロ
グラムが格納されている制御メモリ２の番地（ア
ドレス）情報を出力する。この番地情報は出力線
２１により制御メモリ２へ送られ当該制御メモリ
２をアクセス制御する。このようなアクセス手段
とすると命令コードで直接制御メモリ２をアクセ
スせずその間に解読器５０を置くので、命令に対
するマイクロプログラムを制御メモリ２の任意の
番地に置くことができ非常に柔軟性がある。この
際解読器５０は命令コードでアクセスされ、任意
値を出力する必要があるので、多くの場合メモリ
素子を用いて構成される。従つて従来では制御メ
モリの容量が大きくなる程、それに従つて多くの
メモリ素子が必要となり、高価なものとなる。例
えば命令コードが10ビツト、制御メモリが8KW
の容量である場合を考えると13×210ビツトのメ
モリ素子を必要とする。このように解読器を通し
てマイクロプログラムアドレスを得る従来の方式
では経済性の面で問題があつた。
示す構成のマイクロプログラム制御方式が考えら
れた。第２図に於いて第１図と同一部分は同一符
号を付しその説明を省略する。５０は解読器（デ
コータ）であり、命令コード１０によりアクセス
されると、その命令に対する最初のマイクロプロ
グラムが格納されている制御メモリ２の番地（ア
ドレス）情報を出力する。この番地情報は出力線
２１により制御メモリ２へ送られ当該制御メモリ
２をアクセス制御する。このようなアクセス手段
とすると命令コードで直接制御メモリ２をアクセ
スせずその間に解読器５０を置くので、命令に対
するマイクロプログラムを制御メモリ２の任意の
番地に置くことができ非常に柔軟性がある。この
際解読器５０は命令コードでアクセスされ、任意
値を出力する必要があるので、多くの場合メモリ
素子を用いて構成される。従つて従来では制御メ
モリの容量が大きくなる程、それに従つて多くの
メモリ素子が必要となり、高価なものとなる。例
えば命令コードが10ビツト、制御メモリが8KW
の容量である場合を考えると13×210ビツトのメ
モリ素子を必要とする。このように解読器を通し
てマイクロプログラムアドレスを得る従来の方式
では経済性の面で問題があつた。
この発明は上記実情に鑑みなされたもので、マ
イクロプログラム構成時の柔軟性を保ちつつ安価
な構成とすることのできるマイクロプログラム制
御方式を提供することを目的とする。
イクロプログラム構成時の柔軟性を保ちつつ安価
な構成とすることのできるマイクロプログラム制
御方式を提供することを目的とする。
以下図面を参照してこの発明の一実施例を説明
する。第３図において、１，２，１０，２０，３
０は上記第１図で示したもので同一部分であり、
１はマクロ命令語、２は制御メモリ（CS）、１０
は命令コード（OP−Ｃ）、２０は命令コード用デ
ータ線、３０はマイクロプログラム出力線であ
る。また２４は命令コード用データ線２０の一部
データを取出す分岐データ線、６０は命令コード
の解読器（デコーダ）、２６は解読器６０より得
られる制御メモリ２の一部番地情報が供給される
制御メモリ用番地線、２２は演算部制御用線、２
３は演算部制御用線２２の一部データを取出す分
岐データ線、２５はハードワイヤード信号線、７
０は制御メモリ番地作成部（以下AGUと呼称す
る）、４０は制御メモリ番地線、３１は演算部制
御用マイクロプログラム線、３２は制御メモリ番
地制御線、１００は演算部（ALU）をそれぞれ
示す。
する。第３図において、１，２，１０，２０，３
０は上記第１図で示したもので同一部分であり、
１はマクロ命令語、２は制御メモリ（CS）、１０
は命令コード（OP−Ｃ）、２０は命令コード用デ
ータ線、３０はマイクロプログラム出力線であ
る。また２４は命令コード用データ線２０の一部
データを取出す分岐データ線、６０は命令コード
の解読器（デコーダ）、２６は解読器６０より得
られる制御メモリ２の一部番地情報が供給される
制御メモリ用番地線、２２は演算部制御用線、２
３は演算部制御用線２２の一部データを取出す分
岐データ線、２５はハードワイヤード信号線、７
０は制御メモリ番地作成部（以下AGUと呼称す
る）、４０は制御メモリ番地線、３１は演算部制
御用マイクロプログラム線、３２は制御メモリ番
地制御線、１００は演算部（ALU）をそれぞれ
示す。
ここで作用を説明する。マクロ命令語１のうち
の命令コード（OP−Ｃ）１０が線２０を経て解
読器６０に送られると、これにより当該解読器６
０がアクセスする。解読器６０は制御メモリ用番
地の一部を線２６に出力すると同時に演算部１０
０の制御用となる制御信号を制御線２２に出力す
る。この際の演算部１００に供給される制御信号
並びにその作用は、この発明に直接関係がないの
で、従来技術の項にても説明を加えなかつたが、
当業者であれば容易に理解し得る周知技術であ
り、ここではその説明を省略する。線２３は線２
２に出力された制御信号の一部であり、又線２４
は命令コード１０の出力線２０の一部であり、２
５はハードワイヤードにより定める定値信号、す
なわち常に“０”又は“１”の値をもつ信号であ
る。AGU７０は線２１，２３，２４，２５から
入力された各信号により命令に対するマイクロプ
ログラムの先頭番地を作成し、これを線４０に出
力して制御メモリ２をアクセス制御する。これに
より、従来では制御メモリ２のすべてをカバーす
るに足る番地を示すのに必要なビツト数を解読器
より得る必要があつたが、第３図に示す一実施例
では解読器６０より一部番地情報を得ればよく、
従つて解読器６０を構成するに必要なメモリ素子
の数が減少する。尚AGU７０において、通常は
制御メモリ番地は＋１（インクリメント）され、
マイクロプログラムの分岐が必要な場合は線３２
より得られるマイクロプログラムにて制御されて
分岐先番地がつくられることは既に周知のところ
である。
の命令コード（OP−Ｃ）１０が線２０を経て解
読器６０に送られると、これにより当該解読器６
０がアクセスする。解読器６０は制御メモリ用番
地の一部を線２６に出力すると同時に演算部１０
０の制御用となる制御信号を制御線２２に出力す
る。この際の演算部１００に供給される制御信号
並びにその作用は、この発明に直接関係がないの
で、従来技術の項にても説明を加えなかつたが、
当業者であれば容易に理解し得る周知技術であ
り、ここではその説明を省略する。線２３は線２
２に出力された制御信号の一部であり、又線２４
は命令コード１０の出力線２０の一部であり、２
５はハードワイヤードにより定める定値信号、す
なわち常に“０”又は“１”の値をもつ信号であ
る。AGU７０は線２１，２３，２４，２５から
入力された各信号により命令に対するマイクロプ
ログラムの先頭番地を作成し、これを線４０に出
力して制御メモリ２をアクセス制御する。これに
より、従来では制御メモリ２のすべてをカバーす
るに足る番地を示すのに必要なビツト数を解読器
より得る必要があつたが、第３図に示す一実施例
では解読器６０より一部番地情報を得ればよく、
従つて解読器６０を構成するに必要なメモリ素子
の数が減少する。尚AGU７０において、通常は
制御メモリ番地は＋１（インクリメント）され、
マイクロプログラムの分岐が必要な場合は線３２
より得られるマイクロプログラムにて制御されて
分岐先番地がつくられることは既に周知のところ
である。
ここで線２４より与えられる命令コード１０の
一部は命令を大きくクラス分けする、すなわち例
えば、１語命令と、複数語命令とを区別するよう
なビツトを用いて実現できる。つまり制御メモリ
の領域を命令タイプに分けて使用するものであ
る。
一部は命令を大きくクラス分けする、すなわち例
えば、１語命令と、複数語命令とを区別するよう
なビツトを用いて実現できる。つまり制御メモリ
の領域を命令タイプに分けて使用するものであ
る。
線２３より与えられる演算部又は制御部（図示
せず）の制御信号の一部は例えば命令タイプによ
り制御が大きくクラス分けされる場合のその制御
を行なうビツトを用いて実現できる。
せず）の制御信号の一部は例えば命令タイプによ
り制御が大きくクラス分けされる場合のその制御
を行なうビツトを用いて実現できる。
また、線２５により与えられるハードワイヤー
ド信号は、命令の最初のマイクロプログラムを置
く領域を制御メモリ２の特定の場所に限つてしま
えば可能である。例えば制御メモリ２の1/4前部
だけに命令の最初のマイクロプログラムを置くと
定めれば制御メモリ番地の上位２ビツトを“０”
にハードワイヤードで決めることができる。
ド信号は、命令の最初のマイクロプログラムを置
く領域を制御メモリ２の特定の場所に限つてしま
えば可能である。例えば制御メモリ２の1/4前部
だけに命令の最初のマイクロプログラムを置くと
定めれば制御メモリ番地の上位２ビツトを“０”
にハードワイヤードで決めることができる。
上記のような手法で命令の最初のマイクロプロ
グラムの制御メモリ２上のアドレスを割り与えた
としても、マイクロプログラム構成上の柔軟性に
欠けることはない。
グラムの制御メモリ２上のアドレスを割り与えた
としても、マイクロプログラム構成上の柔軟性に
欠けることはない。
その具体的な構成の１例を第４図に示すAGU
７０を詳記した図にて説明する。第４図において
８０はマルチプレクサであり、マルチプレクサ８
０の番地２が命令に対するマイクロプログラムの
先頭番地を示すのに用いられる。マルチプレクサ
８０の番地２の先頭の２ビツト（0.1ビツト目）
を零（０）にすることを示しているが、これはす
べての命令の先頭マイクロプログラムを制御メモ
リの1/4前部に置くことを表わし、残りの領域に
はマイクロプログラムレベルで分岐した場合に用
いることにすればよい。
７０を詳記した図にて説明する。第４図において
８０はマルチプレクサであり、マルチプレクサ８
０の番地２が命令に対するマイクロプログラムの
先頭番地を示すのに用いられる。マルチプレクサ
８０の番地２の先頭の２ビツト（0.1ビツト目）
を零（０）にすることを示しているが、これはす
べての命令の先頭マイクロプログラムを制御メモ
リの1/4前部に置くことを表わし、残りの領域に
はマイクロプログラムレベルで分岐した場合に用
いることにすればよい。
また、マルチプレクサ８０の番地２の２ビツト
目には線２４よりの信号を用いているが、線２４
の信号は第３図に示される如く命令コード１０の
一部であり、命令の性質を特徴づけるビツトであ
る。
目には線２４よりの信号を用いているが、線２４
の信号は第３図に示される如く命令コード１０の
一部であり、命令の性質を特徴づけるビツトであ
る。
又、３ビツト目は線２４と線２３から得られる
情報を論理積演算（AND）した結果が用いられ
る。線２３の信号は第３図に示される如く制御信
号２２の一部であり、命令により特徴づけられる
制御信号である。このように命令の特性が似たも
のを同じ領域におさめるようにすることができ、
これはマイクロプログラムの共有化等においても
都合がよい。又、マイクロプログラムの先頭番地
を示すために必要なビツト数のうち４ビツト分を
各命令に対応して特別に金物で持つ必要がなくな
る。
情報を論理積演算（AND）した結果が用いられ
る。線２３の信号は第３図に示される如く制御信
号２２の一部であり、命令により特徴づけられる
制御信号である。このように命令の特性が似たも
のを同じ領域におさめるようにすることができ、
これはマイクロプログラムの共有化等においても
都合がよい。又、マイクロプログラムの先頭番地
を示すために必要なビツト数のうち４ビツト分を
各命令に対応して特別に金物で持つ必要がなくな
る。
以上詳記したようにこの発明によれば、マクロ
命令語の命令コードを解読して得たアドレス情報
に基づきマイクロプログラム記憶部をアクセス制
御するマイクロプログラム制御方式に於いて、マ
イクロプログラム構成時の柔軟性を保ちつつ解読
部を構成する素子数を大幅に消減できて安価な構
成とすることのできるマイクロプログラム制御方
式が提供できる。
命令語の命令コードを解読して得たアドレス情報
に基づきマイクロプログラム記憶部をアクセス制
御するマイクロプログラム制御方式に於いて、マ
イクロプログラム構成時の柔軟性を保ちつつ解読
部を構成する素子数を大幅に消減できて安価な構
成とすることのできるマイクロプログラム制御方
式が提供できる。
第１図および第２図は従来のマイクロプログラ
ム制御方式に於けるマイクロプログラムアドレス
の構成手段をそれぞれ説明するためのブロツク
図、第３図はこの発明の一実施例を示すブロツク
図、第４図は上記一実施例の一部構成並びに動作
を具体的に説明するための図である。 １……マイクロ命令語、２……制御メモリ
（CS）、１０……命令コード（OP−Ｃ）、６０…
…解読器（デコーダ）、７０……制御メモリ番地
作成部（AGU）。
ム制御方式に於けるマイクロプログラムアドレス
の構成手段をそれぞれ説明するためのブロツク
図、第３図はこの発明の一実施例を示すブロツク
図、第４図は上記一実施例の一部構成並びに動作
を具体的に説明するための図である。 １……マイクロ命令語、２……制御メモリ
（CS）、１０……命令コード（OP−Ｃ）、６０…
…解読器（デコーダ）、７０……制御メモリ番地
作成部（AGU）。
Claims (1)
- 【特許請求の範囲】 １ マクロ命令語の命令コードを解読して得たア
ドレス情報に基づきマイクロプログラム記憶部を
アクセス制御するマイクロプログラム制御方式に
於いて、マクロ命令語の命令コードをデコーダに
与えこのデコーダよりマイクロプログラムの指定
アドレスの一部を構成する第１の情報を得る手段
と、上記命令コードの一部に基づく情報を含む所
定の情報からマイクロプログラムの残る指定アド
レスを構成する第２の情報を得る手段とを有し、
上記第１、第２の情報の組合せにより得られるア
ドレス情報によりマイクロプログラム記憶部をア
クセス制御せしめることを特徴としたマイクロプ
ログラム制御方式。 ２ 上記第２の情報を得る手段は命令コードをデ
コードして得た情報の一部と上記命令コードの一
部とを論理演算する手段を具備し、こ論理演算結
果の情報と上記命令コードの一部に基つく情報と
から前記第２の情報を得る手段であることを特徴
とする特許請求の範囲第１項記載のマイクロプロ
グラム制御方式。 ３ 上記第２の情報を得る手段は、命令コードを
デコードして得た情報の一部と上記命令コードの
一部とを論理演算する手段と、固定値を設定する
手段とを具備し、上記論理演算結果の情報と上記
固定値と上記命令コードの一部に基づく情報とか
ら、上記第２の情報を得る手段であることを特徴
とする特許請求の範囲第１項記載のマイクロブロ
グラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7520678A JPS553046A (en) | 1978-06-21 | 1978-06-21 | Microprogram control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7520678A JPS553046A (en) | 1978-06-21 | 1978-06-21 | Microprogram control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS553046A JPS553046A (en) | 1980-01-10 |
| JPS6112579B2 true JPS6112579B2 (ja) | 1986-04-09 |
Family
ID=13569480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7520678A Granted JPS553046A (en) | 1978-06-21 | 1978-06-21 | Microprogram control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS553046A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553743A (en) * | 1978-10-13 | 1980-04-19 | Nec Corp | Address control system |
| US4415969A (en) * | 1980-02-07 | 1983-11-15 | Intel Corporation | Macroinstruction translator unit for use in a microprocessor |
| JPH01170515A (ja) * | 1987-12-25 | 1989-07-05 | Mitsubishi Metal Corp | 押出機 |
-
1978
- 1978-06-21 JP JP7520678A patent/JPS553046A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS553046A (en) | 1980-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282644B1 (en) | Apparatus and method for storing BIOS data of computer system | |
| US4901235A (en) | Data processing system having unique multilevel microcode architecture | |
| JPH0241053B2 (ja) | ||
| JPS59213084A (ja) | バッファ記憶装置のアクセス制御方式 | |
| JPH0248931B2 (ja) | ||
| JPH0346850B2 (ja) | ||
| JP2000163268A (ja) | コンピュータ | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPS6112579B2 (ja) | ||
| JPH024936B2 (ja) | ||
| JP2540959B2 (ja) | 情報処理装置 | |
| JPS6346855B2 (ja) | ||
| JPS6215645A (ja) | 中央処理装置 | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JP3594495B2 (ja) | 制御装置 | |
| JPS6046747B2 (ja) | 初期プログラム読込方式 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPS644220B2 (ja) | ||
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS60215260A (ja) | 中央処理装置 | |
| JPS5870357A (ja) | マイクロプログラムド・ブロセツサおよびその作動方法 | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPS60241135A (ja) | アドレス生成方式 | |
| JPS61233834A (ja) | マイクロプログラム処理装置 |