JPH0239812B2 - - Google Patents
Info
- Publication number
- JPH0239812B2 JPH0239812B2 JP57103857A JP10385782A JPH0239812B2 JP H0239812 B2 JPH0239812 B2 JP H0239812B2 JP 57103857 A JP57103857 A JP 57103857A JP 10385782 A JP10385782 A JP 10385782A JP H0239812 B2 JPH0239812 B2 JP H0239812B2
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- address
- stored
- register
- microroutine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003745 diagnosis Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は、中央演算処理装置のマイクロプログ
ラム制御装置に関する。
ラム制御装置に関する。
第１図に示された如く、一般に、中央演算処理
装置（CPU）１は、制御部１ａと演算部１ｂと
から成り、バスライン２によつて主記憶装置３お
よび周辺装置４と関連されるものであり、計算機
システムの核をなすものである。また、制御部１
ａはバスラインを介して入力される命令に基づ
き、演算部１ｂを制御するものであり、これに対
応するものとして、従来第２図の構成図に示され
たマイクロプログラム制御装置が知られている。
装置（CPU）１は、制御部１ａと演算部１ｂと
から成り、バスライン２によつて主記憶装置３お
よび周辺装置４と関連されるものであり、計算機
システムの核をなすものである。また、制御部１
ａはバスラインを介して入力される命令に基づ
き、演算部１ｂを制御するものであり、これに対
応するものとして、従来第２図の構成図に示され
たマイクロプログラム制御装置が知られている。
第２図に示された如くマイクロプログラム制御
装置は、入力命令レジスタ２１、アドレス選択回
路２２、マイクロプログラムアドレスレジスタ２
３、ページレジスタ２４、マイクロプログラム記
憶装置２５、マイクロ命令レジスタ２６、マイク
ロ命令デコーダ２７とを備えて構成されている。
装置は、入力命令レジスタ２１、アドレス選択回
路２２、マイクロプログラムアドレスレジスタ２
３、ページレジスタ２４、マイクロプログラム記
憶装置２５、マイクロ命令レジスタ２６、マイク
ロ命令デコーダ２７とを備えて構成されている。
入力命令レジスタ２１の内容はアドレス選択回
路２２を介してマイクロプログラムアドレスレジ
スタ２３に置数されるようになつている。ページ
レジスタ２４の内容はマイクロプログラムによつ
て制御される。マイクロプログラム記憶装置２５
のアドレス指定はページレジスタ２４とマイクロ
プログラムアドレスレジスタ２３の内容を連結し
たものによつてなされるようになつており、これ
により指定されたアドレスに格納されているマイ
クロ命令の１語が読み出されるようになつてい
る。読み出されたマイクロ命令はマイクロ命令レ
ジスタ２６に記憶される。
路２２を介してマイクロプログラムアドレスレジ
スタ２３に置数されるようになつている。ページ
レジスタ２４の内容はマイクロプログラムによつ
て制御される。マイクロプログラム記憶装置２５
のアドレス指定はページレジスタ２４とマイクロ
プログラムアドレスレジスタ２３の内容を連結し
たものによつてなされるようになつており、これ
により指定されたアドレスに格納されているマイ
クロ命令の１語が読み出されるようになつてい
る。読み出されたマイクロ命令はマイクロ命令レ
ジスタ２６に記憶される。
マイクロ命令は第３図の如く32ビツトから形成
されており、それらは演算制御部２ａ、アドレス
選択ビツト（Ｓ）２ｂ、ページ制御部（PF）２
ｃおよびアドレス制御部（ADF）２ｄに区分さ
れている。マイクロ命令の演算制御部２ａの内容
はマイクロ命令デコーダ２７で解読され、各種の
制御信号が演算部１ｂに出力される。アドレス選
択ビツト２ｂの内容はアドレス選択回路２２を切
換制御するものであり、ページ制御部２ｃの内容
は分岐先ページを指定するものでありページレジ
スタ２４に、アドレス制御部２ｄの内容は分岐先
アドレスを指定するものでありアドレス選択回路
２２にそれぞれ伝送され、これに基づいて次のマ
イクロ命令が読み出される。このようにして一連
のマイクロ命令からなるマイクロ命令群が順次実
行される。マイクロ命令群の最後のマイクロ命令
のアドレス選択ビツト２ｂの内容によつて、アド
レス選択回路２２を切換え、入力命令レジスタ２
１の内容をマイクロプログラムアドレスレジスタ
２３に置数させるように制御する。従つてページ
制御部２ｃにより指定されるページ内で、各々の
マイクロ命令に対応したアドレスへの分岐が可能
となつている。
されており、それらは演算制御部２ａ、アドレス
選択ビツト（Ｓ）２ｂ、ページ制御部（PF）２
ｃおよびアドレス制御部（ADF）２ｄに区分さ
れている。マイクロ命令の演算制御部２ａの内容
はマイクロ命令デコーダ２７で解読され、各種の
制御信号が演算部１ｂに出力される。アドレス選
択ビツト２ｂの内容はアドレス選択回路２２を切
換制御するものであり、ページ制御部２ｃの内容
は分岐先ページを指定するものでありページレジ
スタ２４に、アドレス制御部２ｄの内容は分岐先
アドレスを指定するものでありアドレス選択回路
２２にそれぞれ伝送され、これに基づいて次のマ
イクロ命令が読み出される。このようにして一連
のマイクロ命令からなるマイクロ命令群が順次実
行される。マイクロ命令群の最後のマイクロ命令
のアドレス選択ビツト２ｂの内容によつて、アド
レス選択回路２２を切換え、入力命令レジスタ２
１の内容をマイクロプログラムアドレスレジスタ
２３に置数させるように制御する。従つてページ
制御部２ｃにより指定されるページ内で、各々の
マイクロ命令に対応したアドレスへの分岐が可能
となつている。
上記したマイクロプログラム制御装置は、周辺
装置等によりそのマイクロルーチンを実行させる
入力命令を入力させることにより、１つの入力命
令で所要のマイクロ命令群（以下マイクロルーチ
ンと称する）の演算を実行させることができると
いう特徴を有するものである。
装置等によりそのマイクロルーチンを実行させる
入力命令を入力させることにより、１つの入力命
令で所要のマイクロ命令群（以下マイクロルーチ
ンと称する）の演算を実行させることができると
いう特徴を有するものである。
また、上記したマイクロプログラム制御装置の
機能診断は、診断のための命令とデータを入力
し、これに正しい演算等が実行されているかどう
かを、出力されたデータに基づいて判断するとい
う方法により行われており、制御部１ａの機能は
命令とデータの組み合わせを１回実行させるだけ
で判断できるが、演算部１ｂの機能は１つの命令
に対しデータを複数回与えて実行させることによ
り診断する必要がある。
機能診断は、診断のための命令とデータを入力
し、これに正しい演算等が実行されているかどう
かを、出力されたデータに基づいて判断するとい
う方法により行われており、制御部１ａの機能は
命令とデータの組み合わせを１回実行させるだけ
で判断できるが、演算部１ｂの機能は１つの命令
に対しデータを複数回与えて実行させることによ
り診断する必要がある。
従つて、診断を行うには、周辺装置等を用いて
数多くの診断命令を、正しいタイミングで順次投
入しなければならないこと、あるいは、主記憶装
置２に自己診断プログラムを設ける場合であつて
も、診断の精度をより向上させるためにはプログ
ラムが大規模になるとともに作成が困難なものに
なり、特に近年、マイクロプログラム制御装置が
多機能化されたことなどに伴い、主記憶装置の容
量面での制約等から十分な診断を行うことができ
ない場合もあるという欠点を有していた。
数多くの診断命令を、正しいタイミングで順次投
入しなければならないこと、あるいは、主記憶装
置２に自己診断プログラムを設ける場合であつて
も、診断の精度をより向上させるためにはプログ
ラムが大規模になるとともに作成が困難なものに
なり、特に近年、マイクロプログラム制御装置が
多機能化されたことなどに伴い、主記憶装置の容
量面での制約等から十分な診断を行うことができ
ない場合もあるという欠点を有していた。
本発明の目的は、１つの入力命令によつて複数
の入力命令に相当する複数のマイクロルーチンを
実行させることができ、例えば複数の命令処理に
相当する動作を連続して行うことによつて、診断
プログラムの容量と作成の負担を軽減させ、診断
効率又は演算効率を向上させることができるマイ
クロプログラム制御装置を提供することにある。
の入力命令に相当する複数のマイクロルーチンを
実行させることができ、例えば複数の命令処理に
相当する動作を連続して行うことによつて、診断
プログラムの容量と作成の負担を軽減させ、診断
効率又は演算効率を向上させることができるマイ
クロプログラム制御装置を提供することにある。
本発明は、複数のマイクロ命令群からなるマイ
クロルーチンが複数格納されたメモリと、前記マ
イクロルーチンの初期アドレスを指定する入力命
令が蓄えられる入力命令レジスタと、前記マイク
ロ命令の読み出しアドレスを指定するアドレス選
択手段と、該選択されたアドレスに従つて前記メ
モリから読み出されたマイクロ命令が格納される
マイクロ命令レジスタと、該レジスタに蓄えられ
たマイクロ命令をデコードして演算部に出力する
デコーダとを有してなり、前記マイクロルーチン
の各マイクロ命令は次に読み出すマイクロ命令の
アドレスを指定したアドレス制御部を有し、かつ
前記マイクロルーチンは最後のマイクロ命令に前
記入力命令が指定する初期アドレスを選択するア
ドレス選択信号が設定されるアドレス選択制御部
を有し、前記アドレス選択手段は前記入力命令レ
ジスタに蓄えられた初期アドレスと前記マイクロ
命令レジスタに蓄えられたマイクロ命令が指定す
るアドレスを入力するとともに、前記アドレス選
択制御部のアドレス選択信号を入力し、該アドレ
ス選択信号に応じて前記初期アドレスを選択して
出力し、それ以外のときは前記マイクロ命令が指
定するアドレスを選択して出力するものとされた
マイクロプログラム制御装置において、前記メモ
リに診断等のために複数のマイクロルーチンの連
結読み出しを開始させるマイクロ命令とこれを終
了させるマイクロ命令を格納し、前記連結読み出
しに係る一連の各マイクロルーチンの最後のマイ
クロ命令にそれぞれ次に読み出すマイクロルーチ
ンの初期アドレスを指定したアドレス制御部を設
けるとともに、前記一連の最後のマイクロルーチ
ンの最後のマイクロ命令の前記アドレス制御部に
前記連結読み出しを終了させるマイクロ命令のア
ドレスを設定し、前記アドレス選択手段の前記ア
ドレス選択信号の入力ラインにアンドゲートを設
け、前記連結読み出しを指令するマイクロ命令が
読み出されたとき前記アンドゲートを閉じ、前記
連結読み出しを終了させるマイクロ命令が読み出
されたとき前記アンドゲートを開く連結制御手段
を設けたことを特徴とする。
クロルーチンが複数格納されたメモリと、前記マ
イクロルーチンの初期アドレスを指定する入力命
令が蓄えられる入力命令レジスタと、前記マイク
ロ命令の読み出しアドレスを指定するアドレス選
択手段と、該選択されたアドレスに従つて前記メ
モリから読み出されたマイクロ命令が格納される
マイクロ命令レジスタと、該レジスタに蓄えられ
たマイクロ命令をデコードして演算部に出力する
デコーダとを有してなり、前記マイクロルーチン
の各マイクロ命令は次に読み出すマイクロ命令の
アドレスを指定したアドレス制御部を有し、かつ
前記マイクロルーチンは最後のマイクロ命令に前
記入力命令が指定する初期アドレスを選択するア
ドレス選択信号が設定されるアドレス選択制御部
を有し、前記アドレス選択手段は前記入力命令レ
ジスタに蓄えられた初期アドレスと前記マイクロ
命令レジスタに蓄えられたマイクロ命令が指定す
るアドレスを入力するとともに、前記アドレス選
択制御部のアドレス選択信号を入力し、該アドレ
ス選択信号に応じて前記初期アドレスを選択して
出力し、それ以外のときは前記マイクロ命令が指
定するアドレスを選択して出力するものとされた
マイクロプログラム制御装置において、前記メモ
リに診断等のために複数のマイクロルーチンの連
結読み出しを開始させるマイクロ命令とこれを終
了させるマイクロ命令を格納し、前記連結読み出
しに係る一連の各マイクロルーチンの最後のマイ
クロ命令にそれぞれ次に読み出すマイクロルーチ
ンの初期アドレスを指定したアドレス制御部を設
けるとともに、前記一連の最後のマイクロルーチ
ンの最後のマイクロ命令の前記アドレス制御部に
前記連結読み出しを終了させるマイクロ命令のア
ドレスを設定し、前記アドレス選択手段の前記ア
ドレス選択信号の入力ラインにアンドゲートを設
け、前記連結読み出しを指令するマイクロ命令が
読み出されたとき前記アンドゲートを閉じ、前記
連結読み出しを終了させるマイクロ命令が読み出
されたとき前記アンドゲートを開く連結制御手段
を設けたことを特徴とする。
これにより、連結読み出しを開始させるマイク
ロ命令のアドレスを指定した入力命令を与えるだ
けで、予め定められた複数のマイクロルーチンを
連結させて読み出し、例えば、診断プログラムの
容量と作成の負担を軽減させ、診断効率又は演算
効率を向上させようとするものである。
ロ命令のアドレスを指定した入力命令を与えるだ
けで、予め定められた複数のマイクロルーチンを
連結させて読み出し、例えば、診断プログラムの
容量と作成の負担を軽減させ、診断効率又は演算
効率を向上させようとするものである。
以下、本発明の好適な実施例を図に基づいて詳
細に説明する。
細に説明する。
第４図に本発明の具体的な一実施例が示されて
いる。図中第２図図示従来例と同一機能のものに
は同符号を付して説明を省略するものとする。
いる。図中第２図図示従来例と同一機能のものに
は同符号を付して説明を省略するものとする。
第４図において、第２図図示従来例と異なる点
は、マイクロ命令デコーダ２７の出力信号の一部
により駆動されるフリツプフロツプ３２と、この
フリツプフロツプ３２の出力信号とマイクロ命令
レジスタ２６のアドレス選択ビツト２ｂの情報を
入力とするアンド回路３１とが設けられ、このア
ンド回路３１の出力がアドレス選択回路２２にア
ドレス選択信号として入力されていることにあ
る。
は、マイクロ命令デコーダ２７の出力信号の一部
により駆動されるフリツプフロツプ３２と、この
フリツプフロツプ３２の出力信号とマイクロ命令
レジスタ２６のアドレス選択ビツト２ｂの情報を
入力とするアンド回路３１とが設けられ、このア
ンド回路３１の出力がアドレス選択回路２２にア
ドレス選択信号として入力されていることにあ
る。
また、マイクロプログラム記憶装置２５内に格
納されているマイクロ命令の構成は、前記第３図
に例示したものと同様になつている。なお、演算
制御部２ａは、演算の種類を指定するフアンクシ
ヨンフイールドＦ（９ビツト）、読み出しレジスタ
を指定するソース・レジスタ・フイールドRS（６
ビツト）、書き込みレジスタを指定するデステイ
ネーシヨン・レジスタ・フイールドRD（６ビツ
ト）から形成されている。
納されているマイクロ命令の構成は、前記第３図
に例示したものと同様になつている。なお、演算
制御部２ａは、演算の種類を指定するフアンクシ
ヨンフイールドＦ（９ビツト）、読み出しレジスタ
を指定するソース・レジスタ・フイールドRS（６
ビツト）、書き込みレジスタを指定するデステイ
ネーシヨン・レジスタ・フイールドRD（６ビツ
ト）から形成されている。
上記の如く構成される実施例の動作について、
以下に説明する。
以下に説明する。
基本的な動作については従来例と同様であるか
ら省略し、本発明に係る要部動作を中心に説明す
る。まず、アドレス選択ビツト２ｂの情報はマイ
クロプログラムアドレスレジスタ２３に置数させ
るアドレスを、入力命令レジスタ２１のものにす
るか、マイクロ命令レジスタ２６のものにするか
を選択する情報（アドレス選択信号）であり、例
えば“１”のときは前者を、“０”のときは後者
を選択するようになつている。このアドレス選択
信号はアンド回路３１を介してアドレス選択回路
２２に入力されている。また、マイクロ命令デコ
ーダ２７に例えば診断を指令する命令（マイクロ
ルーチンの連結読み出し命令）が読み出されたと
き、フリツプフロツプ３２から連結読み出し信号
“０”を出力させるようにリセツトする制御信号
が出力され、また、診断終了命令が入力されたと
きフリツプフロツプ３２をセツトさせる制御信号
が出力される。この連結読み出し信号はアンド回
路３１を制御するものであり、通常の演算処理で
はこの信号は“１”になつているからアンド回路
に入力されるアドレス選択信号はそのままアドレ
ス選択回路２２に伝達される。これによつて、ア
ドレス選択信号が“０”のときはマイクロ命令の
アドレス制御部２ｄが選択され、順次一連のマイ
クロルーチンが実行される。一方、一連のマイク
ロルーチンの最後のマイクロ命令のアドレス選択
ビツト２ｂのアドレス選択信号を“１”としてお
くことにより、入力命令レジスタ２１の内容が選
択されてマイクロプログラムアドレスレジスタ２
３に置数される。これによつて入力命令に対応し
たマイクロルーチンへの分岐が行われる。
ら省略し、本発明に係る要部動作を中心に説明す
る。まず、アドレス選択ビツト２ｂの情報はマイ
クロプログラムアドレスレジスタ２３に置数させ
るアドレスを、入力命令レジスタ２１のものにす
るか、マイクロ命令レジスタ２６のものにするか
を選択する情報（アドレス選択信号）であり、例
えば“１”のときは前者を、“０”のときは後者
を選択するようになつている。このアドレス選択
信号はアンド回路３１を介してアドレス選択回路
２２に入力されている。また、マイクロ命令デコ
ーダ２７に例えば診断を指令する命令（マイクロ
ルーチンの連結読み出し命令）が読み出されたと
き、フリツプフロツプ３２から連結読み出し信号
“０”を出力させるようにリセツトする制御信号
が出力され、また、診断終了命令が入力されたと
きフリツプフロツプ３２をセツトさせる制御信号
が出力される。この連結読み出し信号はアンド回
路３１を制御するものであり、通常の演算処理で
はこの信号は“１”になつているからアンド回路
に入力されるアドレス選択信号はそのままアドレ
ス選択回路２２に伝達される。これによつて、ア
ドレス選択信号が“０”のときはマイクロ命令の
アドレス制御部２ｄが選択され、順次一連のマイ
クロルーチンが実行される。一方、一連のマイク
ロルーチンの最後のマイクロ命令のアドレス選択
ビツト２ｂのアドレス選択信号を“１”としてお
くことにより、入力命令レジスタ２１の内容が選
択されてマイクロプログラムアドレスレジスタ２
３に置数される。これによつて入力命令に対応し
たマイクロルーチンへの分岐が行われる。
これに対し、連結読み出し信号が“０”のとき
は、アンド回路３１の出力信号は、アドレス選択
ビツト２ｂの内容にかかわらず常に“０”とな
る。従つて、マイクロ命令のアドレス選択ビツト
２ｂに“１”が記述されているマイクロルーチン
最後の命令であつても、入力命令レジスタ２１の
内容が置数されることなく、アドレス・フイール
ド２ｄで指定されるアドレスに分岐され、入力命
令が与えられていなくても、予め定められた次の
マイクロルーチンが連続して実行される。
は、アンド回路３１の出力信号は、アドレス選択
ビツト２ｂの内容にかかわらず常に“０”とな
る。従つて、マイクロ命令のアドレス選択ビツト
２ｂに“１”が記述されているマイクロルーチン
最後の命令であつても、入力命令レジスタ２１の
内容が置数されることなく、アドレス・フイール
ド２ｄで指定されるアドレスに分岐され、入力命
令が与えられていなくても、予め定められた次の
マイクロルーチンが連続して実行される。
上述した如く、複数のマイクロルーチンを連結
させて読み出し実行させることができるマイクロ
プログラム例が第５図に示されている。第５図ａ
に示されたTEST命令のマイクロルーチンにはフ
リツプフロツプ３２のリセツト処理が記述されて
おり、この命令が実行されることによつて連結読
み出し状態（診断状態）にさせることができる。
また、アドレス・フイールド（ADF）には次に
連結されるべきマイクロルーチンのアドレス、図
示ではADD命令、が記述されている。第５図ｂ
に示されたADD命令のマイクロルーチンの最後
のマイクロ命令には、アドレス選択ビツト（Ｓ）
に“１”が記述され、且つアドレス・フイールド
（ADF）にSUB命令が記述されている。これによ
つて、ADD命令実行後通常の処理状態において
は、入力命令により指定されるアドレスへ多分岐
が行われるが、診断状態のときは自動的に第５図
ｃに示されたSUB命令に分岐される。同様にし
て、診断状態ではその都度入力命令を与えること
なく順次予め定められた順序で複数のマイクロル
ーチンが自動的に連結されて実行される。最後に
第５図ｅのTESTENDのマイクロルーチンに分
岐されると、フリツプフロツプ３２がセツト処理
され、診断状態が解除されて通常の処理状態に復
帰される。
させて読み出し実行させることができるマイクロ
プログラム例が第５図に示されている。第５図ａ
に示されたTEST命令のマイクロルーチンにはフ
リツプフロツプ３２のリセツト処理が記述されて
おり、この命令が実行されることによつて連結読
み出し状態（診断状態）にさせることができる。
また、アドレス・フイールド（ADF）には次に
連結されるべきマイクロルーチンのアドレス、図
示ではADD命令、が記述されている。第５図ｂ
に示されたADD命令のマイクロルーチンの最後
のマイクロ命令には、アドレス選択ビツト（Ｓ）
に“１”が記述され、且つアドレス・フイールド
（ADF）にSUB命令が記述されている。これによ
つて、ADD命令実行後通常の処理状態において
は、入力命令により指定されるアドレスへ多分岐
が行われるが、診断状態のときは自動的に第５図
ｃに示されたSUB命令に分岐される。同様にし
て、診断状態ではその都度入力命令を与えること
なく順次予め定められた順序で複数のマイクロル
ーチンが自動的に連結されて実行される。最後に
第５図ｅのTESTENDのマイクロルーチンに分
岐されると、フリツプフロツプ３２がセツト処理
され、診断状態が解除されて通常の処理状態に復
帰される。
このようなプログラム例によれば、アドレス選
択ビツト（Ｓ）が“１”のときは従来利用されな
かつたアドレス・フイールド（ADF）を有効利
用するもので、TEST命令のためのわずかなマイ
クロルーチンの他には新たなマイクロ命令をまつ
たく必要としない。
択ビツト（Ｓ）が“１”のときは従来利用されな
かつたアドレス・フイールド（ADF）を有効利
用するもので、TEST命令のためのわずかなマイ
クロルーチンの他には新たなマイクロ命令をまつ
たく必要としない。
上述したように、本実施例によれば、１つの入
力命令によつて、複数の入力命令に相当する複数
のマイクロルーチンを実行させることができるこ
とから、入力命令の数を大幅に少なくすることが
でき、入力命令プログラムの容量と作成の負担を
著しく軽減させることができるという効果があ
る。
力命令によつて、複数の入力命令に相当する複数
のマイクロルーチンを実行させることができるこ
とから、入力命令の数を大幅に少なくすることが
でき、入力命令プログラムの容量と作成の負担を
著しく軽減させることができるという効果があ
る。
特に、診断を行わせる診断プログラムを簡単な
ものとすることができることから、診断効率が著
しく向上されるという効果がある。
ものとすることができることから、診断効率が著
しく向上されるという効果がある。
なお、上記実施例においては、入力命令によつ
て読み出されたマイクロ命令によつて連結読み出
し状態（診断状態）にさせるものについて説明し
たが、この他、外部からアンド回路３１又はフリ
ツプフロツプ３２に直接連結読み出し信号を入力
させても同様の効果が得られる。
て読み出されたマイクロ命令によつて連結読み出
し状態（診断状態）にさせるものについて説明し
たが、この他、外部からアンド回路３１又はフリ
ツプフロツプ３２に直接連結読み出し信号を入力
させても同様の効果が得られる。
また、上記実施例では診断プログラムを中心に
説明したが、本発明はこれに限られるものではな
く、１つの入力命令で複数の命令の機能を実現す
るマクロ命令を適用することも可能である。この
ようなマクロ命令の一例が第６図に示されてい
る。両図ａはADD命令、加算データ、および
SHIFT命令の３語から成る従来の個別命令プロ
グラムを示しており、これを同図ｂの如くADD
＆SHIFTのマクロ命令と加算データの２語で形
成することができるのである。このようなマクロ
命令の実現は、命令の読み出し処理を必要に応じ
て禁止するようにマイクロプログラムを構成する
ことによつて一層効果的なものとなる。
説明したが、本発明はこれに限られるものではな
く、１つの入力命令で複数の命令の機能を実現す
るマクロ命令を適用することも可能である。この
ようなマクロ命令の一例が第６図に示されてい
る。両図ａはADD命令、加算データ、および
SHIFT命令の３語から成る従来の個別命令プロ
グラムを示しており、これを同図ｂの如くADD
＆SHIFTのマクロ命令と加算データの２語で形
成することができるのである。このようなマクロ
命令の実現は、命令の読み出し処理を必要に応じ
て禁止するようにマイクロプログラムを構成する
ことによつて一層効果的なものとなる。
第７図に本発明の他の実施例が示されている。
また、第８図にそのマイクロ命令の構成が示され
ている。図示された如く、入力命令レジスタ２１
の次に命令デコーダ７１が設けられており、入力
命令レジスタ２１に一時記憶された入力命令によ
り指定されるマイクロプログラムの初期アドレス
が出力される。アドレス選択回路２２は前記実施
例と同様に、命令デコーダ７１から出力されるマ
イクロプログラム初期アドレスとマイクロ命令レ
ジスタ２６に一時記憶されたマイクロ命令のアド
レスフイールド２ｄのいずれかを選択する。この
構成の場合には、命令に対応する各マイクロルー
チンの最後のマイクロ命令のアドレス選択ビツト
（Ｓ）を“１”にし、アドレス・フイールド
（ADF）には診断時等に続いて実行するマイクロ
ルーチンの初期アドレスを記述しておくことによ
り、第４図図示実施例と同様の効果を得ることが
できる。さらに、第７図図示実施例では、アドレ
ス・フイールド（ADF）に任意のアドレスを記
述できるため、診断時等において、あるマイクロ
ルーチン終了後の分岐先は必ずしも次のマイクロ
ルーチンの先頭である必要はなく、次のマイクロ
ルーチンの途中に分岐することもできる。従つ
て、本実施例では、第４図図示実施例の効果に加
えて、マクロ命令定義の融通性が高いという効果
がある。
また、第８図にそのマイクロ命令の構成が示され
ている。図示された如く、入力命令レジスタ２１
の次に命令デコーダ７１が設けられており、入力
命令レジスタ２１に一時記憶された入力命令によ
り指定されるマイクロプログラムの初期アドレス
が出力される。アドレス選択回路２２は前記実施
例と同様に、命令デコーダ７１から出力されるマ
イクロプログラム初期アドレスとマイクロ命令レ
ジスタ２６に一時記憶されたマイクロ命令のアド
レスフイールド２ｄのいずれかを選択する。この
構成の場合には、命令に対応する各マイクロルー
チンの最後のマイクロ命令のアドレス選択ビツト
（Ｓ）を“１”にし、アドレス・フイールド
（ADF）には診断時等に続いて実行するマイクロ
ルーチンの初期アドレスを記述しておくことによ
り、第４図図示実施例と同様の効果を得ることが
できる。さらに、第７図図示実施例では、アドレ
ス・フイールド（ADF）に任意のアドレスを記
述できるため、診断時等において、あるマイクロ
ルーチン終了後の分岐先は必ずしも次のマイクロ
ルーチンの先頭である必要はなく、次のマイクロ
ルーチンの途中に分岐することもできる。従つ
て、本実施例では、第４図図示実施例の効果に加
えて、マクロ命令定義の融通性が高いという効果
がある。
第９図に本発明の更に他の実施例が示されてお
り、第１０図はそのマイクロ命令の構成が示され
ている。第９図に示された如く、マイクロプログ
ラムアドレスレジスタ２３に一時記憶されたアド
レス信号に、＋１してアドレス選択回路２２に出
力するインクリメンタ９１が設けられている。ア
ドレス選択回路２２では、命令デコーダ５１から
出力されるマイクロプログラム初期アドレスとイ
ンクリメンタ９１の出力のいずれかを次のアドレ
スとして選択するようになつている。本実施例で
はアドレス・フイールドが不要なためマイクロ命
令語長を短かくできる。また、異なる入力命令に
対するマイクロルーチンで重複して使用されてい
るマイクロ命令がある場合にも、マイクロプログ
ラム記憶装置２５内の全マイクロ命令を重複する
ことなく実行することができるという効果があ
る。
り、第１０図はそのマイクロ命令の構成が示され
ている。第９図に示された如く、マイクロプログ
ラムアドレスレジスタ２３に一時記憶されたアド
レス信号に、＋１してアドレス選択回路２２に出
力するインクリメンタ９１が設けられている。ア
ドレス選択回路２２では、命令デコーダ５１から
出力されるマイクロプログラム初期アドレスとイ
ンクリメンタ９１の出力のいずれかを次のアドレ
スとして選択するようになつている。本実施例で
はアドレス・フイールドが不要なためマイクロ命
令語長を短かくできる。また、異なる入力命令に
対するマイクロルーチンで重複して使用されてい
るマイクロ命令がある場合にも、マイクロプログ
ラム記憶装置２５内の全マイクロ命令を重複する
ことなく実行することができるという効果があ
る。
以上説明したように、本発明によれば、１つの
入力命令によつて複数の入力命令に相当する複数
のマイクロルーチンを連続して実行させることが
できることから、入力命令の数を大幅に少なくす
ることができ、診断プログラム等の容量と作成の
負担を軽減でき、診断効率又は演算効率を向上で
きるという効果がある。
入力命令によつて複数の入力命令に相当する複数
のマイクロルーチンを連続して実行させることが
できることから、入力命令の数を大幅に少なくす
ることができ、診断プログラム等の容量と作成の
負担を軽減でき、診断効率又は演算効率を向上で
きるという効果がある。
第１図は中央演算処理装置と主記憶装置および
周辺装置の関連を示す概略構成図、第２図は従来
のマイクロプログラム制御装置の構成図を、第３
図はマイクロ命令構成図、第４図は本発明の一実
施例の構成図、第５図ａ〜ｅはマイクロプログラ
ムの一例を示す説明図、第６図ａ，ｂはマクロ命
令の一例を示す説明図、第７図、第９図はそれぞ
れ本発明の他の実施例の構成図、第８図、第１０
図はそれぞれ第７図、第９図に対応するマイクロ
命令の構成図である。 ２１……入力命令レジスタ、２２……アドレス
選択回路、２５……マイクロプログラム記憶装
置、２６……マイクロ命令レジスタ、２７……マ
イクロ命令デコーダ、３１……アンド回路、３２
……フリツプフロツプ。
周辺装置の関連を示す概略構成図、第２図は従来
のマイクロプログラム制御装置の構成図を、第３
図はマイクロ命令構成図、第４図は本発明の一実
施例の構成図、第５図ａ〜ｅはマイクロプログラ
ムの一例を示す説明図、第６図ａ，ｂはマクロ命
令の一例を示す説明図、第７図、第９図はそれぞ
れ本発明の他の実施例の構成図、第８図、第１０
図はそれぞれ第７図、第９図に対応するマイクロ
命令の構成図である。 ２１……入力命令レジスタ、２２……アドレス
選択回路、２５……マイクロプログラム記憶装
置、２６……マイクロ命令レジスタ、２７……マ
イクロ命令デコーダ、３１……アンド回路、３２
……フリツプフロツプ。
Claims (1)
- １ 複数のマイクロ命令群からなるマイクロルー
チンが複数格納されたメモリと、前記マイクロル
ーチンの初期アドレスを指定する入力命令が蓄え
られる入力命令レジスタと、前記マイクロ命令の
読み出しアドレスを指定するアドレス選択手段
と、該選択されたアドレスに従つて前記メモリか
ら読み出されたマイクロ命令が格納されるマイク
ロ命令レジスタと、該レジスタに蓄えられたマイ
クロ命令をデコードして演算部に出力するデコー
ダとを有してなり、前記マイクロルーチンの各マ
イクロ命令は次に読み出すマイクロ命令のアドレ
スを指定したアドレス制御部を有し、かつ前記マ
イクロルーチンは最後のマイクロ命令に前記入力
命令が指定する初期アドレスを選択するアドレス
選択信号が設定されるアドレス選択制御部を有
し、前記アドレス選択手段は前記入力命令レジス
タに蓄えられた初期アドレスと前記マイクロ命令
レジスタに蓄えられたマイクロ命令が指定するア
ドレスを入力するとともに、前記アドレス選択制
御部のアドレス選択信号を入力し、該アドレス選
択信号に応じて前記初期アドレスを選択して出力
し、それ以外のときは前記マイクロ命令が指定す
るアドレスを選択して出力するものとされたマイ
クロプログラム制御装置において、前記メモリに
診断等のために複数のマイクロルーチンの連結読
み出しを開始させるマイクロ命令とこれを終了さ
せるマイクロ命令を格納し、前記連結読み出しに
係る一連の各マイクロルーチンの最後のマイクロ
命令にそれぞれ次に読み出すマイクロルーチンの
初期アドレスを指定したアドレス制御部を設ける
とともに、前記一連の最後のマイクロルーチンの
最後のマイクロ命令の前記アドレス制御部に前記
連結読み出しを終了させるマイクロ命令のアドレ
スを設定し、前記アドレス選択手段の前記アドレ
ス選択信号の入力ラインにアンドゲートを設け、
前記連結読み出しを指令するマイクロ命令が読み
出されたとき前記アンドゲートを閉じ、前記連結
読み出しを終了させるマイクロ命令が読み出され
たとき前記アンドゲートを開く連結制御手段を設
けたことを特徴とするマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10385782A JPS58221444A (ja) | 1982-06-18 | 1982-06-18 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10385782A JPS58221444A (ja) | 1982-06-18 | 1982-06-18 | マイクロプログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58221444A JPS58221444A (ja) | 1983-12-23 |
| JPH0239812B2 true JPH0239812B2 (ja) | 1990-09-07 |
Family
ID=14365113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10385782A Granted JPS58221444A (ja) | 1982-06-18 | 1982-06-18 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58221444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646815U (ja) * | 1992-11-27 | 1994-06-28 | 三菱マテリアル株式会社 | 切削工具 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5392637A (en) * | 1977-01-26 | 1978-08-14 | Hitachi Ltd | Microprogram branch control unit |
| JPS54140846A (en) * | 1978-04-24 | 1979-11-01 | Toshiba Corp | Micro-diagnostic system |
| JPS57753A (en) * | 1980-06-02 | 1982-01-05 | Hitachi Ltd | Microprogram controller |
-
1982
- 1982-06-18 JP JP10385782A patent/JPS58221444A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5392637A (en) * | 1977-01-26 | 1978-08-14 | Hitachi Ltd | Microprogram branch control unit |
| JPS54140846A (en) * | 1978-04-24 | 1979-11-01 | Toshiba Corp | Micro-diagnostic system |
| JPS57753A (en) * | 1980-06-02 | 1982-01-05 | Hitachi Ltd | Microprogram controller |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646815U (ja) * | 1992-11-27 | 1994-06-28 | 三菱マテリアル株式会社 | 切削工具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58221444A (ja) | 1983-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0241053B2 (ja) | ||
| JPH0346850B2 (ja) | ||
| US5247624A (en) | Microprogram controller including leading microinstruction from a generator executed while succeeding microinstruction from memory is read out | |
| JPS59116855A (ja) | 制御メモリ機構 | |
| JPH0239812B2 (ja) | ||
| JP2583506B2 (ja) | データ処理装置 | |
| JPS6339928B2 (ja) | ||
| JPH0561660B2 (ja) | ||
| JPS6113612B2 (ja) | ||
| JPS6250855B2 (ja) | ||
| JPH0128965B2 (ja) | ||
| JPH04256023A (ja) | マイクロ命令実行方式 | |
| JPS6051735B2 (ja) | 中央処理装置 | |
| JPS61157944A (ja) | マイクロプログラム制御部を有するマイクロプロセツサ | |
| JPH0810429B2 (ja) | マイクロプログラム制御装置 | |
| JPS619733A (ja) | テスト装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS6218934B2 (ja) | ||
| JPH0317135B2 (ja) | ||
| JPS6362769B2 (ja) | ||
| JPS6352237A (ja) | 演算方式 | |
| JPH0133852B2 (ja) | ||
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS6136657B2 (ja) |