JPS6051735B2 - 中央処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラムメモリを用いて数多くの命
令を実現する電子計算機の中央処理装置り関するもので
ある。

従来中央処理装置はマイクロプログラムメモリ、 ？
一、、１−■−１二寸１言１を−■■（ヒ■■−を■Ｃ
ｊＪ゛１１ナ Ｌｉ″７中ｌ、−■一’１、た。

しかしマイクロプログラムも時々変更の必要がある場合
が生じるので一部には書き換え可能なメモリも用いられ
ていた。この書き換え可能なメモリを用いる場合、一般
に特殊なマイクロプログラムロードのためのルートを設
けロード時のみこのルートを用い、プログラム実行時に
はこのルートを閉じて使わないようにした簡単な構造の
ものが作られていた。したがつてプログラムを実行中に
はマイクロプログラムは書き換えられないという欠点が
あつた。

しかもマイクロプログラムを外部より書き込むための複
雑な制御回路が書き換え可能なマイクロプログラムメモ
リを用いたということで、余分に必要となつた。またこ
れまでの中央処理装置では、マッピング読出し専用メモ
リは固定記憶回路であるので、例えばマイクロプログラ
ムメモリが書き換え可能であつても、ある１つの命令に
対するマイクロプログラムの長さがＡステップとすると
これをＡステップより長い命令に作り換えよう′とする
ことは不可能でありどうしても行いたい場合はマッピン
グ読出し専用メモリの内容も書き換えねばならないとい
う欠点があつた。本発明の目的は従来のかかる欠点を除
去した中央処理装置で、読み出し専用のメモリと書き換
え丁可能なメモリをもつマイクロプログラムメモリを有
し前記書き換え可能なメモリは中央処理装置に結ばれた
標準バスにも接続され、命令実行時も標準バスからマイ
クロプログラムを書き換え可能とした中央処理装置を提
供することにある。

本発明によれば、マイクロプログラムによつてマクロ命
令を実現する電子計算機の中央処理装置において、マイ
クロプログラムを蓄積する書き換可能マイクロプログラ
ムメモリを有し、該マイクロプログラムメモリのアドレ
スとして中央処理装置のアドレスバスの出力とプログラ
ムカウンタの出力とを切換えて与えるアドレス切換手段
と、前記マイクロプログラムメモリへの入力データとし
て中央処理装置のデータバスのデータを与える手段と、
前記マイクロプログラムメモリの出力データを記憶する
マイクロ命令レジスタとを有することを特徴とする中央
処理装置が得られる。

更に本発明によれば、動作コードをマッピング読出し専
用メモリによつてアドレス変換し、得られたアドレスを
マイクロプログラムメモリのマイクロ命令のスタートア
ドレスとし、そのスタートアドレスよりロードされたマ
クロ命令を実行する一連のマイクロプログラムによつて
中央処理装置の機能を実現するものにおいて、前記マイ
クロプログラムを蓄積する書換え可能なマイクロプログ
ラムメモリを有し、前記スタート番地よりマイクロプロ
グラムが実行するようにし、このマイクロプログラムに
よつて主記憶メモリ上の前記動作コードの次の番地のデ
ータを前記マイクロプログラムメモリの一つの番地にス
トアし、その番地の内容をジャンプ先とし、そのジャン
プ先より順次ロードされ！た一連のマクロ命令に対るマ
イクロプログラム実行するようにしたことを特徴とする
中央処理装置が得られる。次に本発明の一実施例につい
て図面を参照して説明する。

第１図は本発明の一実施例である中央処理装置を示す。

第１図において、１１はデータバス、１２はアドレスバ
ス、１３は制御バスで、これら３つのバス１１，１２，
１３は標準バスと称する。この中央処理装置はアドレス
ジスタ１４、およびク命令レジスタ１５、を有し、この
アドレスレジスタ１４はアドレスバス１２に接続されて
おり、アドレスデータを出力するように構成されている
。命令レジスタ１５はデータバス１１に接続されており
、主記憶装置（図示せず）からの１ワードずつ命令を取
り出し、記憶する回路で、マッピング読出し専用メモリ
１６、マルチプレクサ１０５〜１０７およびジャンプ制
御回路１０８にそれぞれ接続されている。このマッピン
グ読出し専用メモｌ川６は命令レジスタ１５内の命令ぱ
どういうものであるかを示す部分すなわち動作コードを
示す部分をアドレス変換する回路で、この変換されたア
ドレスは各命令のマイクロプログラムのスター）ト番地
となる。なお、このマッピング読出し専用メモリは各命
令のマイクロプログラムのステップ数が異なるために必
要とする回路である。このマッピング読出し専用メモリ
１６はマルチプレクサ１７を介してマイクロプログラム
カウンタ１８に接続されており、各命令のスタート時に
、マイクロプログラムカウンタ１８にこの出力の値をセ
ットするようになつている。マイクロプログラムカウン
タ１８はマイクロプログラムメモリである読出し専用メ
モｌ川９と書き換え可能なメモリ１０１に接続されてい
る。読出し専用メモｌ川９はマイクロプログラムカウン
タ１８の出力信号をアドレス信号とし基本的な命令のた
めに用いられ、書き換え可能なメモリ１０１はプログラ
ムカウンタ１８の出力信号あるいは中央処理装置の標準
バスのアドレスバス１２の信号をアドレス信号とし中央
処理装置が使用する特殊命令のためにマルチプレクサ１
００を通して用いられる。両方のメモｌ川９，１０１の
出力はオア回路１０３を通してマイクロ命令レジスタ１
，０４に接続されている。

更に書き換え可能メモリ１０１はそのデータ入力端子が
データバス１１にも接続され且つインタフェース回路１
０２通して標準バスのデータバス１１に接続されていて
、標準バスとの間で読出しや書込みが可能であるように
構成されている。マイクロ命令レジスタ１０４はマルチ
プレクサ１０５〜１０７、ジャンプ制御回路１０８およ
びその他の演算回路や制御回路に接続され、それぞれを
制御するように構成されている。

更にマイクロ命令レジスタ１０４はタイミング発生回路
１２１に接続され、このタイミング発生回路１２１はそ
の出力パルスが各回路に供給されると共に制御バス１３
にも供給されるように接続されている。マルチプレクサ
１０５〜１０７は夫々プロセツサ回路１０９のＡアドレ
ス，Ｂアドレス，Ｄ入力端子に接続され更にジャンプ制
御回路１０８はプロセッサ回路１０９の状態を示すデー
タを引込むように線１１０によつて接続されている。プ
ロセッサ回路は第１図に示すようにシフト回路１１１，
１１２，２ボートメモリ１１３，Ｑレジスタ１１４，マ
ルチプレクサ１１５，１１６，演算回路１１７、マルチ
プレクサ１１８より構成されている。なお、シフト回路
１１１，１１２はどの方向にシフトするかシフトしない
かを示す信号線、マルチプレクサ１１５，１１６はどの
線を選ぶかを指定する信号線、演算回路１１７はどのよ
うな演算をするか指定する信号線を有するがこれらは図
示されてないがマイクロ命令レジスタ１０４の出力に接
続されるものとする。マルチプレクサ１０５，１０６，
１０７，１７は入力端子のいずれを選ぶかを制御する信
号がマイクロ命令レジスタ１０４から制御されるように
接続されている。マルチプレクサ１１８はその出力がア
ドレスレジスタ１４とデータレジスタ１１９に導かれる
ように接続されている。更にデータレジスタ１１９はそ
の出力がデータバス１１に導かれるように接続されてい
る。なお、プロセッサ回路１０９はＡＭ２９Ｏｌとして
市販されているものを示しているがプロセッサ機能があ
れば値のもので良い。

次に動作について説明すると、第１図における書き換え
可能なメモリ１０１は標準バスから見れば、１ワードが
１６ビット幅で、マイクロプログラムとしては一度に３
２ビット取り出せるものとする。すなわち線１２０は３
鉢で構成されているとする。この３林の線はインタフェ
ース１０２で２分の１幅すなわち１６本の信号線に変換
される。この場合アドレスバス１２の最下位の信号線で
インタフェース１０２を切換えるようにする。マルチプ
レクサ１００には最下位を除くアドレスバスの各信号線
が接続されている。マルチプレクサ１００は切換制御が
マイクロ命令レジスタ１０４の出力によつて行なわれる
。タイミング発生回路１２１はパルス発生回路が含まれ
ており、各種のタイミングのパルスが発生し、データバ
ス１１にデータを読み込ませるためのパルスや、データ
バスへのデータを乗せることを許可する信号線を出力す
る。このタイミング発生回路１２１は中央処理装置内部
のカウンタや命令レジスタ１５、マイクロプログラムカ
ウンタ１８、マイクロ命令レジスタ１０４、アドレスレ
ジスタ１４、データレジスタ１１９、プロセッサ回路１
０９等にもクロックパルスを与え書き換え可能メモリ１
０１にも書き込みパルスを与えるように構成されている
。ますこの中央処理装置に電源を投入するとクリア信号
が、マイクロプログラムカウンタのクリア端子に与えら
れ内部がＯとなる。

同時にタイミング発生回路１２１内部のパルス発生回路
が働きはじめ、マイクロプログラムカウンタはＯ番地よ
り順次カウントアップされる。それに従い、読出し専用
メモリ１９内からマイクロ命令が次々と取り出される。
プログラムカウンタ１８としては、２ボートメモリ１１
３１ワードを用いればよい。主記憶のＯ番地からプログ
ラムの実行が始まるとすれば、主記憶装置内にもＯ番地
よりプログラムを書き込んでおく。またマイクロプログ
ラムもＯ番地より２ボートメモリ１１３のプログラムカ
ウンタの内容をＯにし、アドレスレジスタ１４にその値
を取り出し、主記憶装置よりＯ番地の内容を続み込むよ
うなマイクロプログラムを書いておかねばならない。Ｏ
番地の内容は命令レジスタ１５に続み込まれ、マッピン
グ読出し専用メモリ１６で今読み込まれた命令のマイク
ロプログラムの記憶されている番地が取り出されその値
にマイクロプログラムカウンタ１８はセットされる。し
たがつてマイクロプログラムカウンタ１８は今度は０番
地の命令に対するマイクロプログラムを実行しはじめる
。一連のマイクロプログラムが終了すると・次に２ボー
トメモリ１３内のプログラムカウンタの内容を＋１して
これを前と同様にアドレスレジスタ１４に取り出し、１
番地の内容を命令レジスタ１５に読み込む。以後の動作
は前と同じである。今述べた説明では、読出し専用メモ
リ１９の命令を用いてプログラムの実行を行つたが、読
出し専用メモリ１９に書き換え可能なメモリ１０１へ標
準バスを用いて命令のビットパターンを読み込むような
プログラムを書き込んでおけば書き換えノ可能なメモリ
１０１もマイクロプログラムメモリとして用いることが
できる。

すなわち、読出し専用メモリ１９にない特殊な命令は書
き換え可能メモリ１０１を用いて実行てきる。またこの
書き換え可能メモリ１０１を用いれば、マイクロプログ
ラムの長さが不明な命令を追加する場合でも、マッピン
グ読出し専用メモリ１６の内容を書き換えずにすますこ
とができる。これを第２図を用いて説明する。２１は２
ワードの命令を示し、最初のワードは動作コードを示す
部分ＢＰＣを持つている。

これ以外のビットがデイスプレースメントであつたりレ
ジスタ指定のビットであつたりする。今動作コードを示
す部分（５ＰＣが８ビットであるとすると２５６種類の
命令を作ることができる、ところが、動作コードを示す
部分ｂヤＣ以外の部分がビット数を多く必要とする場合
は動作コードを示す部分σＰＣを８ビットとることはで
きない。この場合命令の次のワードを命令の種類を増す
ためのデータとして用いる。命令２１の動作コードを示
す部分間ＰＣはマッピング読出し専用メモリのアドレス
であり、この動作コードを示す部分間ＰＣで示すマッピ
ング読出し専用メモＩ川６の番地にはＡというデータが
はいつているとする。マッピング読出し専用メモリ１６
のビット幅は１０ビットすると１０２４ワードのメモリ
まで指定できる。マイクロプログラムカウンタは１６ビ
ットであるとする。この１６ビットのうち上位６ビット
と下位置０ビットはマイクロ命令レジスタ１０４の出力
によつて独立にセット可能なように構成する。マッピン
グ読出し専用メモリ１６の出力のＡというデータは、マ
ルチプレクサ１７を経てマイクロプログラムカウンタの
下位置０ビットに導かれＡという値にセットされる。す
なわち読出し専用メモリ１９のＡ番地からのマイクロプ
ログラムを実行する。読出し専用メモリ１９のＡ番地か
らは、命．令２１の第２ワードに書き換え可能なメモリ
の２２で示す部分にストアするプログラムが含まれてい
る。また２３で示される部分にはジャンプのマイクロ命
令をストアするプログラムも含まれる。これらは標準バ
スを使つて行なわれる。最後の部．分にはＢ番地にジャ
ンプする命令が含まれる。Ｂ番地は書き換え可能なメモ
リのエリヤでここにはＣ番地にジャンプする命令が書き
込まれているので、Ｃ番地にジャンプし、ｃ番地より命
令２１に対する一連のマイクロプログラムを実行する。
最・後のところでマイクロプログラムカウンタ１８の上
位６ビットをＯにクリアするプログラムを実行しておく
。これは次のマイクロ命令に対して読出し専用メモリ１
９のマイクロプログラムを実行するためである。第２図
に示すように、両メモリ１９，１０１は、マイクロプロ
グラムカウンタから見ると夫々０番地から１０２旙地、
１０２４番地以上である。

書き換え可能なメモリはマイクロプログラムの１ワード
が標準バスから見ると２ワードに当る。したがつて書き
換え可能なメモ１川０１の２３，２２は標準バスから見
ると各々１ワードに当る。以上述”べたように命令２１
の第２ワードの内容Ｃの値を変えることによつて、マッ
ピング読出し専用メモリの内容を書き換えると同じ効果
があり、これはマッピング読出し専用メモリの値に依存
しないから、マッピング読出し専用メモリの内容を書き
換えずに命令の追加が可能ということになる。以上で本
発明の要点についての説明を終る。次の関連の薄い部分
の動作を簡単に述べると、マルチプレクサ１０５，１０
６，１０７は命令レジスタ１５かマイクロ命令レジスタ
１０４のいずれのデータによつても演算できるようにす
るためのものであり、ジャンプ制御回路１０８は演算回
路１１７の演算結果によつて条件ジャンプをするための
ものである。線１１０の状態と、線１２２か線１２３の
状態とを比較し条件が一致すると出力線１２４にパルス
が発生しマイクロプログラムカウンタ１８に線１２５の
ジャンプ先番地が読み込まれる。プロセッサ回路１０９
の動作については一般的であるのでここでは省略する。
本発明は以上説明したようにマイクロプログラムメモリ
を標準バスからもアクセスできる構成とすることにより
、特殊命令の追加が容易となり、また命令を追加する場
合もマッピング読出し専用メモリの内容を書き換えずに
行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示したブロック図、第２図は
、命令の追加をする場合の各メモリの内容を示す図であ
る。 １５・・・・・命令レジスタ、１６・・・・・・マッピ
ング読出し専用メモリ、１８・・・・・マイクロプログ
ラムカウンタ、１９・・・・・・読出し専用メモｌ八１
０１・・・書き換え可能なメモリ、１０４・・・・マイ
クロ命令レジスタ、１０９・・・・・・プロセッサ回路
。

Claims (1)

【特許請求の範囲】
1. １ 命令コードおよび前記命令コードを実現するマイク
   ロプログラムの格納先頭アドレスを送出するプロセッサ
   と、前記プロセッサに接続されたアドレスバスおよびデ
   ータバスと、前記命令コードをデコードし対応するアド
   レスに変換するマッピング手段と、特定番地に指定され
   たアドレスへのジャンプ命令を含む前記マイクロプログ
   ラムを格納し且つ前記アドレスバスおよびデータバスに
   接続された書き換え可能な第一のメモリと、前記マッピ
   ング手段からのアドレスによつてアクセスされ前記特定
   番地へ前記先頭アドレスを書き込むプログラムおよび前
   記特定番地へのジャンプ命令が格納された第二のメモリ
   と、前記第一および第二のメモリの続出しアドレスを制
   御するプログラムカウンタと、前記第一のメモリに前記
   アドレスバスの出力と前記プログラムカウンタの出力と
   を切換えて与えるアドレス切換手段とを有することを特
   徴とする中央処理装置。