JPS58221444A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、中央演算処理装置のマイクロプログジム制御
装置に関する。

第１図に示された如く、一般に、中央演算処理装置（Ｃ
ＰＵ）１は、制御部１ａと演算部１ｂとから成り、パス
ライン２によって主記憶装置３および周辺装置４と関連
されるものであシ、計算機システムの核をなすものであ
る。また、制御部１ａはパスラインを介して入力される
命令に基づき、演算部１ｂを制御するものであシ、これ
に対応するものとして、従来第２図の構成図に示された
マイクロプログラム制御装置が知られている。

第２図に示された如くマイクロプログラム制御装置は、
入力命令レジスタ２１、アドレス選択回路２２、マイク
ロプログラムアドレスレジスタ２３、ページレジスタ２
４、マイクロプログラム記憶装置２５、マイクロ命令レ
ジスタ２６、マイクロ命令デコーダ２７とを備えて構成
されている。

入力命令レジスタ２１の内容はアドレス選択回路２２を
介してマイクロプログラムアドレスレジスタ２３に置数
されるようになっている。ページレジスタ２４の内容は
マイクロプログラムによって制御される。マイクロプロ
グラム記憶装置２５のアドレス指定はページレジスタ２
４とマイクロプログラムアドレスレジスタ２３の内容を
連結したものによってなされるようになっておシ、これ
によシ指定されたアドレスに格納されているマイクロ命
令の１語が読み出されるようになっている。

読み出されたマイクロ命令はマイクロ命令レジスタ２６
に記憶される。

マイクロ命令は第３図の如く３２ビツトから形成されて
おり、それらは演算制御部２ａ、アドレス選択ビット（
Ｓ）２ｂ、ページ制御部（ＰＦ）２Ｃおよびアドレス制
御部（ＡＤＦ）２ｄに区分されている。マイクロ命令の
演算制御部２ａの内容はマイクロ命令デコーダ２７で解
読され、各種の制御信号が演算部１ｂに出力される。ア
ドレス選択ビット２ｂの内容はアドレス選択回路２２を
切換制御するものであシ、ページ制御部２Ｃの内容は分
岐先ページを指定するものでｓｂページレジスタ２４に
、アドレス制御部２ｄの内容は分岐先アドレスを指定す
るものであシアドレス選択回路２２にそれぞれ伝送され
、これに基づいて次のマイクロ命令が読み出される。こ
のようにして一連のマイクロ命令からなるマイクロ命令
群が順次実行される。マイクロ命令群の最後のマイクロ
命令のアドレス選択ピッ、ト２ｂの内容によって、アド
レス選択回路２２を切換え、入力命令レジスタ２１の内
容をマイクロプログラムアドレスレジスタ２３に置数さ
せるように制御する。従ってページ制御部２Ｃによシ指
定されるページ内で、各々のマイクロ命令に対応したア
ドレスへの分岐が可能となっている。

上記したマイクロプログラム制御装置は、周辺装置等に
よシそのマイクロルーチンを実行させる入力命令を入力
させることによシ、１つの入力命令で所要のマイクロ命
令群（以下マイクロルーチンと称する）の演算を実行さ
せることができるという特徴を有するものである。

また、上記したマイクロプログラム制御装置の機能診断
は、診断のための命令とデータを入力し、これに対し正
しい演算等が実行されているかどうかを、出力されたデ
ータに基づいて判断するという方法によシ行われておシ
、制御部１ａの機能は命令とデータの組み合わせを１口
実行させるだけで判断できるが、演算部１ｂの機能は１
つの命令に対しデータを複数回与えて実行させることに
よシ診断する必要がある。

従って、診断を行うには、周辺装置等を用いて数多くの
診断命令を、正しいタイミングで順次投入しなければな
らないこと、あるいは、主記憶装置２に自己診断プログ
ラムを設ける場合であっても、診断の精度をよシ向上さ
せるためにはプログラムが大規模になるとともに作成が
困難なものになシ、特に近年、マイクロプログラム制御
装置が多機能化されたことなどに伴い、主記憶装置の容
量面での制約等から十分な診断を行うことができない場
合もあるという欠点を有していた。

本発明の目的は、１つの入力命令によって複数の入力命
令に相当する複数のマイクロルーチンを実行させること
ができ、例えば複数の命令処理に相当する動作を連続し
て行うことによって、診断プログラムの容量と作成の負
担を軽減させ、診断効率又は演算効率を向上させること
ができるマイクロプログラム制御装置を提供することに
ある。

本発明は、所望に応じて与えられる連結読み出し信号を
出力する第１の手段と、該信号が入力され且つ前記マイ
クロ命令群（マイクロルーチン）の最終マイクロ命令が
読み出されたとき次に読み出すマイクロ命令群のアドレ
スを指定する第２の手段とを設けることによシ、予め定
められた複数のマイクロルーチンを連結させて読み出し
、例えば、診断プログ２ムの容量と作成の負担を軽減さ
せ、診断効率又は演算効率を向上させようとするもので
ある。

以下、本発明の好適な実施例を図に基づいて詳細に説明
する。

第４図に本発明の具体的な一実施例が示されている。図
中第２図図示従来例と同一機能のものには同符号を付し
て説明を省略するものとする。

第４図において、第２図図示従来例と異なる点は、マイ
クロ命令デコーダ２７の出力信号の一部によシ駆動され
るフリップ７０ツブ３２と、このフリップフロップ３２
の出力信号とマイクロ命令レジスタ２６のアドレス選択
ピッ）２ｂの情報を入力とするアンド回路３１とが設け
られ、このアンド回路３１の出力がアドレス選択回路２
２にアドレス選択信号として入力されていることにある
。

また、マイクロプログラム記憶装置２５内に格納されて
いるマイクロ命令の構成は、前記第３図に例示したもの
と同様になっている。なお、演算制御部２ａは、演算の
種類を指定するファンクションフィールドＦ（９ビツト
）、読み出しレジスタを指定するソース・レジスタ・フ
ィールドＲ８（６ビツト）、書き込みレジスタを指定す
るデスティネーション・レジスタ・フィールド几Ｄ（６
ビツト）から形成されている。

上記の如く構成される実施例の動作について、以下に説
明する。

基本的な動作については従来例と同様であるから省略し
、本発明に係る要部動作を中心に説明する、まず、アド
レス選択ビット２ｂの情報はマイクロプログラムアドレ
スレジスタ２３に置数させるアドレスを、入力命令レジ
スタ２１のものにするか、マイクロ命令レジスタ２６の
ものにするかを選択する情報（アドレス選択信号）であ
り、例えば′１″のときは前者を、″０“のときは後者
を選択するようになっている。このアドレス選択信号は
アンド回路３１を介してアドレス選択回路２２に入力さ
れている。また、マイクロ命令デコーダ２７に例えば診
断を指令する命令（マイクロルーチンの連結読み出し命
令）が読み出されたとき、フリップフロップ３２から連
結読み出し信号″′０＃を出力させるようにリセットす
る制御信号が出力され、また、診断終了命令が入力され
たときフリップフロップ３２をセットさせる制御信号が
出力される。この連結読み出し信号はアンド回路３１を
制御するものでアシ、通常の演算処理ではこの信号は′
１”になっているからアンド回路に入力ちれるアドレス
選択信号はそのままアドレス選択回路２２に伝達される
。これによって、アドレス選択信号が１０”のときはマ
イクロ命令のアドレス制御部２ｄが選択され、順次一連
のマイクロルーチンが実行される。一方、一連めマイク
ロルーチンの最後のマイクロ命令のアドレス選択ピッ）
２ｂのアドレス選択信号を′１”としておくことにより
、入力命令レジスタ２１の内容が選択されてマイクログ
ログラムアドレスレジスタ２３に置数される。これによ
って入力命令に対応したマイクロルーチンへの分岐が行
われる。

これに対し、連結読み出し信号が０”のときは、アンド
回路３１の出力信号は、アドレス選択ピッ）２ｂの内容
にかかわらず常に６０″となる。

従って、マイクロ命令のアドレス選択ビット２ｂに″１
“が記述されているマイクロルーチン最後の命令であっ
ても、入力命令レジスタ２１の内容が置数されることな
く、アドレス・フィールド２ｄで指定されるアドレスに
分岐され、入力命令が与えられていなくても、予め定め
られた次のマイクロルーチンが連続して実行される。

上記した如く、複数のマイクロルーチンを連結させて読
み出し実行させることができるマイクロプログラム例が
第５図に示されている。第５図（ａ）に示されたＴＥＳ
Ｔ命令のマイクロルーチンにはフリップフロップ３２の
リセット処理が記述されておシ、この命令が実行される
ことによって連結読み出し状態（診断状態）にさせるこ
とができる。

また、アドレス・フィールド責ＡＤＦ）には次に連結き
れるべきマイクロルーチンのアドレス、図示ではＡＤＤ
命令、が記述されている第５図（ｂ）に示されたＡＤＤ
命令のマイクロルーチンの最後のマイクロ命令には、ア
ドレス選択ビット（８）に′ＩＮが記述され、且つアド
レス・フィールド（ＡＤＦ）Ｋ８０Ｂ命令が記述されて
いる。これによって、ＡＤＤ命令実行後通常の処理状態
においては、入力命令によシ指定されるアドレスへ多分
岐が行われるが、診断状態のときは自動的に第５図（Ｃ
）に示されたＳＵＢ命令に分岐される。同様にして、診
断状態ではその都度入力命令を与えることなく順次子め
定められた順序で複数のマイクロルーチンが自動的に連
結されて実行される。最後に第５図（ｅ）のＴＥＳＴＥ
ＮＤのマイクロルーチンに分岐されると、フリップ７０
ツブ３２がセット処理され、診断状態が解除されて通常
の処理状態に復帰される。

このようなプログラム例によれば、アドレス選択ビン）
（Ｓ）が′１″のときは従来利用されなかったアドレス
・フィールド（ＡＤＦ）を有効利用するもので、ＴＥＳ
Ｔ命令のためのわずかなマイクロルーチンの他には新た
なマイクロ命令をまったく必要としない。

上述したように、本実施例によれば、１つの入力命令に
よって、複数の入力命令に相当する複数のマイクロルー
チンを実行させることができることから、入力命令の数
を大幅に少なくすることができ、入力命令プログラムの
容量と作成の負担を著しく軽減させることができるとい
う効果がある。

特に、診断を行わせる診断プログラムを簡単なものとす
ることができることから、診断効率が著しく向上される
という効果がある。

なお、上記実施例においては、入力命令によって読み出
されたマイクロ命令によって連結読み出し状態（診断状
態）にさせるものについて説明したが、この他、外部か
らアンド回路３１又はフリップフロップ３２に直接連結
読み出し信号を入力させても同様の効果が得られる。

また、上記実施例では診断プログラムを中心に説明した
が、本発明はこれに限られるものではなく、１つの入力
命令で複数の命令の機能を実現するマクロ命令を適用す
ることも可能である。このようなマクロ命令の一例が第
６図に示されている。

同図（ａ）はＡＤＤ命令、加算データ、および５ＨＩＦ
Ｔ命令の３語から成る従来の個別命令プ日グラムを示し
ておシ、これを同図（ｂ）の如（ＡＤＤ＆５ＨＩＦＴの
マクロ命令と加算データの２語で形成することができる
のである。このようなマクロ命令の実現は、命令の読み
出し処理を必要に応じて禁止するようにマイクロプログ
ラムを構成することによって一層効果的なものとなる。

第７図に本発明の他の実施例が示されている。

また、第８図にそのマイクロ命令の構成が示されている
。図示された如く、入力命令レジスタ２１の次に命令デ
コーダ７１が設けられてお）、入力命令レジスタ２１に
一時記憶された入力命令によシ指定されるマイクロプロ
グラムの初期アドレスが出力される。アドレス選択回路
２２は前記実施例と同様に、命令デコーダ７１から出力
されるマイクロプログラム初期アトゞレスとマイクロ命
令レジスタ２６に一時記憶されたマイクロ命令のアドレ
スフィールド２ｄのいずれかを選択する。この構成の場
合には、命令に対応する各マイクロルーチンの最後のマ
イクロ命令のアドレス選択ビット（Ｓ）を′１″にし、
アドレス・フィールド（ＡＤＦ）には診断時等に続いて
実行するマイクロ命令チ／の初期アドレスを記述してお
くことによシ、第４図図示実施例と同様の効果を得るこ
とができる。さらに、第７図図示実施例では、アドレス
・フィールド（ＡＤＦ　）に任意のアドレスを記述でき
るため、診断時等において、あるマイクロルーチン終了
後の分岐先は必ずしも次のマイクロルーチンの先頭でお
る必要はなく、次のマイクロルーチンの途中に分岐する
こともできる。従って、本実施例では、第４図図示実施
例の効果に加えて、マクロ命令定義の融通性が高いとい
う効果がある。

第９図に本発明の更に他の実施例が示されており、第１
０図はそのマイクロ命令の構成が示されている。第９図
に示された如く、マイクロプログラムアドレスレジスタ
２３に一時記憶されたアドレス信号に、＋１してアドレ
ス選択回路２２に出力するインクリメンタ９１が設けら
れている。アドレス選択回路２２では、命令デコーダ５
１から出力されるマイクロプログラム初期アドレスとイ
ンクリメンタ９１の出力のいずれかを次のアドレスとし
て選択するようになっている。本実施例ではアドレス・
フィールドが不要なためマイクロ命令語長を短かくでき
る。また、異なる入力命令に対するマイクロ、ルーチン
で重複して使用されているマイクロ命令がある場合にも
、マイクロプログラム記憶装置２５内の全マイクロ命令
を重複することなく実行することができるという効果が
ある。

以上説明したように、本発明によれば、１つの入力命令
によって複数の入力命令に相幽する複数のマイクロルー
チンを連続して実行させることができることから、入力
命令の数を大幅（少なくすることかでき、診断プログラ
ム等の容量と作成の負担を軽減でき、診断効率又は演算
効率を向上できるという効果がある。

【図面の簡単な説明】

第１図は中央演算処理装置と主記憶装置および周辺装置
の関連を示す概略構成図、第２図は従来のマイクロプロ
グラム制御装置の構成図を、第３図はマイクロ命令構成
図、第４図は本発明の一実施例の構成図、第５図（ａ）
〜（ｅ）はマイクロプログラムの一例を示す説明図、第
６図（→、（ｂ）はマクロ命令の一例を示す説明図、第
７図、第９図はそれぞれ本発明の他の実施例の構成図、
第８図、第１０図はそれぞれ第、７図、第９図に対応す
るマイクロ命令の構成図である。 ２１・・・入力命令レジスタ、２２・・・アドレス選択
回路、２５・・・マイクロプログラム記憶装置、２６・
・・マイクロ命令レジスタ、２７・・・マイクロ命令デ
コーダ、３１・・・アンド回路、３２・・・７９ンプフ
ロン熊　２　凹 蒸　３　菌 第　４　菌 （Ｌ）　　７ＥＳ７：　　４　　ゾ　７Ｉ・・　１７０
ノ　リＣ 〃 （ｅ）ＴＥ５ｒＥＮθ°　ｔ／　　゛ツア　Ｏｖフリ　
　−＄２図 （＾）（ｂ） 第　７　■ 第　δ　図

Claims (1)

1. 【特許請求の範囲】 工、関連する複数のマイクロ命令から成るマイクロ命令
   群が複数格納されているメモリから、入力命令レジスタ
   に取込まれた入力命令ごとに該入力命令に対応する１群
   の前記マイクロ命令群の内容を順次読み出すとともに、
   該マイクロ命令の内容に基づいて演算部を制御するよう
   に形成されたマイクロプログラム制御装置において、所
   望に応じて与えられる連結読み出し信号を出力する第１
   の手段と、該信号が入力され且つ前記マイクロ命令群の
   最終マイクロ命令が読み出されたとき次に読み出すマイ
   クロ命令群のアドレスを指定する第２の手段と、により
   予め定められた複数のマイクロ命令群を連結させて読み
   出すように構成されたことを特徴とするマイクロプログ
   ラム制御装置。 ２、特許請求の範囲第１項記載の発明において、前記第
   １の手段は、前記入力命令レジスタを介して取り込まれ
   る連結読み出し命令を記憶する記憶回路であることを特
   徴とするマイクロプログラム制御装置。 ３、特許請求の範囲第１項記載の発明において、前記第
   １の手段は、独立に設けられたものであることを特徴と
   するマイクロプログラム制御装置。 ４、特許請求の範囲第１項乃至第３項記載の発明におい
   て、第２の手段は前記最終マイクロ命令の一部に設定さ
   れている次アドレスを指定するものであることを特徴と
   するマイクロプログラム制御装置。 ５、特許請求の範囲第１項乃至第３項記載の発明におい
   て、第２の手段は予め定められた演算に基づいて前記最
   終マイクロ命令のアドレスから次アドレスを指定するも
   のであることを特徴とするマイクロプログラム制御装置
   。