JPS5833965B2 - コンピュ−タ診断方法およびその装置 - Google Patents

コンピュ−タ診断方法およびその装置

Info

Publication number
JPS5833965B2
JPS5833965B2 JP52150683A JP15068377A JPS5833965B2 JP S5833965 B2 JPS5833965 B2 JP S5833965B2 JP 52150683 A JP52150683 A JP 52150683A JP 15068377 A JP15068377 A JP 15068377A JP S5833965 B2 JPS5833965 B2 JP S5833965B2
Authority
JP
Japan
Prior art keywords
diagnostic
input
output
control data
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52150683A
Other languages
English (en)
Other versions
JPS5391643A (en
Inventor
マルク・イリチ・バクサンスキイ
ヴアレリ−・フエドロヴイチ・グセフ
ゲンリフ・イサエヴイチ・クレンゲル
ヴイクトル・ペトロヴイチ・ミハイロフ
ラヴイル・サフイエヴイチ・クラムシイン
ゲルマン・ペトロヴイチ・ソロキン
アザト・ウスマノヴイチ・ヤルムハメトフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GERUMAN BETOROICHI SOROKIN
Original Assignee
GERUMAN BETOROICHI SOROKIN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GERUMAN BETOROICHI SOROKIN filed Critical GERUMAN BETOROICHI SOROKIN
Publication of JPS5391643A publication Critical patent/JPS5391643A/ja
Publication of JPS5833965B2 publication Critical patent/JPS5833965B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】 本発明はコンピュータ技術であるマイクロプロセス・コ
ンピュータの診断システム、特にコンピュータ診断方法
およびその装置に関する。
本発明は、専用コンピュータ、汎用コンピュータ、自動
制御システムおよび他のデータ処理システムに有効に使
用することができる。
基本制御データファイルを有するマイクロプログラム化
されたコンピュータの従来の診断方法は診断用制御デー
タを使用して不調なコンピュータ回路の位置を発見する
ことによる(参照:ソ連国発明者証第474008号、
分類GO6f9/12、Go 6 f 1110 O)
上述の方法は診断用制御データファイルが存在すること
を必須条件とする。
このファイルの制御ワード(マイクロ命4−)は診断に
必要なデータのデータ処理機能を制御するマイクロ操作
指令用ビットと共に診断機能を制御するマイクロ操作指
令用ビットを有しなければならない。
診断は段階毎に回路を検査するので、1機械サイクル内
に実行されるデータ処理機能を制御するマイクロ操作指
令の数はデータ処理の場合より診断の場合の方が常に小
さい。
ゆえに診断マイクロ命令の大部分のビットはデータを全
く含んでいない。
このことは診断用マイクロ命令記憶容量の不完全な利用
を意味している。
−古諺断の効率を上昇させるとできるだけ多くのデータ
処理用マイクロ操作指令を実行することになる。
このことは、これらのマイクロ操作指令を収容するため
のビット数をより多く必要とし、従って、制御ワード長
すなわち診断用データ記憶領域が増加することになる。
上述の方法を実行するための従来のコンピュータ診断装
置(参照:前記の発明者証)は基本制御データ記憶装置
を具備する。
該基本制御データ記憶装置の入力および出力はこの記憶
装置を制御する制御装置に接続し、また、他の出力は基
本デコーダのデータ入力と他の制御装置とに接続する。
該データ入力の数は1機械サイクル内に実行される基本
マイクロ操作指令の数と同じである。
前記他の制御装置は前記基本制御データ記憶装置とコン
ピュータデータ処理装置とに接続し、該コンピュータデ
ータ処理装置は基本デコーダに付随する制御装置と検査
装置とに接続する。
該検査装置の他の入力は前記基本制御データ記憶装置に
接続し、一方出力およびもう1つの入力は第3の制御装
置に接続し、該第3の制御装置の入力および出力は診断
制御データ記憶装置に接続し、該診断用制御データ記憶
装置の出力は付加的デコーダに接続する。
該付加的デコーダの数は診断装置の1オペレーシヨンサ
イクル内に実行される診断用マイクロ操作指令の数と同
じである。
前記付加的デコーダは前記診断装置に接続する。
上述の方法を実行するためコンピュータ診断装置は制御
データを記憶する装置を2つ有する。
第1の装置は基本制御データ(データ処理マイクロプロ
グラム)と診断用制御データ(診断用マイクロプログラ
ム)とを記憶するためのものであり、一方策2の装置は
診断用制御データのみを記憶するためのものである。
この2つの記憶装置から制御ワードが同じマイクロ命令
レジスタに対して選択され、さらに2つの記憶装置は初
期選択用フリップフロップによって制御される共通のア
ドレスレジスタを有する。
この2つのマイクロ命令は同じビット長である。
マイクロプログラム制御コンピュータにおいては、マイ
クロプログラム制御データはコスト的に高い永久メモリ
に記憶され、このコストは記憶される制御データが大量
になればなるほど非常に大きくなる。
この場合、永久メモリの一部は低コストであるが応答速
度が小さいものから構成されている。
この結果、単一の機能ユニットは物理的構造、応答速度
、コストおよびデータ記憶容量が異なる2つの部分に分
割されている。
しかしながら、この機能ユニットは機能的には一体であ
る。
この理由は、機能ユニットは異なる部分から供給するこ
とができる単一のデータレジスタを常に有するからであ
る。
パネルのマイクロ操作指令および診断用マイクロ操作指
令は、通常、前記機能ユニットの低応答速度および比較
的低コストの部分から入力される(参照二マイクロプロ
グラミング、サミア ニス ハラサン(Samir S
、Hassan)、ニューヨーク、1970)。
このため、制御データ記憶の総領域はむしろ太き過ぎて
、情報の記憶に十分使用されない領域と共に全く使用さ
れない領域が存在することになる。
本発明の目的は、前述の従来形における問題点にかんが
み、診断用制御データファイルによって占有される領域
を実質的に縮小するコンピュータ診断方法を提供するこ
とにあり、また該方法を実行するために、基本制御デー
タファイルおよび診断用制御データファイルの使用のた
めに用意された制御データ記憶領域を最小にし該領域の
十分な使用を得ることができるコンピュータ診断装置を
提供することにある。
さらにまた他の目的は診断試験の種々の組合せの創作を
可能にして診断装置の機能的可能性を実質的に拡大する
ことにある。
上述の目的を達成するために本発明においては、特定発
明として、基本制御データと該基本制御データに関する
制御フラグにより構成される診断用制のデータとを、そ
れぞれ、相異なる基本制御データ記憶装置と診断用制御
データ記憶装置とに記憶し、エラーを検出した場合に前
記基本制御データ記憶装置からデータ処理装置へのマイ
クロ操作指令の転送を禁止し、前記診断用マイクロ操作
指令を所定のシーケンスに従って診断用制御データ記憶
装置から選択し、前記診断用マイクロ操作指令を用いて
前記基本制御データ記憶装置からマイクロ操作指令を選
択し、一定のマイクロ操作指令を前記基本制御データ記
憶装置からフェッチして所定の診断手順の実行を提供す
るようにしたことを特徴とするマイクロプログラム化し
たコンピュータを診断するコンピュータ診断方法が提供
される。
また、本発明においては、併合発明として、基本制御デ
ータ記憶装置を具備し、該基本制御データ記憶装置の入
力および出力が第1の制御装置に接続し、一方他の出力
が第1のデコーダのデータ入力に接続し、該第1のデコ
ーダの数が1コンピユータサイクル内に実行される基本
マイクロ操作指令の数と等しく、前記第1のデコーダが
第2の制御装置に接続し、該第2の制御装置が前記基本
制御データ記憶装置の前記制御装置とコンピュータデー
タ処理装置とに接続し、該コンピュータデータ処理装置
が前記第1のデコーダに接続する第2の制御装置と検査
装置とに接続し、該検査装置の他の入力が基本制御デー
タ記憶装置に接続し、かつ、前記検査装置の出力および
他の入力が診断装置に接続し、該診断装置の出力が第3
の制御装置に接続し、該第3の制御装置の入力および出
力が診断用制御データ記憶装置に接続し、該診断用制御
データ装置の出力が第2のデコーダに接続し、該第2の
デコーダの数が診断装置の1オペレーシヨンサイクル内
に実行される診断用マイクロ操作指令の数に等しく、前
記第2のデコーダが前記診断装置に接続する前記コンピ
ュータ診断方法を実行するためのマイクロプログラム化
されたコンピュータを診断するコンピュータ診断装置に
おいて、前記基本制御データ記憶装置の出力に接続する
入力と該基本制御データ記憶装置の前記制御装置に接続
する出力とを備える一致ゲートの第1群と、前記診断装
置の出力に接続する入力と前記一致ゲートの第1群の他
の入力に接続する出力とを備えるフリップフロップと、
を有し、前記フリップフロップの出力にイネーブル信号
がある場合、基本制御データの個々の基本制御ワードの
アドレヌフラグが前記診断用制御データ記憶装置から前
記基本制御データ記憶装置の前記制御装置に転送され、
また、前記コンピュータ診断装置は、前記診断用制御デ
ータ記憶装置の他の出力に接続する入力と前記フリップ
フロップの出力に接続する他の入力とを備える一致ゲー
トの第2群と、該一致ゲートの第2群の出力に接続する
入力と前記第1のデコーダの動作入力に接続する出力と
を備えるオア・ノットゲート群と、を具備する。
前述の構成によって前記フリップフロップの出力にイネ
ーブル信号がある場合、選択された基本制御ワードに含
まれ、かつあらかじめ定められた診断手順を実行するた
めに用意された基本マイクロ操作指令のフラグ(アドレ
ス情報)が前記一致ゲートの第2群とオア・ノットゲー
ト群とを介して前記第1のデコーダに転送されて、あら
かじめ定められた基本マイクロ操作指令が実行され、さ
らにまた、前記コンピュータ診断装置は、前記第1のデ
コーダに付随する前記制御装置の出力に接続する入力と
前記診断装置の出力に接続する入力と前記オア・ノット
ゲート群の他の入力に接続する出力とを備える第2のフ
リップフロップを具備し、前記第1のデコーダに付随す
る前記制御装置の出力からの信号が前記第2のフリップ
フロップをセットすると、該第2のフリップフロップは
信号を発信し、該信号はオア・ノットゲート群を介して
前記第1のデコーダのすべてに転送され、一方前記診断
装置の出力からの信号によって前記第2のフリップフロ
ップによってリセットされて前記第1のデコーダのすべ
ての動作が停止され、また、前記診断装置の出力の1つ
を前記基本制御データ記憶装置の入力に接続することに
よって、該基本制御データ記憶装置に前記診断装置から
の前記信号が転送されて該基本制御データ記憶装置から
の基本制御ワードの選択が停止されるようにしたコンピ
ュータ診断装置が提供される。
本発明の方法を実行するための上述の本発明により提案
されるコンピュータ診断装置の実施例によれば、基本制
御データの部分のみが診断の目的として使用されるので
診断用制御データの大きさを最小にできる。
同時に診断用制御データの制御ワードが基本制御データ
に関する制御フラグのみを含むので、制御ワードの中の
データを簡潔にすることができる。
基本制御データと診断用制御データとを別個に記憶する
ことから生ずるこれらの特徴によってトータルの制御デ
ータ記憶領域を縮小させ且つ制御データ記憶装置の実効
容量を増加させることができる。
診断中においては、データ処理機能はデータ処理の場合
と同じマイクロ操作指令によって制御され、また同じ制
御回路が使用される。
また診断中においてデータ処理機能のいかなるマイクロ
操作指令も実行できることによって、実際にはマイクロ
操作指令のいかなる組合せを形成して種々の診断の問題
を解決することができる。
これにより、本発明により提案されるコンピュータ診断
装置の機能的可能性を拡大することができ且つ該診断装
置を簡略化することができる。
本発明の目的および特徴を、添付図を参照して本発明の
一実施例を説明することによってさらに明らかにする。
本発明により提案されるコンピュータ診断方法は、エラ
ーを検出した場合に基本制御データ記憶装置からデータ
処理装置へのマイクロ操作指令の転送を禁止し、診断用
マイクロ操作指令を所定のシーケンスに従って診断用制
御データ記憶装置から選択し、前記診断用マイクロ操作
指令を用いて前記基本制御データ記憶装置からマイクロ
操作指令を選択し、一定のマイクロ操作指令を前記基本
制御データ記憶装置からフェッチして所定の診断手順の
実行を提供するようにしたことを特徴とする。
このような方法を実行する装置について説明する。
第1図において、コンピュータ診断装置は基本制御デー
タ記憶装置1を有し、基本制御データ記憶装置1の入力
2および出力3は制御装置4に接続する。
基本制御データ記憶装置1の出力5は主デコーダ7のデ
ータ人力6に接続し、主デコーダIの数は1機械サイク
ル内に実行される基本マイクロ操作指令の数に等しい。
主デコーダ7の出力は制御装置9の入力8に接続し、制
御装置9の出力10は制御装置4の入力11に接続する
制御装置9の出力12および入力13のそれぞれはコン
ピュータデータ処理装置16の入力14および出力15
に接続し、コンピュータデータ処理装置16の出力17
は検査装置19の入力18に接続し、検査装置19の入
力20は基本制御データ記憶装置1の出力21に接続す
る。
検査装置19の入力22および出力23はそれぞれ診断
装置26の出力24および入力25に接続し、診断装置
26の出力27は制御装置29の入力28に接続する。
制御装置29の入力30および出力31はそれぞれ診断
制御データ記憶装置34の出力32および入力33に接
続する。
診断制御データ記憶装置34の出力35は付加的デコー
ダ36の入力に接続し、付加的デコーダ36の数は診断
装置26の1オペレーシヨンサイクル内に実行される診
断用マイクロ操作指令の数に等しい。
付加的デコーダ36の出力は診断装置26の入力37に
接続する。
さらに本発明に係るコンピュータ診断装置は第1群の一
致ゲート38を有し、一致ゲート38は診断制御データ
記憶装置34の出力40に接続する入力39と制御装置
4の入力41に接続する出力とを備える。
また前記装置はフリップフロップ42を有し、フリップ
フロップ42は診断装置26に接続する入力と一致ゲー
ト38の入力44に接続する出力とを備える。
従って、フリップフロップ42の出力からイネーブル信
号が発信されている場合、基本制御データの個々の基本
制御ワードのアドレスフラグが診断制御データ記憶装置
34から制御装置4に転送される。
さらにまた上述のコンピュータ診断装置は第2群の一致
ゲート45を有し、一致ゲート45は診断制御データ記
憶装置34の出力47に接続する入力46とフリップフ
ロップ42の出力に接続する入力48とを備える。
また前記装置はオア・ノットゲート49の群を有し、オ
ア・ノットゲート49は一致ゲート45の出力に接続す
る入力50と主デコーダ7の動作人力51に接続する出
力とを備える。
従って、フリップフロップ42の出力からイネーブル信
号が出力されている場合、選択された制御ワードに含ま
れる、あらかじめ定められた診断手順の実行する基本マ
イクロ操作指令が一致ゲート45とオア・ノットゲート
49とを介して主デコーダ7のそれぞれに転送される。
もってあらかじめ定められた基本マイクロ操作指令の実
行を開始することができる。
また上述のコンピュータ診断装置は第2のフリップフロ
ップ52を有し、フリップフロップ52は制御装置9の
出力55に接続する入力53と診断装置26の出力56
に接続する入力54とオア・ノットゲート49の入力5
7に接続する出力とを備える。
従って、制御装置9の出力55からの信号によりフリッ
プフロップ52がセットされた場合、フリップフロップ
52は1つの信号を発信し、該信号はオア・ノットゲー
ト49を介してすべての主デコーダ7の動作人力51に
受信される。
一方フリップフロップ52は診断装置26の出力56か
らの信号によってリセットされてすべての主デコーダ7
が停止する。
さらにここにおいて診断装置26の出力58が基本制御
データ記憶装置1の入力59に接続しているので、診断
装置26から基本制御データ記憶装置1に転送される信
号は基本制御データ記憶装置1の基本制御ワードの選択
を停止することができる。
診断装置26は、検査装置19の出力23からの誤り信
号があった後に診断装置26の動作をイネーブルにする
イネーブル信号を受信するための入力60を備える。
もしも入力60がない場合には、処理の誤りがあっても
データ処理は続き、あるいは誤り停止が発生する。
また診断装置26は診断装置26をいかなる場合にも動
作することができる動作信号の受信用の入力61を備え
る。
本発明により提案されるコンピュータ診断方法および該
方法を実行するためのコンピュータ診断装置の動作原理
を以下に説明する。
基本制御データファイルを有するマイクロプログラム化
されたコンピュータは診断用制御データを使用して不調
なコンピュータ回路の位置を発見することによって診断
される。
ここにおいてコンピュータのハードウェアは通常3つの
部分に分割される。
その1つは基本制御データの制御の下でデータ処理する
主機能であり、また1つはデータの転送、処理および記
憶をチェックする機能であり、さらにまた1つは診断用
制御データの制御の下で不調なコンピュータ回路の位置
を発見することによって診断する診断機能である。
制御データ記憶領域は記憶位置の数によって決定される
すなわち制御データ記憶領域は制御ワード数と共に1制
御ワード内のビット数に依存する。
本発明により提案されるコンピュータ診断方法および該
方法を実行するコンピュータ診断装置の動作原理を説明
するために以下の表示を定義する。
■・・・・・・トータル制御データ記憶領域、k・・・
・・・基本マイクロ操作指令を含む制御ワードのビット
数、 e・・・・・・診断用マイクロ操作指令を含む制御ワー
ドのビット数、 f・・・・・・基本マイクロ命令の数、 g・・・・・・主機能を制御する診断用マイクロ命令の
数、 h・・・・・・診断機能を制御する診断用マイクロ命令
の数。
トータル制御データ記憶領域■は V =(e+k ) (f +g+h )である。
第2図aは制御データ記憶領域の分布を示す。
通常の装置において、横軸は制御ワードのビット数nを
表わし、一方縦軸は制御ワード数Nを表わす。
第2図a、b、cおよびdにおける右下りの斜線で表わ
された領域は基本マイクロ操作指令を収容する記憶領域
を示し、一方左下りの斜線で表わされた領域は診断機能
を制御する診断用マイクロ操作指令を収容する記憶領域
であり、またクロス斜線で表わされた領域は主機能を制
御する診断用マイクロ操作指令を収容する記憶領域であ
る。
第2図aにおいて、データ処理のために数fからマイク
ロ操作指令を選び出す。
第2図aから分るように記憶領域V ’ = e fに
はデータがない。
診断のために数gおよびhからマイクロ操作指令が選び
出される。
数gおよびhにおいては記憶領域■“=khにはデータ
はなく、一方記憶領域■7kgにおいてはその記憶容量
を十分に使用されていない。
kビットは1機械サイクル内に実行される基本マイクロ
操作指令の数に等しい数のフィールドを有する。
診断中においては主機能を制御し且つ診断装置の1オペ
レーシヨンサイクル内に実行されるマイクロ操作指令の
数は非常に小さい。
ゆえにマイクロ命◆gの中のにビットの大部分にはデー
タはない。
本発明によれば基本制御データおよび診断ff1l)I
fllデータを別々の記憶装置に記憶する。
第2図すは基本制御データの記憶領域を示し、一方策2
図Cは診断制御データの記憶領域を示す(第2図すおよ
びCの表現法は第2図aと同じである)。
第2図すおよびCから分るように使用されない記憶領域
V′は取り除かれている。
本発明によればコンピュータはある順序の基本マイクロ
操作指令を使用して診断され、該基本マイクロ操作指令
は個々に選択された基本制御ワードにおいて実行される
本発明による診断マイクロ命令においては第2図aのビ
ット数にの代りに基本マイクロ命令フラグを収容するの
に十分なビット数に1が使用されているが、該フラグは
、それによって基本マイクロ命令が選択されるべきであ
り、かつ該基本→イクロ命令に含まれるマイクロ操作指
令が実行されるべきであるアドレスを示している。
以下の示すように定義する。
kl・・・・・・基本マイクロ命令のフラグを含む制御
ワードのビット数、 el・・・・・・診断用マイクロ操作指令を含む制御ワ
ードのビット数、 g、・・・・・・主機能を制御する診断マイクロ命令の
数、 hl ・・・・・・診断機能を制御する診断マイクロ命
令の払 第2図dは診断用制御データ記憶領域の分布を示す。
ここにおいて、h1〜h2g1〜g、e1〜eおよびに
1(kであるので、 ■“1=に1 h、(■“ また一方において記憶領域■へ二に1 glはV′に比
べてより有効的に使用される。
本発明に係るコンピュータ診断方法によれば、診断用マ
イクロ命令のフィールドを特別に符号化することによっ
て、使用されない記憶領域■〃1を完全に排除しビット
数e0を減少することができる。
このことは前記方法を実行するコンピュータ診断装置に
おいて達成される。
本発明により提案される基本制御データファイルを有す
るマイクロプログラム化されたコンピュータを診断する
コンピュータ診断方法を実行するためのコンピュータ診
断装置の動作を以下に説明する。
コンピュータは基本制御データの制御の下でデータを処
理する。
このデータの制御ワード(基本マイクロ命令)の特別な
順序がデータ処理モードを決定する。
第1図において、マイクロ命令は基本制御データ記憶装
置1から選択される。
選択されたマイクロ命令のすべてのビットは出力5から
主デコーダ7のデータ人力6に転送される。
主デコーダ7は選択されたマイクロ命令のビット群をデ
コードして制御装置9の入力8に転送すべき基本マイク
ロ操作指令を発信する。
制御装置9は、先行した演算結果と合わせて前記基本マ
イクロ操作指令を解析して、コンピュータデータ処理装
置16の制御信号を発信する。
この制御信号は制御装置9の出力12からコンピュータ
データ処理装置16の入力14に転送され、一方解析す
べきデータはコンピュータデータ処理装置16の出力1
5から制御装置9の入力13に転送される。
制御装置4から基本制御データ記憶装置1の入力2に転
送されるアドレスコードによって、マイクロ命令が基本
制御データ記憶装置1から選択される。
次ノマイクロ命令のアドレスコードおよび条件なし飛越
しのアドレスコードは基本制御データ記憶装置1の出力
3から制御装置4に転送され、一方分岐フラグは制御装
置9の出力10から制御装置4の入力11に転送される
基本制御データ記憶装置1は基本制御データのみを記憶
する。
データ処理中においては制御装置9の出力55からの信
号がフリップフロップ52の入力53に転送されて、フ
リップフロップ52がセットされる。
フリップフロップ52の出力からの信号がすべてのオア
・ノットゲート49の入力57に転送され、さらにオア
・ノットゲート49の出力からの信号が主デコーダ7の
動作人力51に転送されることによって、主デコーダ7
は動作する。
コンピュータデータ処理装置16によるデータ処理の正
当性と基本制御データ記憶装置1によって選択される基
本制御データの妥当性とは検査装置19によって検査さ
れる。
誤り信号はコンピュータデータ処理装置16の出力1T
と基本制御データ記憶装置1の出力21とから検査装置
19の入力18および19のそれぞれに転送される。
エラーがある場合、信号が検査装置19の出力23から
診断装置26の入力25に転送されて診断装置26は動
作する。
診断装置26は複数の信号を発信する。
その1つの信号は出力56からフリップフロップ52の
入力54に転送されてフリップフロップ52がリセット
され、その結果すべての主デコーダTの動作が停止する
またもう1つの信号は出力58から基本制御データ記憶
装置1の入力59に転送されてデータ処理のマイクロ命
令の選択が停止する。
さらにまたもう1つの信号は出力27から制御装置29
の入力28に転送される。
これにより、制御装置29の出力31から診断用マイク
ロ命令のアドレスコードが診断用制御データ記憶装置3
4の入力33に転送される。
診断用制御データ記憶装置34は診断用制御データのみ
を記憶する。
条件なし飛越しのフラグは診断装置26の出力27から
制御装置29の入力28に転送され、また分岐のフラグ
は診断用制御データ記憶装置34の出力32から制御装
置29の入力30に転送される。
アドレスコードが制御装置29から診断用制御データ記
憶装置34に転送されることによって、診断用制御ワー
ド(診断用マイクロ命令)が診断用制御データ記憶装置
34からある順序で選択される。
これにより、診断手順が決定される。
診断手順における診断用制御データは、診断機能の動作
と、主機能の動作と、を保証しなければならない。
第1の目的すなわち、前記の診断機能の動作の保証のた
めに、現在実行される診断用マイクロ命令のビット群が
診断用制御データ記憶装置34の出力35から付加的デ
コーダ36に転送されて、付加的デコーダ36は診断用
マイクロ操作指令を診断装置26の入力37に発信する
第2の目的すなわち、前記の主機能の動作の保証のため
に、主機能はこれら主機能をデータ処理中に制御するマ
イクロ操作指令と同じマイクロ操作指令の制御の下で動
作する。
主機能が診断を目的とする作用を果たす必要が生じた場
合には、この作用を決定するマイクロ操作指令を含むマ
イクロ命令を基本制御データ記憶装置1から呼出せばよ
い。
このためにフリップフロップ42をセットする。
フリップフロップ42の出力から信号がて致ゲート38
の入力44に転送され、一方一致ゲート38の入力39
は診断用制御データ記憶装置34の出力40からアドレ
スフラグを受信する。
これらのアドレスフラグは、基本制御データファイルか
ら実行に必要なマイクロ操作指令を含む前記マイクロ命
令のアドレスコードを決定するもので、一致ゲート38
の出力から制御装置4の入力41に転送される。
同時に診断装置26の出力58は基本制御データ記憶装
置1からマイクロ命令の選択をイネーブルにする信号を
出力する。
前記マイクロ命令は診断用マイクロ命令からのアドレス
フラグにより決定されるアドレスコードによって選択さ
れる。
さらにまた同時に診断用マイクロ命令のもう1つのビッ
ト群が診断用制御データ記憶装置34の出力47から一
致ゲート45の入力46に転送され、一方、一致ゲート
45の入力48はフリップフロップ42の出力からイネ
ーブル信号を受信する。
このビット群は実行すべき基本マイクロ命令のマイクロ
操作指令のフラグを含む。
これらのフラグに従い、イネーブル信号はオア・ノット
ゲート49を介して主デコーダ7の動作入力に転送され
、一方、主デコーダ7のデータ人力6は選択された基本
マイクロ命令から必要なマイクロ操作指令を含むビ゛ン
トを受信する。
診断装置26ば、入力60がイネーブル信号を受信した
場合に限り、データ処理の誤りに従って動作する。
イネーブル信号の受信がなく且つデータ処理の誤りが発
生した場合、コンピュータはデータ処理を続けるかまた
は誤り停止が起こる。
このイネーブル信号はソフトウェアによっても発生でき
るしまた制御パネルから入力することができる。
誤り停止モードは制御パネルからセットする。また診断
装置26はデータ処理中はいっでもソフトウェア的に入
力61に信号を発生することによって動作する。
さらに制御パネルから信号を本装置の入力61に印加す
ることによって診断装置26はオフラインモードに切換
えることができる。
コンピュータおよびその装置の機能を診断するためには
、コンピュータあるいはその装置が一連の演算を行い、
この演算結果を所定値と比較する必要がある。
このような演算命令は診断用制御ワード(マイクロ操作
指4>)領域の空き領域にエンコードされ、診断用マイ
クロ操作指令は2つの動作のためのコードを含んでいな
ければならない。
この2つの動作はコンピュータ装置の動作および診断装
置の動作である。
本発明においては、この目的のために、コンピュータ自
身の制御ワード(マイクロ操作指令)を用いているので
、診断用制御ワードはコンピュータ装置の制御コードの
中に含まれている。
従って、コンピュータ動作を診断するためには、コンピ
ュータ装置の制御ワードの指定の検索とこれらの制御ワ
ードに含まれるマイクロ操作指令の実現のみを行えばよ
い。
また、診断を目的とするコンピュータ装置の制御に必要
な、マイクロ操作指令の全体のビット数より診断用制御
ワードのビット数を小さくすることができる。
これにより、診断用制御ワード長すなわち診断用データ
のメモリ容量領域を小さくすることができ、従って、一
般に高コストであるマイクロ操作指令データ記憶装置の
コストを低減することができる。
また、コンピュータ自身の制御ワードの属性と広範囲の
マイクロ命令とを組合わせることにより、種々のワード
の組合せの創作および多様性を得ることができ、また、
比較的小容量の診断装置によってコンピュータの効果的
なかつ迅速的なマイクロ診断を行うことができる。
【図面の簡単な説明】
第1図は本発明に係るコンピュータ診断方法を実行する
ためのコンピュータ診断装置のブロック図、第2図a、
第2図b1第2図Cおよび第2図dは本発明に係る装置
の記憶装置間の制御データ記憶領域の分布を示す図であ
る。 1・・・・・・基本制御データ記憶装置、2,59・・
・・・・基本制御データ記憶装置1の入力、3,5,2
1・・・・・・基本制御データ記憶装置1の出力、4・
・・・・・制御装置、6・・・・・・主デコーダ7のデ
ータ入力、7・・・・・・主デコーダ、8,13・・・
・・・制御装置9の入力、9・・・・・・制御装置、1
0,12,55・・・・・・制御装置9の出力、11・
・・・・・制御装置4の入力、14・・・・・・検査装
置19の入力、15,17・・・・・・コンピュータデ
ータ処理装置16の出力、16・・・・・・コンピュー
タデータ処理装置、1B、20,22・・・・・・検査
装置19の入力、19・・・・・・検査装置、23・・
・・・・検査装置19の出力、24,27,43,56
゜58・・・・・・診断装置26の出力、25,37,
60゜61・・・・・・診断装置26の入力、26・・
・・・・診断装置、2B、30・・・・・・制御装置2
9の入力、29・・・・・・制御装置、31・・・・・
・制御装置29の出力、32゜35.40,47・・・
・・・診断用制御データ装置34の出力、35・・・・
・・診断用制御データ装置34の入力、34・・・・・
・診断用制御データ記憶装置、36・・・・・・付加的
デコーダ、38・・・・・・一致ゲート、39゜44・
・・・・・一致ゲート38の入力、41・・・・・・制
御装置4の入力、42・・・・・・フリップフロップ、
45・・・・・・一致ゲート、46,48・・・・・・
一致ゲート45の入力、49・・・・・・オア・ノット
ゲート、51・・・・・・主デコーダ7の動作入力、5
0,57・・・・・・オア・ノットゲート49の入力、
52・・・・・・フリップフロップ、53,54・・・
・・・フリップフロップ52の入力。

Claims (1)

  1. 【特許請求の範囲】 1 基本制御データと該基本制御データに関する制御フ
    ラグにより構成される診断用制御データとを、それぞれ
    、相異なる基本制御データ記憶装置と診断用制御データ
    記憶装置とに記憶し、エラーを検出した場合に前記基本
    制御データ記憶装置からデータ処理装置へのマイクロ操
    作指令の転送を禁止し、診断用マイクロ操作指令を所定
    のシーケンスに従って前記診断用制御データ記憶装置か
    ら選択し、前記診断用マイクロ操作指令を用いて前記基
    本制御データ記憶装置からマイクロ操作指令を選択し、
    一定のマイクロ操作指令を前記基本制御データ記憶装置
    からフェッチして所定の診断手順の実行を提供するよう
    にしたことを特徴とするマイクロプログラム化したコン
    ピュータを診断するコンピュータ診断方法。 2 コンピュータ診断装置にあって、基本制御データ記
    憶装置1と、基本制御データ記憶装置1の入力2および
    出力3に接続する制御装置4と、基本制御データ記憶装
    置1の出力5に接続するデータ人力6を備える、■機械
    サイクル内に実行されるマイクロ操作指令の数に等しい
    数のデコーダ7と、デコーダ7に接続する入力8と制御
    装置4の入力11に接続する出力10とを備える制御装
    置9と、制御装置9の出力12および入力13にそれぞ
    れ接続する入力14および出力15を備えるコンピュー
    タデータ処理装置16と、コンピュータデータ処理装置
    16の出力17に接続する入力18と基本側聞データ記
    憶装置1の出力21に接続する入力20とを備える検査
    装置19と、検査装置19の出力23および入力22に
    それぞれ接続する入力25および出力24と基本制御デ
    ータ記憶装置1の入力59に接続する出力58とを備え
    る診断装置26と、を具備し、診断装置26から基本制
    御データ記憶装置1に転送された信号によって基本制御
    データ記憶装置1からの基本制御ワードの選択が停止さ
    れ、また前記コンピュータ診断装置が、診断装置26の
    出力27に接続する入力28を備える制御装置29と、
    制御装置29の出力31および入力30にそれぞれ接続
    する入力33および出力32を備える診断用制御データ
    記憶装置34と、診断用制御データ記憶装置34の出力
    35に接続する入力と診断装置26の入力37に接続す
    る、診断装置26の1オペレーシヨンサイクル内に実行
    される診断用マイクロ操作指令の数に等しい数の出力と
    を備えるデコーダ36と、診断用制御データ記憶装置3
    4の出力40に接続する入力39と制御装置4の入力4
    1に接続する出力とを備える一致ゲート38群と、診断
    装置26の出力43に接続する入力と一致ゲート38群
    の入力44に接続する出力とを備えるフリップフロップ
    42と、を具備し、フリップフロップ42の出力にイネ
    ーブル信号が印加されている場合に、前記基本制御デー
    タの個々の基本制御ワードのアドレスフラグが診断用制
    御データ記憶装置34から基本制御データ記憶装置1の
    制御装置4に転送され、さらにまた前記コンピュータ診
    断装置が、診断用制御データ記憶装置34の出力47に
    接続する入力46とフリップフロップ42の出力に接続
    する人力48とを備える一致ゲート45群と、一致ゲー
    ト45群の出力に接続する入力50とデコーダ7の動作
    人力51に接続する出力とを備えるオア・ノットゲート
    49群と、を具備し、フリップフロップ42の出力にイ
    ネーブル信号が印加されている場合に、選択された基本
    制御ワードに含まれるあらかじめ定められた診断手順を
    実行するための基本マイクロ操作指令のフラグが、一致
    ゲート45群とオア・ノットゲート49群とを介してデ
    コーダ7に転送され、もってあらかじめ定められた基本
    マイクロ操作指令が実行され、さらにまた前記コンピュ
    ータ診断装置が、制御装置9の出力55に接続する入力
    53と診断装置26の出力56に接続する入力54とオ
    ア・ノットゲート49群の入力57に接続する出力とを
    備えるフリップフロップ52を具備し、制御装置9の出
    力55からの信号によってフリップフロップ52がセッ
    トされて信号を出力し、該信号はオア・ノットゲート4
    9群を介してデコーダ7のすべての動作人力51に転送
    され、−古諺断装置26の出力56からの信号によって
    フリップフロップ52がリセットされてデコーダ7のす
    べての動作が停止されるようにしたことを特徴とするコ
    ンピュータ診断装乱
JP52150683A 1976-12-16 1977-12-16 コンピュ−タ診断方法およびその装置 Expired JPS5833965B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SU762428151A SU613651A1 (ru) 1976-12-16 1976-12-16 Запоминающее устройство
SU000002428151 1976-12-16

Publications (2)

Publication Number Publication Date
JPS5391643A JPS5391643A (en) 1978-08-11
JPS5833965B2 true JPS5833965B2 (ja) 1983-07-23

Family

ID=20685957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52150683A Expired JPS5833965B2 (ja) 1976-12-16 1977-12-16 コンピュ−タ診断方法およびその装置

Country Status (11)

Country Link
US (1) US4211916A (ja)
JP (1) JPS5833965B2 (ja)
BG (1) BG33406A1 (ja)
DD (1) DD134149A1 (ja)
DE (1) DE2756033C2 (ja)
FR (1) FR2374688A1 (ja)
GB (1) GB1596850A (ja)
IN (1) IN148745B (ja)
PL (1) PL109879B1 (ja)
RO (1) RO78109A (ja)
SU (1) SU613651A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE33368E (en) * 1980-10-10 1990-10-02 At&T Bell Laboratories Data set network diagnostic system
US4439826A (en) * 1981-07-20 1984-03-27 International Telephone & Telegraph Corporation Diagnostic system for a distributed control switching network
CA1226954A (en) * 1984-05-11 1987-09-15 Jan S. Herman Control sequencer with dual microprogram counters for microdiagnostics
US4841434A (en) * 1984-05-11 1989-06-20 Raytheon Company Control sequencer with dual microprogram counters for microdiagnostics
JPS62257543A (ja) * 1986-04-30 1987-11-10 Toshiba Corp マイクロプログラム活性化状態検査回路
DE4139151A1 (de) * 1991-11-28 1993-06-03 Siemens Ag Verfahren zum selbsttest von mikroprogrammierten prozessoren
JPH05233352A (ja) * 1992-02-19 1993-09-10 Nec Corp マイクロプロセッサ
JP2630271B2 (ja) * 1994-09-14 1997-07-16 日本電気株式会社 情報処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3259881A (en) * 1959-12-31 1966-07-05 Ibm Computer including error or abnormal condition controlled immediate program interruption

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831148A (en) * 1973-01-02 1974-08-20 Honeywell Inf Systems Nonexecute test apparatus
DE2314904C2 (de) * 1973-03-26 1975-02-27 Loehr & Bromkamp Gmbh, 6050 Offenbach Homokinetische Gelenkkupplung
US3916178A (en) * 1973-12-10 1975-10-28 Honeywell Inf Systems Apparatus and method for two controller diagnostic and verification procedures in a data processing unit
US3909802A (en) * 1974-04-08 1975-09-30 Honeywell Inf Systems Diagnostic maintenance and test apparatus
US4048481A (en) * 1974-12-17 1977-09-13 Honeywell Information Systems Inc. Diagnostic testing apparatus and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3259881A (en) * 1959-12-31 1966-07-05 Ibm Computer including error or abnormal condition controlled immediate program interruption

Also Published As

Publication number Publication date
DE2756033C2 (de) 1982-04-29
PL109879B1 (en) 1980-06-30
RO78109A (ro) 1982-04-12
JPS5391643A (en) 1978-08-11
IN148745B (ja) 1981-05-30
GB1596850A (en) 1981-09-03
PL202939A1 (pl) 1978-11-20
US4211916A (en) 1980-07-08
DD134149A1 (de) 1979-02-07
BG33406A1 (en) 1983-02-15
FR2374688A1 (fr) 1978-07-13
SU613651A1 (ru) 1987-03-15
FR2374688B1 (ja) 1980-06-20
DE2756033A1 (de) 1978-06-29

Similar Documents

Publication Publication Date Title
US4003033A (en) Architecture for a microprogrammed device controller
US4028668A (en) Apparatus for selectively addressing sections and locations in a device controller's memory
US4633417A (en) Emulator for non-fixed instruction set VLSI devices
US4025906A (en) Apparatus for identifying the type of devices coupled to a data processing system controller
US4268902A (en) Maintenance interface for a service processor-central processing unit computer system
US7536597B2 (en) Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores
US4023142A (en) Common diagnostic bus for computer systems to enable testing concurrently with normal system operation
US3518413A (en) Apparatus for checking the sequencing of a data processing system
US4933941A (en) Apparatus and method for testing the operation of a central processing unit of a data processing system
US4167779A (en) Diagnostic apparatus in a data processing system
US3806878A (en) Concurrent subsystem diagnostics and i/o controller
JPS6252345B2 (ja)
JPH02232737A (ja) パイプライン方式コンピューターシステムにおいてエラーを検出し訂正する方法及び装置
JP2986104B2 (ja) 情報処理装置の自己試験回路
US4403287A (en) Microprocessor architecture having internal access means
US4348721A (en) System for selectively addressing nested link return addresses in a microcontroller
JPS5846449A (ja) コンピユ−タ・プログラムの流れを外部制御する方法および装置
NO843894L (no) Anordning for mikrokodeforgrening i en databehandlingsenhet
JPS5833965B2 (ja) コンピュ−タ診断方法およびその装置
JPS6030984B2 (ja) 多重共通バスを有するデ−タ処理システム
US4259718A (en) Processor for a data processing system
US3593297A (en) Diagnostic system for trapping circuitry
US4236210A (en) Architecture for a control store included in a data processing system
KR20010052868A (ko) 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템
JPS6015969B2 (ja) マイクロ命令アドレス生成方式