JPS6128138B2 - - Google Patents
Info
- Publication number
- JPS6128138B2 JPS6128138B2 JP54091334A JP9133479A JPS6128138B2 JP S6128138 B2 JPS6128138 B2 JP S6128138B2 JP 54091334 A JP54091334 A JP 54091334A JP 9133479 A JP9133479 A JP 9133479A JP S6128138 B2 JPS6128138 B2 JP S6128138B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- machine language
- address
- microinstruction
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 2
- 241000278713 Theora Species 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/261—Microinstruction address formation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプログラム制御方式の計算
機において、機械語命令からこれを実行するマイ
クロプログラムルーチンの先頭アドレスを生成す
るマイクロアドレス生成方式に関する。
機において、機械語命令からこれを実行するマイ
クロプログラムルーチンの先頭アドレスを生成す
るマイクロアドレス生成方式に関する。
一般に、マイクロプログラム制御方式の計算機
は、(1)機械語命令の主記憶からの取り出し、(2)機
械語命令からこれに対応するマイクロプログラム
ルーチンの先頭アドレスの生成、(3)マイクロプロ
グラムルーチンの実行、の三つの過程を順次繰返
し行なうが、複雑高機能な機械語命令に対しては
多数のマイクロプログラムルーチンを実行する必
要があり、(2)の過程に複雑な回路を必要とし時間
がかかる。また、一つの機械語命令から多数のマ
イクロプログラムルーチンの先頭アドレスを生成
する必要がある。
は、(1)機械語命令の主記憶からの取り出し、(2)機
械語命令からこれに対応するマイクロプログラム
ルーチンの先頭アドレスの生成、(3)マイクロプロ
グラムルーチンの実行、の三つの過程を順次繰返
し行なうが、複雑高機能な機械語命令に対しては
多数のマイクロプログラムルーチンを実行する必
要があり、(2)の過程に複雑な回路を必要とし時間
がかかる。また、一つの機械語命令から多数のマ
イクロプログラムルーチンの先頭アドレスを生成
する必要がある。
機械語命令からマイクロプログラムルーチンの
先頭アドレスを生成する方法は多数あるが、通
常、機械語命令のビツト模様と、マイクロプログ
ラムルーチンの先頭アドレスの値とを対応づける
プログラマブルロジツクアレイ（以下PLAと記
す）を使用することが多い。一つの機械語命令に
対し、複数個のマイクロプログラムルーチンの先
頭アドレスを生成する場合には、PLAを複数個
のブロツクに分け、ブロツクを指定する情報をマ
イクロ命令の特定フイールドから与える方式が一
般的である。
先頭アドレスを生成する方法は多数あるが、通
常、機械語命令のビツト模様と、マイクロプログ
ラムルーチンの先頭アドレスの値とを対応づける
プログラマブルロジツクアレイ（以下PLAと記
す）を使用することが多い。一つの機械語命令に
対し、複数個のマイクロプログラムルーチンの先
頭アドレスを生成する場合には、PLAを複数個
のブロツクに分け、ブロツクを指定する情報をマ
イクロ命令の特定フイールドから与える方式が一
般的である。
しかし、このような方式は、機械語命令の形
式、機能がマイクロ命令の形式に影響を与えるこ
と及び、ブロツクを指定する情報をもつマイクロ
命令を実行しないかぎり、次に実行すべきマイク
ロプログラムルーチンの先頭アドレスを得ること
はできないという欠点がある。
式、機能がマイクロ命令の形式に影響を与えるこ
と及び、ブロツクを指定する情報をもつマイクロ
命令を実行しないかぎり、次に実行すべきマイク
ロプログラムルーチンの先頭アドレスを得ること
はできないという欠点がある。
本発明は、一つの機械語命令に対して複数のマ
イクロプログラムルーチンの先頭アドレスを生成
する場合においても、前記(2)の過程と(3)の過程を
並行して実行し得る方式を提供し、あわせて機械
語命令の形式、機能によつてマイクロ命令の形式
が影響を受けることなく、従つて、機械語命令を
変更する場合でもマイクロ命令の変更を不要とす
る方式を提供する。
イクロプログラムルーチンの先頭アドレスを生成
する場合においても、前記(2)の過程と(3)の過程を
並行して実行し得る方式を提供し、あわせて機械
語命令の形式、機能によつてマイクロ命令の形式
が影響を受けることなく、従つて、機械語命令を
変更する場合でもマイクロ命令の変更を不要とす
る方式を提供する。
以下図面によつて従来方式と本発明の方式を説
明する。第１図は、機械語命令からマイクロプロ
グラムルーチンの先頭アドレスを生成するために
PLAを使用した従来の方式の一例を示すもので
ある。第１図において、１は演算処理装置
（CPU）、２は主記記憶装置（MM）、３はデータ
バス（BUS）である。演算処理装置１におい
て、４はバスアクセスコントローラ（BAC）、５
は機械語命令レジスタ（IR）、６はプログラマブ
ルロジツクアレイ（PLA）、７はブロツク指定レ
ジスタ、８は読み出し専用メモリのアドレスレジ
スタ（以下RARと記す）、９は読み出し専用メモ
リ（ROM）、１０はマイクロ命令レジスタ
（MIR）、１１はマイクロ命令のデコーダ
（DEC）、１２は演算制御部（EX）である。前記
(1)の過程は、バスアクセスコントローラ４によ
り、主記憶装置２から機械語命令が読み出され、
機械語命令レジスタ５に保持されることにより達
成される。(2)の過程は、機械語命令レジスタ５の
内容とPLA６のブロツクを指定するブロツク指
定レジスタ７の内容がPLA６に入力され、PLA
６により機械語命令レジスタ５に保持されている
機械語命令に対応したマイクロプログラムの先頭
アドレスが生成され、この情報がRAR８に格納
されることに対応する。RAR８にはPLAの出力
のほかRAR８の内容＋１の値、又はマイクロ命
令の一部の特定フイールドが格納できるようにな
つており、どれか一つがマイクロ命令により選択
され保持される。機械語命令からマイクロプログ
ラムルーチンの先頭アドレスが生成する過程で
は、PLA６の出力が選択される。(3)は以下の過
程に対応する。即ち、RAR８に保持されるアド
レスに対応したROM９の内容がマイクロ命令レ
ジスタ１０に保持され、その内容がデコーダ１１
により各部の制御信号となり、演算制御部１２が
制御される。以上が第１図のシステムの動作概要
であるが、第１図のシステムでは、PLA６のブ
ロツク指定情報はマイクロ命令レジスタ１０から
供給されている。従つて、機械語命令からマイク
ロプログラムのアドレスを生成する過程で情報
は、10→７→６→89→10という経路を通ることに
なる。通常のマイクロサイクルにおける情報経路
は、10→８→９→10となり、前記の過程は通常サ
イクルよりも長くなつてしまうため、この過程は
単一サイクルでは実行できないことが多い。本発
明は、ブロツク指定情報はPLA６から供給する
ことにより情報経路を短縮し、高速なマイクロル
ーチンの先頭アドレスの生成方式を実現するもの
である。
明する。第１図は、機械語命令からマイクロプロ
グラムルーチンの先頭アドレスを生成するために
PLAを使用した従来の方式の一例を示すもので
ある。第１図において、１は演算処理装置
（CPU）、２は主記記憶装置（MM）、３はデータ
バス（BUS）である。演算処理装置１におい
て、４はバスアクセスコントローラ（BAC）、５
は機械語命令レジスタ（IR）、６はプログラマブ
ルロジツクアレイ（PLA）、７はブロツク指定レ
ジスタ、８は読み出し専用メモリのアドレスレジ
スタ（以下RARと記す）、９は読み出し専用メモ
リ（ROM）、１０はマイクロ命令レジスタ
（MIR）、１１はマイクロ命令のデコーダ
（DEC）、１２は演算制御部（EX）である。前記
(1)の過程は、バスアクセスコントローラ４によ
り、主記憶装置２から機械語命令が読み出され、
機械語命令レジスタ５に保持されることにより達
成される。(2)の過程は、機械語命令レジスタ５の
内容とPLA６のブロツクを指定するブロツク指
定レジスタ７の内容がPLA６に入力され、PLA
６により機械語命令レジスタ５に保持されている
機械語命令に対応したマイクロプログラムの先頭
アドレスが生成され、この情報がRAR８に格納
されることに対応する。RAR８にはPLAの出力
のほかRAR８の内容＋１の値、又はマイクロ命
令の一部の特定フイールドが格納できるようにな
つており、どれか一つがマイクロ命令により選択
され保持される。機械語命令からマイクロプログ
ラムルーチンの先頭アドレスが生成する過程で
は、PLA６の出力が選択される。(3)は以下の過
程に対応する。即ち、RAR８に保持されるアド
レスに対応したROM９の内容がマイクロ命令レ
ジスタ１０に保持され、その内容がデコーダ１１
により各部の制御信号となり、演算制御部１２が
制御される。以上が第１図のシステムの動作概要
であるが、第１図のシステムでは、PLA６のブ
ロツク指定情報はマイクロ命令レジスタ１０から
供給されている。従つて、機械語命令からマイク
ロプログラムのアドレスを生成する過程で情報
は、10→７→６→89→10という経路を通ることに
なる。通常のマイクロサイクルにおける情報経路
は、10→８→９→10となり、前記の過程は通常サ
イクルよりも長くなつてしまうため、この過程は
単一サイクルでは実行できないことが多い。本発
明は、ブロツク指定情報はPLA６から供給する
ことにより情報経路を短縮し、高速なマイクロル
ーチンの先頭アドレスの生成方式を実現するもの
である。
第２図は、本発明の方式により機械語命令から
マイクロプログラム先頭アドレスを生成する装置
の一例を示すものである。第２図において、
PLA６を除いては第１図の番号と同じ番号で表
わされるものは、同様の機能をもつ。第２図にお
けるPLA６は、命令レジスタ５とブロツク指定
レジスタ７の出力を入力とし、これらの入力に対
応したマイクロアドレスと、マイクロアドレスの
生成に使用するブロツク番号を生成し出力する。
PLA６により出力されたブロツク番号はブロツ
ク指定レジスタ７に入力される。即ち、本発明の
方式ではPLA６のブロツク番号をマイクロ命令
の特定フイールドから供給する従来の方式と違
い、ブロツク番号をPLA６に書き込んでおき、
PLA６からその番号を出力してブロツクを指定
するようになつている。従つて、機械語命令から
マイクロプログラムのアドレスを生成する前記(2)
の過程における情報経路は、７→６→８となり、
前記(3)の過程の中のマイクロアドレスに対応した
マイクロ命令をROM９から読み出す過程におけ
る情報経路は８→９→10→８となる。即ち、前者
と後者の情報経路は独立していることにより、前
記(2)の過程と(3)の過程を並行して実行でき、前記
の通常サイクルと同様単一サイクルで実行でき
る。また、マイクロ命令中にブロツク情報を必要
としないためマイクロ命令長を短くすることが可
能であり、更に前記の二つの理由により、マイク
ロ命令は機械語命令に依存しない。このような特
徴をもつ本発明の方式を実施したPLAの一例を
図面により説明する。
マイクロプログラム先頭アドレスを生成する装置
の一例を示すものである。第２図において、
PLA６を除いては第１図の番号と同じ番号で表
わされるものは、同様の機能をもつ。第２図にお
けるPLA６は、命令レジスタ５とブロツク指定
レジスタ７の出力を入力とし、これらの入力に対
応したマイクロアドレスと、マイクロアドレスの
生成に使用するブロツク番号を生成し出力する。
PLA６により出力されたブロツク番号はブロツ
ク指定レジスタ７に入力される。即ち、本発明の
方式ではPLA６のブロツク番号をマイクロ命令
の特定フイールドから供給する従来の方式と違
い、ブロツク番号をPLA６に書き込んでおき、
PLA６からその番号を出力してブロツクを指定
するようになつている。従つて、機械語命令から
マイクロプログラムのアドレスを生成する前記(2)
の過程における情報経路は、７→６→８となり、
前記(3)の過程の中のマイクロアドレスに対応した
マイクロ命令をROM９から読み出す過程におけ
る情報経路は８→９→10→８となる。即ち、前者
と後者の情報経路は独立していることにより、前
記(2)の過程と(3)の過程を並行して実行でき、前記
の通常サイクルと同様単一サイクルで実行でき
る。また、マイクロ命令中にブロツク情報を必要
としないためマイクロ命令長を短くすることが可
能であり、更に前記の二つの理由により、マイク
ロ命令は機械語命令に依存しない。このような特
徴をもつ本発明の方式を実施したPLAの一例を
図面により説明する。
第３図は、第２図に示したシステムの５，６，
７，８の部分の詳細図である。第３図において、
PLA６は、アンドマトリクス６１とオアマトリ
クス６２から成り、機械語命令とブロツク番号が
アンドマトリクス６１に入力され、これらの入力
に対応したマイクロアドレスとブロツク番号をオ
アマトリクス６２から出力する。アンドマトリク
ス６１には、各機械語命令に対応したビツト模様
と、ブロツク番号が各行に書き込まれており、オ
アマトリクス６２の各行には、アンドマトリクス
６１の各行に対応したマイクロアドレスと次のマ
イクロアドレスの生成に使用するブロツク番号が
書き込まれている。PLA６は、入力の内容とア
ンドマトリクス６１の各行の内容を比較し、パタ
ーンの一致した行のみが選択され、オアマトリク
ス６２の同じ行の内容を出力する。例えば、第３
図に示すように機械語命令として“01101101”、
ブロツク番号として“01”をアンドマトリクス６
１に入力した場合は、ａで示す行がアクテイブに
なり、マイクロアドレスとして“011000”ブロツ
ク番号として“11”がオアマトリツス６２から出
力される。アンドマトリクス中の“Ｘ”印はその
ビツトが比較されないことを示す。
７，８の部分の詳細図である。第３図において、
PLA６は、アンドマトリクス６１とオアマトリ
クス６２から成り、機械語命令とブロツク番号が
アンドマトリクス６１に入力され、これらの入力
に対応したマイクロアドレスとブロツク番号をオ
アマトリクス６２から出力する。アンドマトリク
ス６１には、各機械語命令に対応したビツト模様
と、ブロツク番号が各行に書き込まれており、オ
アマトリクス６２の各行には、アンドマトリクス
６１の各行に対応したマイクロアドレスと次のマ
イクロアドレスの生成に使用するブロツク番号が
書き込まれている。PLA６は、入力の内容とア
ンドマトリクス６１の各行の内容を比較し、パタ
ーンの一致した行のみが選択され、オアマトリク
ス６２の同じ行の内容を出力する。例えば、第３
図に示すように機械語命令として“01101101”、
ブロツク番号として“01”をアンドマトリクス６
１に入力した場合は、ａで示す行がアクテイブに
なり、マイクロアドレスとして“011000”ブロツ
ク番号として“11”がオアマトリツス６２から出
力される。アンドマトリクス中の“Ｘ”印はその
ビツトが比較されないことを示す。
次に従来方式と本方式の違いを具体例を用いて
説明する。
説明する。
今、第２図のROM９に第４図のようにＡ〜Ｈ
の種類のマイクロプログラムが用意され、機械語
命令として第５図に示すような５種類の命令があ
る場合を例にとつてみる。第５図は、各機械語命
令について実行すべきマイクロプログラムの種類
と順序、及びそのマイクロプログラムの先頭アド
レスを得るためにPLAに入力すべきブロツク番
号を示している。即ち、機械語命令１は、ＡとＦ
のマイクロプログラムを実行し、機械語命令２は
Ｂ，Ｄ，Ｇの順にマイクロプログラムを実行する
ことを意味する。従つて、機械語命令１に対する
マイクロプログラムＡとＦの先頭アドレスは、
PLAに入力するブロツク番号をそれぞれ“０”
と“２”とすれば得られる。機械語命令２も同様
にして、ブロツク番号を“０”，“１”，“３”とす
れば各マイクロプログラムの先頭アドレスが得ら
れる。
の種類のマイクロプログラムが用意され、機械語
命令として第５図に示すような５種類の命令があ
る場合を例にとつてみる。第５図は、各機械語命
令について実行すべきマイクロプログラムの種類
と順序、及びそのマイクロプログラムの先頭アド
レスを得るためにPLAに入力すべきブロツク番
号を示している。即ち、機械語命令１は、ＡとＦ
のマイクロプログラムを実行し、機械語命令２は
Ｂ，Ｄ，Ｇの順にマイクロプログラムを実行する
ことを意味する。従つて、機械語命令１に対する
マイクロプログラムＡとＦの先頭アドレスは、
PLAに入力するブロツク番号をそれぞれ“０”
と“２”とすれば得られる。機械語命令２も同様
にして、ブロツク番号を“０”，“１”，“３”とす
れば各マイクロプログラムの先頭アドレスが得ら
れる。
機械語命令２を実行した場合を例にとつて、第
１図、第２図のシステムでの実際の動作をそれぞ
れ第６図、第７図のタイミングチヤートに従つて
説明する。簡単のためにマイクロプログラムＢ，
Ｄ，Ｇはすべて１ステツプとする。第６図は、第
１図の従来方式のシステムで実行した場合のタイ
ミングチヤートである。図中ａ欄は、マイクロサ
イクル数を示す。ｂ欄は、PLA６の動作を示
し、四角の中の数字はその動作に於けるブロツク
番号を示す。ｃ欄は、ROM９の読み出しを示
し、四角の中の数字はRAR８の内容を示す。ｄ
欄は、マイクロプログラムの実行を示し、四角の
中の記号は実行されるマイクロプログラムの種類
を示す。第７図は、第２図の本方式のシステムで
実行した場合のタイミングチヤートであり、図中
のａ，ｂ，ｃ，ｄは、それぞれ第６図と同様なも
のを示す。
１図、第２図のシステムでの実際の動作をそれぞ
れ第６図、第７図のタイミングチヤートに従つて
説明する。簡単のためにマイクロプログラムＢ，
Ｄ，Ｇはすべて１ステツプとする。第６図は、第
１図の従来方式のシステムで実行した場合のタイ
ミングチヤートである。図中ａ欄は、マイクロサ
イクル数を示す。ｂ欄は、PLA６の動作を示
し、四角の中の数字はその動作に於けるブロツク
番号を示す。ｃ欄は、ROM９の読み出しを示
し、四角の中の数字はRAR８の内容を示す。ｄ
欄は、マイクロプログラムの実行を示し、四角の
中の記号は実行されるマイクロプログラムの種類
を示す。第７図は、第２図の本方式のシステムで
実行した場合のタイミングチヤートであり、図中
のａ，ｂ，ｃ，ｄは、それぞれ第６図と同様なも
のを示す。
初めに、第６図に従つて第１図の従来方式によ
るシステムで実行した場合の動作を説明する。初
期値としてブロツク指定レジスタ７の内容は
“０”になつているとする。機械語命令２に対応
するマイクロプログラムは、第５図からＢ，Ｄ，
Ｇである。また、プログラムのアドレスは、第４
図に示すようにそれぞれ“100”，“104”，“109”
である。第１サイクルでは、PLA６によりマイ
クロプログラムＢのアドレス“100”の生成が行
なわれる。生成されたアドレスを第２サイクルで
RAR８に保持し、ROM９の読み出しを行なう。
第３サイクルでは、ROM９から読み出されたマ
イクロ命令をマイクロ命令レジスタ１０に保持
し、マイクロプログラムＢを実行する。またこの
サイクルで、次に実行するマイクロプログラムＤ
のアドレスを生成するのに必要なブロツク番号
“１”が、マイクロ命令から供給されるので、そ
の情報をブロツク指定レジスタ７に保持し、マイ
クロプログラムＤのアドレス“104”の生成も行
なう。第４サイクルでは、PLA６の出力、即
ち、“106”をRAR８に保持し、ROM９を読み出
す。第５サイクルでは、第３サイクルと同様に
ROM９から読み出されたマイクロ命令の実行と
次に実行するマイクロプログラムＧのアドレス
“109”の生成を行なう。ブロツク番号は、マイク
ロ命令から“３”が供給される。生成されたアド
レス“109”は、第６サイクルでRAR８に保持さ
れ、ROM９の読み出しを行ない、読み出された
マイクロ命令を第７サイクルでマイクロ命令レジ
スタ１０に保持し、実行する。このように機械語
命令２の実行が７サイクルで終了する。
るシステムで実行した場合の動作を説明する。初
期値としてブロツク指定レジスタ７の内容は
“０”になつているとする。機械語命令２に対応
するマイクロプログラムは、第５図からＢ，Ｄ，
Ｇである。また、プログラムのアドレスは、第４
図に示すようにそれぞれ“100”，“104”，“109”
である。第１サイクルでは、PLA６によりマイ
クロプログラムＢのアドレス“100”の生成が行
なわれる。生成されたアドレスを第２サイクルで
RAR８に保持し、ROM９の読み出しを行なう。
第３サイクルでは、ROM９から読み出されたマ
イクロ命令をマイクロ命令レジスタ１０に保持
し、マイクロプログラムＢを実行する。またこの
サイクルで、次に実行するマイクロプログラムＤ
のアドレスを生成するのに必要なブロツク番号
“１”が、マイクロ命令から供給されるので、そ
の情報をブロツク指定レジスタ７に保持し、マイ
クロプログラムＤのアドレス“104”の生成も行
なう。第４サイクルでは、PLA６の出力、即
ち、“106”をRAR８に保持し、ROM９を読み出
す。第５サイクルでは、第３サイクルと同様に
ROM９から読み出されたマイクロ命令の実行と
次に実行するマイクロプログラムＧのアドレス
“109”の生成を行なう。ブロツク番号は、マイク
ロ命令から“３”が供給される。生成されたアド
レス“109”は、第６サイクルでRAR８に保持さ
れ、ROM９の読み出しを行ない、読み出された
マイクロ命令を第７サイクルでマイクロ命令レジ
スタ１０に保持し、実行する。このように機械語
命令２の実行が７サイクルで終了する。
次に、第７図に従つて、第２図の本発明の方式
によるシステムで実行した場合の動作を説明す
る。初期値としてブロツク指定レジスタ７の内容
は“０”になつているとする。まず、第１サイク
ルでは、PLA６によりマイクロプログラムＢに
対応するマイクロアドレス“100”と、マイクロ
プログラムＢの次に実行するＤのアドレス
“104”を生成するのに必要なブロツク番号“１”
を生成する。生成された情報を第２サイクルでそ
れぞれRAR８とブロツク指定レジスタ７に保持
し、ROM９の読み出しとマイクロプログラムＤ
のアドレスの生成を行なう。第３サイクルでは、
ROM９から読み出されたマイクロ命令を、マイ
クロ命令レジスタ１０に保持し、マイクロプログ
ラムＢの実行を行なう。また、第３サイクルで
は、マイクロ命令の指示により、PLA６からの
出力をRAR８とブロツク指定レジスタ７に保持
し、ROM９の読み出しとマイクロプログラムＧ
のアドレス“109”の生成を同時に行なう。第４
サイクルではROM９から読み出されたマイクロ
命令の実行と、PLA６の出力であるマイクロプ
ログラムＧのアドレス“109”をRAR８に保持
し、ROM９の読み出しを行ない、読み出された
マイクロ命令、即ち、マイクロプログラムＧの実
行を第５サイクルで行ない、機械語命令２の実行
が終了する。
によるシステムで実行した場合の動作を説明す
る。初期値としてブロツク指定レジスタ７の内容
は“０”になつているとする。まず、第１サイク
ルでは、PLA６によりマイクロプログラムＢに
対応するマイクロアドレス“100”と、マイクロ
プログラムＢの次に実行するＤのアドレス
“104”を生成するのに必要なブロツク番号“１”
を生成する。生成された情報を第２サイクルでそ
れぞれRAR８とブロツク指定レジスタ７に保持
し、ROM９の読み出しとマイクロプログラムＤ
のアドレスの生成を行なう。第３サイクルでは、
ROM９から読み出されたマイクロ命令を、マイ
クロ命令レジスタ１０に保持し、マイクロプログ
ラムＢの実行を行なう。また、第３サイクルで
は、マイクロ命令の指示により、PLA６からの
出力をRAR８とブロツク指定レジスタ７に保持
し、ROM９の読み出しとマイクロプログラムＧ
のアドレス“109”の生成を同時に行なう。第４
サイクルではROM９から読み出されたマイクロ
命令の実行と、PLA６の出力であるマイクロプ
ログラムＧのアドレス“109”をRAR８に保持
し、ROM９の読み出しを行ない、読み出された
マイクロ命令、即ち、マイクロプログラムＧの実
行を第５サイクルで行ない、機械語命令２の実行
が終了する。
第６図、第７図からわかるように、従来の方式
では、マイクロアドレスを生成するのに必要なブ
ロツク情報はマイクロ命令から供給されていたた
め、そのマイクロ命令を実行しなければブロツク
情報が得られなかつた。しかし、第５図からわか
るように、第２番目に実行するマイクロプログラ
ムの先頭アドレスを生成するのに必要なブロツク
情報は、第１番目に実行するマイクロプログラム
の種類、即ち先頭アドレスが得られれば決まるも
のである。即ち、機械語命令２についていえば、
マイクロプログラムＤのプログラムの先頭アドレ
スを生成するのに必要なブロツク番号“１”は、
最初に実行するマイクロプログラムがＢにあるこ
と、即ち、マイクロプログラムＢのアドレスが分
れば、決まるものである。従つて、本発明の方式
の様に、PLAで、マイクロプログラムＢのアド
レスを生成するのと同時に、Ｂの次に実行するＤ
のプログラムのアドレスを生成するのに必要なブ
ロツク情報の生成を行なえば、前述の説明のとお
り、非常に効率のよい実行が実現できる。
では、マイクロアドレスを生成するのに必要なブ
ロツク情報はマイクロ命令から供給されていたた
め、そのマイクロ命令を実行しなければブロツク
情報が得られなかつた。しかし、第５図からわか
るように、第２番目に実行するマイクロプログラ
ムの先頭アドレスを生成するのに必要なブロツク
情報は、第１番目に実行するマイクロプログラム
の種類、即ち先頭アドレスが得られれば決まるも
のである。即ち、機械語命令２についていえば、
マイクロプログラムＤのプログラムの先頭アドレ
スを生成するのに必要なブロツク番号“１”は、
最初に実行するマイクロプログラムがＢにあるこ
と、即ち、マイクロプログラムＢのアドレスが分
れば、決まるものである。従つて、本発明の方式
の様に、PLAで、マイクロプログラムＢのアド
レスを生成するのと同時に、Ｂの次に実行するＤ
のプログラムのアドレスを生成するのに必要なブ
ロツク情報の生成を行なえば、前述の説明のとお
り、非常に効率のよい実行が実現できる。
以上のように、本発明の方式を実施することに
より、効率のよい並列処理が実現でき、あわせて
ブロツク情報をマイクロ命令中に置かないので、
機械語命令を変更する場合でもマイクロ命令の変
更を不要とし、従つて、機械語命令の形式、機能
によつてマイクロ命令の形式が影響を受けること
はない。
より、効率のよい並列処理が実現でき、あわせて
ブロツク情報をマイクロ命令中に置かないので、
機械語命令を変更する場合でもマイクロ命令の変
更を不要とし、従つて、機械語命令の形式、機能
によつてマイクロ命令の形式が影響を受けること
はない。
第１図は、従来のデータ処理方式を示す図、第
２図は本発明のデータ処理方式の一実施例を示す
ブロツク図、第３図は、第２図の一部を説明する
ための詳細図、第４図は、読み出し専用メモリ中
のプログラムの配置図、第５図は、機械語命令の
定義図、第６図、第７図は、それぞれ第１図、第
２図で示すシステムの動作を説明するためのタイ
ミングチヤートである。 １……演算処理装置、２……主記憶装置、３…
…データバス、４……バスアクセスコントロー
ラ、５……機械語命令レジスタ、６……プログラ
マブルロジツクアレイ、７……ブロツク指定レジ
スタ、８……読み出し専用メモリのアドレスレジ
スタ、９……読み出し専用メモリ、１０……マイ
クロ命令レジスタ、１１……マイクロ命令のデコ
ーダ、１２……演算制御部。
２図は本発明のデータ処理方式の一実施例を示す
ブロツク図、第３図は、第２図の一部を説明する
ための詳細図、第４図は、読み出し専用メモリ中
のプログラムの配置図、第５図は、機械語命令の
定義図、第６図、第７図は、それぞれ第１図、第
２図で示すシステムの動作を説明するためのタイ
ミングチヤートである。 １……演算処理装置、２……主記憶装置、３…
…データバス、４……バスアクセスコントロー
ラ、５……機械語命令レジスタ、６……プログラ
マブルロジツクアレイ、７……ブロツク指定レジ
スタ、８……読み出し専用メモリのアドレスレジ
スタ、９……読み出し専用メモリ、１０……マイ
クロ命令レジスタ、１１……マイクロ命令のデコ
ーダ、１２……演算制御部。
Claims (1)
- １ 機械語命令を保持する第１のレジスタと、動
作モード選択情報を保持する第２のレジスタと、
前記第１、第２のレジスタが保持する機械語命令
及び動作モード選択情報とによりマイクロプログ
ラムのアドレスを生成するとともに、次に自己が
動作する動作モード選択情報を生成するマイクロ
アドレス生成手段と、前記マイクロアドレス生成
手段が生成したマイクロプログラムのアドレスに
よりマイクロプログラムを出力するマイクロプロ
グラム記憶器とを具備し、前記マイクロアドレス
生成手段が生成した動作モード選択情報を前記第
２のレジスタに直接保持させるようにしたことを
特徴とするマイクロアドレス生成方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9133479A JPS5616243A (en) | 1979-07-18 | 1979-07-18 | Microaddress production system |
| US06/169,472 US4392198A (en) | 1979-07-18 | 1980-07-16 | Method of producing microaddresses and a computer system for achieving the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9133479A JPS5616243A (en) | 1979-07-18 | 1979-07-18 | Microaddress production system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5616243A JPS5616243A (en) | 1981-02-17 |
| JPS6128138B2 true JPS6128138B2 (ja) | 1986-06-28 |
Family
ID=14023535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9133479A Granted JPS5616243A (en) | 1979-07-18 | 1979-07-18 | Microaddress production system |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4392198A (ja) |
| JP (1) | JPS5616243A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126447U (ja) * | 1985-01-22 | 1986-08-08 | ||
| JPS62209763A (ja) * | 1986-03-10 | 1987-09-14 | Nippon Gakki Seizo Kk | デイスク再生装置のデイスクセンタリング装置 |
| JPS63113859A (ja) * | 1986-10-29 | 1988-05-18 | Mitsubishi Electric Corp | デイスク保持装置 |
| JPH0422436Y2 (ja) * | 1987-03-11 | 1992-05-22 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203141A (en) * | 1981-06-10 | 1982-12-13 | Hitachi Ltd | Method and device for controlling microprogram |
| US4509114A (en) * | 1982-02-22 | 1985-04-02 | International Business Machines Corporation | Microword control mechanism utilizing a programmable logic array and a sequence counter |
| JPS59160625U (ja) * | 1983-04-12 | 1984-10-27 | 豊国工業株式会社 | 可撓性袋状堰 |
| USRE34363E (en) * | 1984-03-12 | 1993-08-31 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
| US4745574A (en) * | 1984-10-15 | 1988-05-17 | Motorola, Inc. | Microcode testing of PLA's in a data processor |
| US4766531A (en) * | 1986-04-14 | 1988-08-23 | Motorola, Inc. | Method and apparatus for generating the next microaddress for a micromachine |
| US5321845A (en) * | 1987-09-09 | 1994-06-14 | Hitachi, Ltd. | Single-chip microcomputer including non-volatile memory elements |
| JP2982875B2 (ja) * | 1987-12-28 | 1999-11-29 | 株式会社日立製作所 | スレーブ制御装置 |
| JPH01183736A (ja) * | 1988-01-18 | 1989-07-21 | Toshiba Corp | 情報処理装置 |
| US5412785A (en) * | 1990-04-09 | 1995-05-02 | Motorola, Inc. | Microprogrammed data processor which includes a microsequencer in which a next microaddress output of a microROM is connected to the or-plane of an entry PLA |
| US5280595A (en) * | 1990-10-05 | 1994-01-18 | Bull Hn Information Systems Inc. | State machine for executing commands within a minimum number of cycles by accomodating unforseen time dependency according to status signals received from different functional sections |
| US5958046A (en) * | 1996-11-26 | 1999-09-28 | Texas Instruments Incorporated | Microprocessor with reduced microcode space requirements due to improved branch target microaddress circuits, systems, and methods |
| US20080288756A1 (en) * | 2007-05-18 | 2008-11-20 | Johnson Timothy J | "or" bit matrix multiply vector instruction |
| US8954484B2 (en) * | 2009-06-12 | 2015-02-10 | Cray Inc. | Inclusive or bit matrix to compare multiple corresponding subfields |
| US8433883B2 (en) * | 2009-06-11 | 2013-04-30 | Cray Inc. | Inclusive “OR” bit matrix compare resolution of vector update conflict masks |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129848A (ja) * | 1974-09-06 | 1976-03-13 | Nippon Electric Co | Deetashorisochi |
| JPS533043A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Electronic computer |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT995721B (it) * | 1973-10-10 | 1975-11-20 | Honeywell Inf Systems Italia | Apparato per l interpretazione di codici di funzione in calcolatori microprogrammati e per l indirizza mento indipendente di fasi inter pretative ed esecutive di micro programma |
| US3949370A (en) * | 1974-06-06 | 1976-04-06 | National Semiconductor Corporation | Programmable logic array control section for data processing system |
| IT1042852B (it) * | 1974-09-30 | 1980-01-30 | Siemens Ag | Disposizione di circuiti logici integrata e programmabile |
| DE2455178C2 (de) * | 1974-11-21 | 1982-12-23 | Siemens AG, 1000 Berlin und 8000 München | Integrierte, programmierbare Logikanordnung |
| US3993981A (en) * | 1975-06-30 | 1976-11-23 | Honeywell Information Systems, Inc. | Apparatus for processing data transfer requests in a data processing system |
| US4034356A (en) * | 1975-12-03 | 1977-07-05 | Ibm Corporation | Reconfigurable logic array |
| US4003033A (en) * | 1975-12-22 | 1977-01-11 | Honeywell Information Systems, Inc. | Architecture for a microprogrammed device controller |
| FR2396468A1 (fr) * | 1977-06-30 | 1979-01-26 | Ibm France | Perfectionnement aux reseaux logiques programmables |
-
1979
- 1979-07-18 JP JP9133479A patent/JPS5616243A/ja active Granted
-
1980
- 1980-07-16 US US06/169,472 patent/US4392198A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129848A (ja) * | 1974-09-06 | 1976-03-13 | Nippon Electric Co | Deetashorisochi |
| JPS533043A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Electronic computer |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126447U (ja) * | 1985-01-22 | 1986-08-08 | ||
| JPS62209763A (ja) * | 1986-03-10 | 1987-09-14 | Nippon Gakki Seizo Kk | デイスク再生装置のデイスクセンタリング装置 |
| JPS63113859A (ja) * | 1986-10-29 | 1988-05-18 | Mitsubishi Electric Corp | デイスク保持装置 |
| JPH0422436Y2 (ja) * | 1987-03-11 | 1992-05-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5616243A (en) | 1981-02-17 |
| US4392198A (en) | 1983-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128138B2 (ja) | ||
| US4155120A (en) | Apparatus and method for controlling microinstruction sequencing by selectively inhibiting microinstruction execution | |
| US4080648A (en) | Micro program control system | |
| US4314333A (en) | Data processor | |
| KR100227277B1 (ko) | 컴퓨터에 있어서 스칼라값을 벡터로 기입하는 방법 | |
| JPH06105429B2 (ja) | マイクロプログラム制御装置 | |
| JPH08320808A (ja) | エミュレーション方式 | |
| JPH05108341A (ja) | マイクロプロセツサ | |
| US4525776A (en) | Arithmetic logic unit arranged for manipulating bits | |
| EP0164418B1 (en) | Microprogram control system | |
| JPH0650512B2 (ja) | デ−タ処理装置 | |
| JP2567134B2 (ja) | ビットフィールド論理演算処理装置およびそれを具備するモノリシックマイクロプロセッサ | |
| JPS6155693B2 (ja) | ||
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JP2581214B2 (ja) | 論理シミュレータ | |
| JPS58221444A (ja) | マイクロプログラム制御装置 | |
| JPH0310323A (ja) | マイクロプロセツサ | |
| JP2002183231A (ja) | Ｒｔｌ生成システム、ｒｔｌ生成方法、ｒｔｌ生成プログラム及び半導体装置の製造方法 | |
| JPH03111935A (ja) | マイクロプログラム制御装置 | |
| JPS61115145A (ja) | 論理装置の情報書込み方式 | |
| JPH06332508A (ja) | プログラマブルコントローラ | |
| JPH02287732A (ja) | レジスタアドレス生成装置 | |
| JPS6113612B2 (ja) | ||
| JPH0547867B2 (ja) |