JPS61115145A - 論理装置の情報書込み方式 - Google Patents

論理装置の情報書込み方式

Info

Publication number
JPS61115145A
JPS61115145A JP59237346A JP23734684A JPS61115145A JP S61115145 A JPS61115145 A JP S61115145A JP 59237346 A JP59237346 A JP 59237346A JP 23734684 A JP23734684 A JP 23734684A JP S61115145 A JPS61115145 A JP S61115145A
Authority
JP
Japan
Prior art keywords
shift
card
control circuit
data
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59237346A
Other languages
English (en)
Inventor
Yasuhide Akichi
空地 保秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59237346A priority Critical patent/JPS61115145A/ja
Publication of JPS61115145A publication Critical patent/JPS61115145A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は論理装置に関し、特にシフトレジスタ技術を応
用した論理装置を構成する記憶素子の状態情報の書込み
方式に関する。
(従来の技術) 従来、この種の論理装置の情報書込み方式は、論理装置
を成る基準、例えば筐体に収容できる30(”g X 
30(”IIIのカードに分割し、その分割した回路に
含まれる記憶素子を連鎖状に接続してシフトハスを構成
し、そのシフトバスの内容t−g出し、読出したデータ
の必要部分を変更し、変更したデータをシフトバスに書
込むと云う手順によシ書込むだけであった。この場合、
はとんどの論理装置の分割は機能単位で行われてきたが
、一部のものでは実装上の制限に応じて分割し、他の一
部のものでは製造上有利であるので、同一の分割単位を
複数作成するように分割するものもあった。
(発明が解決すべき問題点) このため、ひとつのシフトバスに書込みを行っても機能
上有意なものとはならないので、複数のシフトバスに書
込まなければならないと云う欠点があった。また、ひと
つの分割単位内でも物理的な最短距離を連鎖状に接読す
るため、必ずしも機能上有意なものが連続してAるとは
限らない。従って、機能上有意な情報を書込む必要があ
り、読出した情報の分散した個所を変更しなければなら
ないと云う欠点があった。
本発明の目的は、機能上有意なひとつ以上の記憶素子の
集合(以下、レジスタと云う)に対してあらかじめ書込
むべきシフトバスとシフトバスに分散した変更部分のビ
ット位置、およびビット数を定義しておき、その定義に
従って書込むべきシフトバスから情報を読出し、書込む
べき情報で分散したス更部分を変更し、書込むべきシフ
トバスに対する書込みを自動的に行うことにより上記欠
点を除去し、レジスタと、レジスタに書込むべき情報と
を指定するだけでレジスタの書込みができるように構成
した論理装置の情報書込み方式を提供することにある。
すと、複数の記憶素子より成る複数のカードを備え、複
数の記憶素子の内部のシフト制御、読出し、ならびに診
断制御を行うことができる論理装置とから成るものであ
り、停止手段と、読出し手段と、編集手段と、書込み手
段とを備えて構成したものである。
停止手段は、論理装置を停止させるためのものである。
読出し手段は、停止手段により停止した論理装置の複数
の記fyt素子によりシフトレジスタを形成するシフト
バスのうちで、あらかじめ指定されたシフトバスを選択
して読出すためのものである。
編集手段は、読出したシフトバスの記憶素子の情報のあ
らかじめ指定された部分を、あらかじめ指定されたデー
タで置換するためのものである。
書込み手段は、偏集された情報をあらかじめ指定された
シフトバスに書込むためのものである。
(実 施例) 次に、本発明について図面を参照して詳細に説明する。
本発明の実施例を示す第1図におAて、本発明のレジス
タの書込みプログラムを実行するためのサービスプロセ
サ1と、論理装置2とから構成される。論理装置2は論
理装置の論理回路を構成する記憶素子20a 、 20
b 、・曲・、 20に、・・・(以下、全体の記憶素
子を示す場合は記憶素子20と称し、不特定の複数の記
憶素子を示す場合は記憶素子204 (i−1,2、・
旧・・n)と称する)と、記憶素子20t−複数個集め
てシフトレジスタを構成したカード21a 、21b 
、・・・・・・、21m(以下、全体を示す場合にはカ
ード21と称し、不特定の一枚を示す場合にはカード2
1j(j=1,2゜・・・・・・、m)と称する)と、
カード21に通常動作時のクロック、ならびに記憶素子
からの情報読出し時のシフトクロックを供給するための
クロック制御回路22と、クロック制御回路22を制御
して指定されたカード21jを選択し、シフト制御を行
うためのシフト制御回路23と、シフト制御回路23に
よってカード2Jからシフトアウトしたデータを引取る
ための読出し回路25と、シフト制御回路23にデータ
をセットする書込み回路26と、サービスプロセサ1か
らの指示によりクロック制御回路22、〃ト制御回路2
3、読出し回路25、ならびに書込み回路26を制御す
るための診断制御部24とから構成される。
第2図は第1図のサービスプロセサ1上で動作するプロ
グラムの70−チャートであす、第3図は第1図におけ
る編集の概要を示す概念図である。
次に、第1図を参照して48g2図および第3図によっ
て本実施例の動作を説明する。まず、第2図はレジスタ
書込みサブルーチンのフローチャートであり、入力情報
としてレジスタ名としジスタに書込むデータとを与えれ
ば、論理装置2の上記指定されたレジスタにデータが書
込まれる。、92図において、ステップ101では論理
装置2の停止状態を1認し、サービスプロセサ1が停止
していなければレジスタに情報を書込まずに呼出し元に
復帰する処理を行う。
本実施例では論理装置2の停止を第2図のレジスタ書込
みサブルーチン外で行っている。論理装置2の停止をエ
ラー検出時に論理装量自身で行う場合と、サービスプロ
セサ1の指示で行う場合とがあり、いずれも本サブルー
チンを使用する。従って、論理装置2の停止はレジスタ
書込みサブルーチン外で行っている。
ステップ102は入力情報として与えられたレジスタ塩
からレジスタ定義表を参照して、対応する読出しカード
アドレスならびに編集情報を得る処理である。第3図は
レジスタ定義表の一例を示すものであり、レジスタ塩と
、レジスタに対応した記憶素子20iが搭載されている
カードアドレスと、カードアドレスに対応したカード2
1jから読出された情報のうち、レジスタに対応した情
報を開始ビット位置とビット数とで表現した編集情報と
を記述したものである。
ステップ103はステップ102で得られたカードアド
レスを指定し、カードZLj上の全記憶素子20jの情
報を読出す処理を行うものである。
複数のカードアドレスが記述されてAる場合には、指定
されたカード2Jから読出す。
次に、カード21jからの記憶素子情報のび、出しの詳
細について説明する。サービスプロセサ1が診断制御部
24に読出しの起動をかけると、診断制御部24はサー
ビスプロセサ1から得られたカードアドレスをシフト制
御回路23とクロック制御回路22とにセットする。ク
ロック制御回路22がシフトクロックを対応するカード
21jとシフト制御回路23とに供給すると、シフト制
御回路23には記憶素子情報がシフトアウトされてくる
。視出し回路25はシフト制御回路23にシフトアウト
されてきた記憶素子情報を4ビツトづつ区切り、診断制
御部24を経由してサービスプロセサ1に転送する。診
断制御部24はカード21jに対応した記憶素子数を記
憶していて、全記憶素子の転送が終了したことを検出し
たならば読出し回路25の転送処理を終了してシフト制
御回路23に通知する。シフト制御回路23はシフトア
ウトしたカード21jの全記憶素子情報を再びカード2
1jにシフトインすることにより、カード21jの全記
憶素子20nの状態を読出し前に戻す。
次に、カード21jに対する書込み動作について説明す
る。
サービスプロセサ1が診断制御部24に書込みを起動す
ると、診断制御部24ではサービスプロセサlから得ら
れたカードアドレスをシフト制御回路と、クロック制御
回路22とにセットする。
書込み回路26はシフト制御回路23からの要求により
、サービスプロセサ1からの書込みデータを4ビツトづ
つ診断制御部24を経由して受取り、シフト制御回路2
3に渡す。クロック制御回路22毒 では、シフトクロックを対応するカードJとシ単 トインする・。診断制御部24では、カードJの全記憶
素子20nの内容を転送したことを検出したならば、書
込み回路26の転送処理を終了させる。
ステップ104は、レジスタ定義表の編集情報と、レジ
スタに書込むデータとによりステップ103で読出され
た情報を書替える。
ステップ105は、ステップ104で書替えられたデー
タをステップ102で得られたカードアドレスに書込む
処理を行う。この編集処理を第3図の概念図を用いて説
明すると、レジスタ定義表はカードアドレス05にカー
ド21aが実装され、且つ、カードアドレス07にカー
ド21bが実装される時には、レジスタ人を指定して該
当する書込みデータを与えると、レジスタ人の書込みデ
ータの最初の8ビツト(a部に相当)をカード21aの
読出しデータの第8ビツト以降にセットし、次の9ビツ
ト目から8ビツト(b部に相当)をカード21aの読出
しデータの第52ビツト以降にセットし、次の16ビツ
トから4ビツト(0部に相当)をカード21Hの読出し
データの@30ビット以降にセットし、最後の20ビツ
トから8ビツト(d部に相当)をカード21bの読出し
データの第20ビツト以降にセットする。
すなわち、カード読出しデータのレジスタ人に相当する
部分が、レジスタ人の書込みデータとして与えられたa
、b、c、dの情報によりすべて書換えられたことにな
る。
上記の書換えられたデータをカード21aとカード21
bとにシフトインすると、読出し素子20jのうちのレ
ジスタ人に相当する部分には、レジスタ人の書込みデー
タがセットされ、レジスタ人以外の部分には読出したも
とのデータがセットされることになり、他の部分に影響
を与えず、レジスタ人にデータを書込むことができる。
(発明の効果) 本発明は以上説明したように、シフトバス上に分散され
たレジスタに対して、レジスタ塩とレジスタに書込むデ
ータとを与えることによって、シフトバス上の他の記憶
素子に影響を与えずにデータを書込むことができると云
う効果がある。
【図面の簡単な説明】
第1図は、本発明による情報書込み方式を実現する論理
装置の一実施例を示すブロック図である。 第2図は、第1図に示すサービスプロセサの内部に格納
されたプログラムの流れを示すフローチャートである。 第3図は、編集処理の概念を示す説明図である。 1・・・サービスプロセサ  2・・・論理装置20、
20a 、 20b、・−・−、20n−記憶素子21
、21a 、 21!o、−−−−−−、21m・=カ
ード22・・・クロック制御回路 23・・・シフト制御回路  24・・・診断制御部2
5・・・読出し回路   26・・・書込み回路21図 才2図

Claims (1)

    【特許請求の範囲】
  1. サービスプロセサと、複数の記憶素子より成る複数のカ
    ードを備え、前記複数の記憶素子の内部のシフト制御、
    読出し、ならびに診断制御を行うことができる論理装置
    とから成る情報書込み方式であって、前記論理装置を停
    止させるための停止手段と、前記停止手段により停止し
    た前記論理装置の前記複数の記憶素子によりシフトレジ
    スタを形成するシフトバスのうちで、あらかじめ指定さ
    れたシフトバスを選択して読出すための読出し手段と、
    前記読出した前記シフトバスの記憶素子の情報のあらか
    じめ指定された部分を、あらかじめ指定されたデータで
    置換するための編集手段と、前記編集された情報を前記
    あらかじめ指定されたシフトバスに書込むための書込み
    手段とを具備して構成したことを特徴とする論理装置の
    情報書込み方式。
JP59237346A 1984-11-09 1984-11-09 論理装置の情報書込み方式 Pending JPS61115145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59237346A JPS61115145A (ja) 1984-11-09 1984-11-09 論理装置の情報書込み方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59237346A JPS61115145A (ja) 1984-11-09 1984-11-09 論理装置の情報書込み方式

Publications (1)

Publication Number Publication Date
JPS61115145A true JPS61115145A (ja) 1986-06-02

Family

ID=17014024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59237346A Pending JPS61115145A (ja) 1984-11-09 1984-11-09 論理装置の情報書込み方式

Country Status (1)

Country Link
JP (1) JPS61115145A (ja)

Similar Documents

Publication Publication Date Title
JPH0346850B2 (ja)
JPS6334795A (ja) 半導体記憶装置
JPS61115145A (ja) 論理装置の情報書込み方式
US4775929A (en) Time partitioned bus arrangement
JPS6232818B2 (ja)
JPH02136921A (ja) レジスタアクセス方式
JP2657947B2 (ja) データ処理装置
JPS6327795B2 (ja)
JPS61233834A (ja) マイクロプログラム処理装置
JPS6014335A (ja) 情報処理装置
JPH01263819A (ja) 集積回路
JPS61115144A (ja) 論理装置の情報読出し方式
JPS60176144A (ja) レジスタフアイル装置
JPH04130917A (ja) 電子ディスク装置
JPH05298178A (ja) 半導体集積回路
JPS60218146A (ja) 記憶装置アドレス制御方式
JPH04262449A (ja) データ転送方式
JPS63317857A (ja) メモリアクセス回路
JPH03220633A (ja) 読み出し専用メモリのエミュレータ
JPS6095667A (ja) 外部アドレス空間高速アクセス方式
JPS63298463A (ja) システムバス方式
JPS6074076A (ja) プロセツサ共通化方式
JPH0580698B2 (ja)
JPH03250224A (ja) エラー検出条件生成回路
JPS6158920B2 (ja)