JPH01263819A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路に係夛、特に制御ｆｓ報を記１する
保持手段を有するシステムに好適な集積回路に関する。

〔従来の技術〕

制御情報を保持する保持手段と、前記制＃ｉ＃報により
、各種の制御を行なう制御回路金有する集積回路におい
て、保持手段っ１シレジスタでは、Ｃ几Ｔコントローン
（Ｃ凡ＴＯ−ＩＩ）ＨＤ６３４５　／　ＨＤ　６４４５
ユ一ザーズマニユ７アル昭和６２年５月発行第２Ｍ、の
第１Ｒないし第６５頁に記載のコントロールレジスタ等
のように、レジスタ内の各ビットの有する機能は異なる
が、制御１．ｉ−＠・の−ン込利御はレジスタ単位で行
なっていた。

以下、第２図に、従来技術におけるレジスタの構成例を
示して説明する。

第２図において、１はアドレスレジスタでｌ）、アドレ
スレジスタ書込信号２により、データバス３からデータ
が転送されたデータレジスタ４−１〜４−ｎの位置情＠
を保持する。５はアドレスレジスタ１に保持された位置
情報を解読するアドレスデコーダである。このアドレス
デコーダ５によ）生成されたデータレジスタ選択信号６
は、アンドゲート８によりデータレジスタ書込信号７と
論理積金とらえて、各々のデータレジスタ書込信号９−
１〜？−ｎとなる、各々のデータレジスタ書込信号９−
１〜？−ｎは、データレジスタ４−１〜４ｎに、データ
バス３よシ転送された制＃岬報を保持させる。データレ
ジスタに保持された制御情報は、集積回路内制御回路（
図示せず）へ制御信号１０−１〜１０−ｎとして出力さ
れる。前記集積回路内制御回路は、＃に積回路の有する
機能を実現するための、各種論理回路で４成され、これ
らの倫理回路が制御信号（１０−１〜ｔｏ−ｎ）によ多
制御される。

次に第３図に、データレジスタ４−１の内部ブロック図
を示す。データレジスタ４−１の内部はデータバス５の
幅以下の保持手段の最小単位であるピッ）１１−１〜１
１−ｎにより構成されてお９、各ビン）　１１−１％１
１−ｎの保持情報が集合して、データレジスタ４−１の
制御信号１０−１　となる。ここで、データレジスタ４
−１のデータレジスタ書込信号９−１は、各ピッ）１１
−１〜１１−ｎに対して共通であるため、データレジス
タ４−１への書込処理において、全ビット１１−１〜１
１−ｎＫ対して、新しい制御Ｔｆｔ＠が書込まれる。

〔発明が解決しようとする課題〕

上記従来技術は、レジスタ内の任意のビットの設定値だ
けを置換するという点について配慮がされておらず、設
定値をＲ換しないビットに関しては、既に設定されてい
る値を一度果績回路の外部に読出して、その値を所定の
ビットだけ変更し、再度書込まなければならない。この
ようにレジスタへの制御情報の設定処理において、レジ
スタ内金てのビットに対してその設定値を昶らなければ
ならないという問題があった。

本発明の目的は、従来技術の問題点を解決し、レジスタ
内の任意のビット単位の設定処理を可能とする集積回路
を提供することにある。

〔昧題を解決するための手段〕

上記目的を達成するために、本発明は、電子計算機で取
シ扱われる命令コードに応じて複数ビットの制御ｒｆｔ
報を保持する保持手段と、該保持手段に記憶された制御
情報により各Ｉの制御を行なう制御回路とを備える集積
回路に３いて、前記命令コードを解読して前記保持手段
の任意のピラトラ指定する指定手段と、 該指定手段により指定されたビットについてのみ前記保
持手段内の内容を更新する更新手段とを設けるようにし
たものである。

この場合、前記更新手段は、例えば、前記指定手段によ
り指定されたビットについてはｆｒｆｃな制御情報を、
前記指定手段により指定されなかったビットについては
前記保持手段の出力Ｔ＃報を、前記保持手段に舊込むこ
とにより、前記更ｆｒを行なうことができる。あるいは
、前記指定手段により指定されたビットについてのみ、
前記保持手段に対する書込信号を有効とすることＫよっ
ても、前記更ｆｒｔ−行なうことができる。

〔作用〕

前記指定手段は、電子計算機で取シ扱われる命令コード
に応じて前記保持手段内の更ｉ’を行なうべきビットを
指定する。

前記更新手段は、この指定されたビットについてのみ新
たな制御情報を設定するように動作する。

この際、保持手段の谷ビットに共通に書込イδ号を与え
る場合には、前記指定手段により指定されたビットにつ
いては新たな制御情報を、前記指定手段により指定され
なかったビットについては前記保持手段の出力情報を、
前記保持手段に蓄込む。

前記保持手段の各ビット毎に書込信号を与える場合には
、前記指定手段により指定されたビットについてのみ、
前記保持手段に対する書込信号を有効とする。

本発明により、従来のように保持手段の内容を、−旦、
集積回路の外部に読出す必要はなくなる。

〔実施例〕

以下、本発明の一実施例を詳細に説明する。

第１図は、本発明全集積回路に適用した場合のレジスタ
の構成を示すブロック図である。同図において、第２図
と同じ構成要素には同一の参照番号金利しである。

第１図において、新たに加わったものとして、１２は制
御信号１０−１〜１０−ｎをデータレジスタ選択信号６
により選択するセレクタである。１５は、データデコー
ダであり、レジスタ４−１〜４−ｎ内の設定処理を行な
いたい任意のビット（第５図１１−１〜１１−ｎ等）の
指定を解読してビット選択信号１４を生成し、書込値１
５ｆｃ記憶する。１６は任意ビットだけ書込処理を行な
う場合のビットデータ変換回路でめる。このビットデー
タ変換回路１６について第４図により説明を行なう。

第４図において、データデコーダ１３により有効となっ
たビット選択信号１４−１〜１４−ｎに対応したビット
データについては、データデコーダ１３に記憶された書
込値１５が有効となシ、他のビットデータについては、
１７の制御情報が有効となる。前記手段により生成され
る書込データを１８とする。これにより、レジスタ内デ
ータ設定処理全行ないたい任意のビットだけに、設定値
の変更処理を可能として、他のビットには、既に設定さ
れている制御１′＃報が再び書込まれることとなる。

前記書込データ１８と、データバス６のデータをセレク
タ１９によりセレクト信号２０に従い選択的にデータレ
ジスタ４−１〜４−ｎの書込値とする。セレクト１Ｊ号
２０は、アドレスレジスタ１に記憶させてお（ことによ
り、プログラマブルに、従来のレジスタ設定処理、本発
明の７ジスタ設定処理が可能となる。

また、第６図のレジスタ書込信号９−１を第１図のビッ
ト選択信号１４と論理積金とることにより、ビット単位
の書込信号を生成することも可能である。

〔発明の効果〕

本発明によれば、レジスタ内のビット単位に、設定値の
変更が可能とな夛、レジスタ内の他のビットの設定値を
知る手段全必要としないので、レジスタ内のピントの設
定処理を効率よ（行なえる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
技術のブロック図、第６図は第１図のレジスタ内部の構
成図、第４図は第１図のビットデータ変換回路の詳細回
路図をデータデコーダと共に示す回路ブロック図である
。 １・・・アドレスレジスタ ５・・・アドレスデコーダ １２・・・セレクタ １５・・・データデコーダ １６・・・ビットデータ変換回路

Claims (1)

1. 【特許請求の範囲】 １、電子計算機で取り扱われる命令コードに応じて複数
   ビットの制御情報を保持する保持手段と、該保持手段に
   記憶された制御情報により各種の制御を行なう制御回路
   とを備える集積回路において、 前記命令コードに応じて前記保持手段の任意のビットを
   指定する指定手段と、 該指定手段により指定されたビットについてのみ前記保
   持手段内の内容を更新する更新手段とを設けた ことを特徴とする集積回路。 ２、前記更新手段は、前記指定手段により指定されたビ
   ットについては新たな制御情報を、前記指定手段により
   指定されなかつたビットについては前記保持手段の出力
   情報を、前記保持手段に書込むことにより、前記更新を
   行なう請求項１記載の集積回路。 ３、前記更新手段は、前記指定手段により指定されたビ
   ットについてのみ、前記保持手段に対する書込信号を有
   効とすることにより、前記更新を行なう請求項１記載の
   集積回路。